專利名稱：半導體器件及其制造方法
技術(shù)領(lǐng)域：
這里說明的實施例一般涉及包括應(yīng)變半導體層的半導體器件，和制造所述半導體器件的方法。
背景技術(shù)：
隨著LSI技術(shù)的發(fā)展，Si-LSI半導體器件，尤其是Si-MOSFET正在一年一年地變得越來越復雜。然而近年來，從工藝技術(shù)的觀點指出了光刻技術(shù)的限制，同時從器件物理學的觀點指出了載流子遷移率的限制。按照這種趨勢，制造更復雜的Si-LSI半導體器件正在變得更加困難。最近，作為提高電子遷移率的方法，一種對活性層施加“應(yīng)變”以形成器件的方法得到了關(guān)注，電子遷移率是Si-MOSFET的性能改善的指標之一。當對活性層施加應(yīng)變時，活性層的帶結(jié)構(gòu)發(fā)生變化，并且溝道中的載流子散射受到限制。因而，提高了載流子(電子和空穴)的遷移率。具體地說，在Si襯底上形成由晶格常數(shù)大于Si的晶格常數(shù)的材料構(gòu)成的混合晶體層，或者Ge濃度為20%的應(yīng)變弛豫SiGe混合晶體層(下面被簡稱為SiGe層)， 然后在SiGe層上形成Si層。源于晶格常數(shù)的差異的應(yīng)變被施加到Si層上，從而使Si層變成應(yīng)變Si層。據(jù)報道，當使用這種應(yīng)變Si層作為溝道時，電子遷移率大大提高，并且變成使用非應(yīng)變Si層作為溝道的情況的約I. 76倍。另外，作為在絕緣體上半導體(SOI)結(jié)構(gòu)上形成應(yīng)變Si層的方法，已知一種在形成于Si襯底上的埋氧(BOX,buried oxide)層上的SiGe層上形成應(yīng)變Si層的方法。在這種結(jié)構(gòu)中，MOSFET的短溝道效應(yīng)(SCE,short channel effect)受到抑制,從而實現(xiàn)復雜的半導體器件。為了在進一步小型化的同時實現(xiàn)更復雜的半導體器件，更先進的應(yīng)變控制技術(shù)是必不可少的。然而，在隨著器件性能的提高尺寸變得更小，并且其中很可能使用上述應(yīng)變半導體器件的“hp45代”及以后的半導體器件中，溝道中載流子移動方向上的柵極長度Lg被認為是50nm或更小。在這種情況下，隨著集成度的增大，在器件的形成過程中，形成源極/漏極區(qū)和柵極區(qū)的所謂活性層的尺寸變得更小。所述活性層是通過從上述整體應(yīng)變襯底中切掉臺面而形成的。因此，取決于圖案尺寸、形狀、厚度、襯底相關(guān)性等等，活性層中的應(yīng)變會被弛豫，并且應(yīng)當需要系統(tǒng)考量。發(fā)生應(yīng)變弛豫的主要原因是在應(yīng)變層形成引起應(yīng)變弛豫的自由邊。顯然在小于源自自由端的弛豫能夠到達的數(shù)百納米的應(yīng)變層中，弛豫變得有影響。因此，如上所述，為了在下一代和后代器件中形成亞微米級的應(yīng)變器件，必然要利用控制技術(shù)來抑制應(yīng)變弛豫。 為了在最新的MOSFET中使用應(yīng)變溝道，如何控制活性層中的應(yīng)變是至關(guān)重要的。鑒于此， 提出了具有預(yù)先在應(yīng)變半導體層中形成的應(yīng)變控制層的半導體器件，以抑制應(yīng)變弛豫。同時，器件小型化未表現(xiàn)出任何減緩的跡象，而是不斷追求進一步的小型化。隨同小型化一起，柵極結(jié)構(gòu)兩端的源極/漏極區(qū)變得越來越小。因此，不可避免的是上述應(yīng)變控制層也變得越來越小。為了在應(yīng)對器件尺寸縮小的同時保持溝道中的應(yīng)變，增大每個應(yīng)變控制層的厚度是現(xiàn)實的。然而，如果形成厚度過大的控制層，那么在源極/漏極中產(chǎn)生高電阻，所述高電阻不僅會抵消由應(yīng)變施加帶來的器件特性的改進，而且會導致許多負面因素，比如器件操作間的變化。因此，需要采取一些措施來對抗這些負面因素。

發(fā)明內(nèi)容
根據(jù)一個方面，提供了一種半導體器件，包括襯底；在襯底上形成并具有應(yīng)變的第一半導體層；在第一半導體層上相互隔開一定距離形成并且晶格常數(shù)不同于第一半導體層的晶格常數(shù)的第二和第三半導體層；在第一半導體層的第一部分上形成的柵極絕緣膜， 所述第一部分位于第二半導體層和第三半導體層之間；以及在柵極絕緣膜上形成的柵電極，其中，第二半導體層的外表面區(qū)和第一半導體層的第二部分的外表面區(qū)中的至少一個是第一硅化物區(qū)，所述第二部分直接位于第二半導體層下面，以及第三半導體層的外表面區(qū)和第一半導體層的第三部分的外表面區(qū)中的至少一個是第二硅化物區(qū)，所述第三部分直接位于第三半導體層下面。根據(jù)另一個方面，提供了一種制造半導體器件的方法，包含在襯底上形成第一半導體層；在第一半導體層上形成第二半導體層，第二半導體層具有與第一半導體層的晶格常數(shù)不同的晶格常數(shù)；對第二半導體層和第一半導體層進行圖案化，并通過所述圖案化，把第二半導體層分割成相互隔開一定距離的第一和第二半導體區(qū)；在第一半導體層的第一部分上形成柵極絕緣膜，所述第一部分位于第一半導體區(qū)和第二半導體區(qū)之間；在柵極絕緣膜上形成柵電極；通過把雜質(zhì)至少注入第一和第二半導體區(qū)中，形成源極區(qū)和漏極區(qū)；以及至少硅化第一和第二半導體區(qū)的外表面區(qū)或者第一半導體層的第二部分的外表面區(qū)，所述第二部分直接位于第一和第二半導體區(qū)下面。根據(jù)再一個方面，提供了一種制造半導體器件的方法，包含在襯底上形成第一半導體層；有選擇地在第一半導體層的預(yù)定柵極形成區(qū)上形成保護膜；在第一半導體層的一部分上形成第二半導體層，該部分位于其中形成保護膜的區(qū)域之外，第二半導體層具有與第一半導體層的晶格常數(shù)不同的晶格常數(shù)；對保護膜、第二半導體層和第一半導體層進行圖案化；通過把雜質(zhì)至少引入第二半導體層中，形成源極區(qū)和漏極區(qū)；硅化第二半導體層的外表面區(qū)和第一半導體層的外表面區(qū)中的至少一個；除去保護膜；在第一半導體的已被除去保護膜的區(qū)域上形成柵極絕緣膜；和在柵極絕緣膜上形成柵電極。


圖1(a)和1(b)是示出應(yīng)變結(jié)構(gòu)的結(jié)構(gòu)的截面圖2是說明關(guān)于小型化應(yīng)變器件的問題的截面圖3是按照一個實施例的半導體器件的截面圖4A是按照第一實施例的半導體器件的截面圖4B是按照第一實施例的變形例的半導體器件的截面圖5是按照第一實施例的半導體器件的截面圖6是示出可用作應(yīng)變半導體層和應(yīng)變控制層的材料以及所述材料的熱膨脹系數(shù)的表格；圖7是說明按照第一實施例的半導體器件的效果的截面圖；圖8(a)_8(f)是圖解說明制造按照第一實施例的半導體器件的方法的具體例子的截面圖；圖9是按照第二實施例的半導體器件的立體圖；圖10是圖解說明制造按照第二實施例的半導體器件的方法的立體圖；圖11(a)和11(b)是圖解說明制造按照第二實施例的半導體器件的方法的截面圖；圖12(a)和12(b)是圖解說明制造按照第二實施例的半導體器件的方法的截面圖；圖13(a)和13(b)是圖解說明制造按照第二實施例的半導體器件的方法的截面圖；圖14(a)和14(b)是圖解說明制造按照第二實施例的半導體器件的方法的截面圖；圖15(a)和15(b)是圖解說明制造按照第二實施例的半導體器件的方法的截面
圖16是圖解說明制造按照第二實施例的半導體器件的方法的立體圖17(a)和17(b)是圖解說明制造按照第二實施例的半導體器件的方法的截面
圖；以及圖18(a)和18(b)是圖解說明制造按照第二實施例的半導體器件的方法的截面圖。
具體實施例方式按照實施例的半導體器件包括襯底；在襯底上形成的具有應(yīng)變的第一半導體層；在第一半導體層上相互隔開一定距離形成，并且晶格常數(shù)不同于第一半導體層的晶格常數(shù)的第二和第三半導體層；在第一半導體層的第一部分上形成的柵極絕緣膜，所述第一部分位于第二半導體層和第三半導體層之間；以及在柵極絕緣膜上形成的柵電極。第二半導體層的外表面區(qū)和/或第一半導體層的第二部分的外表面區(qū)是第一硅化物區(qū)，所述第二部分直接位于第二半導體層下面，第三半導體層的外表面區(qū)和/或第一半導體層的第三部分的外表面區(qū)是第二硅化物區(qū)，所述第三部分直接位于第三半導體層下面。在說明各個實施例之前，下面將說明實現(xiàn)本發(fā)明的事件的經(jīng)過。圖1(a)和1(b)是圖解說明在具有應(yīng)變控制層的應(yīng)變器件中形成源極/漏極區(qū)的方法的示意圖。如圖1(a)中所示，在所述應(yīng)變器件中，在Si襯底I上形成埋氧層(BOX 層)2，在埋氧層2上以臺面形狀形成應(yīng)變半導體層3。在應(yīng)變半導體層3上形成柵極絕緣膜4，在柵極絕緣膜4上形成由多晶硅構(gòu)成的柵電極5。在柵電極5的側(cè)面形成由絕緣材料構(gòu)成的柵極側(cè)壁6。在位于柵電極5兩側(cè)的應(yīng)變半導體層3的部分上形成控制應(yīng)變半導體層3保持應(yīng)變的應(yīng)變控制層8，應(yīng)變控制層8將成為源極/漏極區(qū)。在形成應(yīng)變控制層8之后，在柵電極5和柵極側(cè)壁6充當掩模的情況下，以自對準方式注入雜質(zhì)離子。結(jié)果，在應(yīng)變控制層8和部分半導體層3中形成高濃度雜質(zhì)層，從而所述高濃度雜質(zhì)層變成源極/漏極區(qū)9。此時，雜質(zhì)離子還被注入柵電極5中。這里，發(fā)明人打算實驗性地制造具有50nm或更小柵極長度和500nm或更小器件尺寸的60nm或后代M0SFET。在這種情況下，通過考慮到柵極的物理長度、柵極側(cè)壁的尺寸、光刻變異等而計算的柵極區(qū)的寬度約為IOOnm或更小。因此，在柵極兩端的每個源極/漏極區(qū)的尺寸小至約200nm或更小。當在這樣的區(qū)域中形成用于保持應(yīng)變的應(yīng)變控制層時，必須充分注意抑制應(yīng)變半導體層中的應(yīng)變弛豫。例如，必須在減小器件尺寸的同時增大每個應(yīng)變控制層的厚度。圖2中示出了這種結(jié)構(gòu)的一個典型例子。在圖2中，應(yīng)變半導體層3的寬度小于圖1(b)中的相應(yīng)寬度。因而，將成為源極/漏極區(qū)的應(yīng)變控制層8的寬度也變得較小，應(yīng)變控制層8的高度變得更大，以保持應(yīng)變。因此，源極/漏極區(qū)9下面的無活性區(qū)是通過與圖1(b)中圖解說明的情況相同的離子注入形成的，雜質(zhì)不會到達應(yīng)變半導體層3 和部分應(yīng)變控制層8，因為離子注入的分布相同。結(jié)果，存在不能使源極/漏極中的電阻較小的可能性。為了避免這種問題，使要通過離子注入引入的雜質(zhì)的深度分布在深度方向上更大。由于柵電極5的高度與圖1(b)中圖解說明的情況中相同，因此注入柵電極5的雜質(zhì)離子可能穿過柵電極5到達溝道區(qū)。這大大影響器件特性，導致直接位于柵電極5下面的柵極絕緣膜4的絕緣性降低，或者柵極泄漏增大、溝道特性的退化或者遷移率的降低、或者晶體管特性的陡度的降低。鑒于上面所述，發(fā)明人認為在預(yù)先在應(yīng)變襯底上形成應(yīng)變控制層之后形成具有應(yīng)變溝道的應(yīng)變器件的過程中，通過結(jié)合兩種技術(shù)的進一步應(yīng)變施加在改善器件特性方面是重要的。通過提供歸因于器件尺寸的小型化源自應(yīng)變控制層的器件特性退化的對策，并采用加工應(yīng)變技術(shù)，可實現(xiàn)進一步的應(yīng)變施加。換句話說，發(fā)明人認為通過在器件生產(chǎn)之前在襯底上增加應(yīng)變控制層，同時采用加工應(yīng)變技術(shù)，從而形成使這兩種技術(shù)的應(yīng)變施加效果相結(jié)合的器件，能夠獲得一種半導體器件及其制造方法，利用所述方法，能夠抑制應(yīng)變弛豫，同時在源極/漏極區(qū)中避免高電阻。下面參考圖3，簡要說明這一方面。通過強化研究，發(fā)明人認為代替利用雜質(zhì)離子注入來形成源極/漏極區(qū)，可通過對應(yīng)變控制層8和應(yīng)變半導體層3的直接位于應(yīng)變控制層8下面的區(qū)域進行集體硅化，來形成硅化應(yīng)變控制層8a和硅化應(yīng)變半導體層3a。通過這種硅化，即使在較窄的區(qū)域中，也能夠預(yù)期與通過雜質(zhì)離子注入獲得的電阻相比低10倍以上的電阻。因而，放寬了對應(yīng)變控制層的厚度的限制。在更小的器件中，能夠抑制應(yīng)變弛豫，并且能夠避免源極/漏極區(qū)中的高電阻。按照這種方式，能夠獲得高性能的應(yīng)變器件。在一個實施例中，同時對源極/漏極區(qū)中的由例如Si構(gòu)成的應(yīng)變半導體層3和用不同于應(yīng)變半導體層3的材料(比如SiGe)構(gòu)成的應(yīng)變控制層8進行硅化。按照這種方式， 如圖3中所示形式，形成由例如NiSi構(gòu)成的應(yīng)變半導體層3a和由例如NiSiGe構(gòu)成的應(yīng)變控制層8a。通常，通過在數(shù)百攝氏度的高溫下引起半導體層和金屬之間的反應(yīng)來執(zhí)行所述硅化。發(fā)明人關(guān)注多層的同時硅化。在使堆疊的多層在高溫下同時被硅化，隨后在包括不同材料的疊層結(jié)構(gòu)中被冷卻的情況下，在高溫下形成的兩個硅化層之間，引起與所述兩層之間的熱膨脹系數(shù)之差相應(yīng)的應(yīng)變。發(fā)明人發(fā)現(xiàn)，通過控制由兩個硅化層之間的熱膨脹系數(shù)之差引起的應(yīng)變的方向，能夠?qū)系绤^(qū)施加期望的應(yīng)變。結(jié)果，在避免源極/漏極區(qū)中的高電阻的同時，不僅能夠保持應(yīng)變半導體層中的應(yīng)變，而且能夠施加進一步的應(yīng)變。下面參考附圖，詳細說明各個實施例。
(第一實施例)現(xiàn)在參考圖4A-5，說明按照第一實施例的半導體器件。第一實施例的半導體器件是MOSFET。圖4A中示出了 MOSFET的溝道區(qū)的柵極長度方向(Lg方向)上的截面。圖5中示出了 MOSFET的源極區(qū)或漏極區(qū)的柵極寬度方向(Wg方向)上的橫截面。圖4A是沿著圖 5的剖面線A-A截取的截面圖。圖5是沿著圖4A的剖面線B-B截取的截面圖。如圖4A中所示，在第一實施例的半導體器件中，在Si襯底I上形成埋氧層(BOX 層)2，在埋氧層2上以臺面形狀形成含Si應(yīng)變半導體層(第一半導體層)3。與Si襯底i 的頂面平行的應(yīng)變半導體層3的平面形狀的大小(直徑)，或者所述平面形狀的圓周上的兩點之間的最大距離為Iym或更小。如果所述平面形狀是矩形，那么上述尺寸是對角線的長度。如果所述平面形狀是橢圓形，那么上述尺寸是長軸的長度。在應(yīng)變半導體層3上形成柵極絕緣膜4，在柵極絕緣膜4上形成例如由多晶硅構(gòu)成的柵電極5。在柵電極5的兩側(cè)形成由絕緣材料構(gòu)成的柵極側(cè)壁6。在應(yīng)變半導體層3的位于柵電極5兩側(cè)的各個部分上，形成控制應(yīng)變半導體層3以保持應(yīng)變半導體層3中的應(yīng)變的含Si應(yīng)變控制層(第二和第三半導體層)8。應(yīng)變控制層8具有與應(yīng)變半導體層3不同的晶格常數(shù)。應(yīng)變控制層8和半導體層3的直接位于應(yīng)變控制層8下面的各個部分充當源極/漏極區(qū)。在源極/漏極區(qū)中， 應(yīng)變半導體層3和應(yīng)變控制層8的相應(yīng)外表面區(qū)被硅化，從而形成硅化應(yīng)變半導體層3a和硅化應(yīng)變控制層8a。在本實施例中，應(yīng)變Si層被用作應(yīng)變半導體層3，以及應(yīng)變SiGe層被用作應(yīng)變控制層8。Ni被用作硅化中的金屬。因而，硅化應(yīng)變半導體層3a是NiSi層，以及硅化應(yīng)變控制層8a是NiSiGe層。在圖4A中，在位于柵電極5兩側(cè)的柵極側(cè)壁6和硅化應(yīng)變控制層8a之間存在距離，并且一部分應(yīng)變半導體層3在之間被硅化。為了進一步使設(shè)備小型化，需要使所述距離變短。在這種情況下，可在硅化處理之前的處理中，使柵極側(cè)壁6 接觸應(yīng)變半導體層3，如圖4B中所示。這樣做時，在使Ni擴散到與側(cè)壁6接觸的應(yīng)變半導體層3中的同時，進行硅化?？梢哉{(diào)整柵極側(cè)壁6的高度，使得硅化物層8a能夠到達一部分應(yīng)變半導體層3。在這個實施例中，源極/漏極區(qū)中的應(yīng)變控制層8和應(yīng)變半導體層3的直接位于應(yīng)變控制層8下面的各個部分的外表面區(qū)被硅化。外表面區(qū)變成硅化應(yīng)變控制層8a和硅化應(yīng)變半導體層3a，而內(nèi)部部分仍然是應(yīng)變控制層8和應(yīng)變半導體層3。在本實施例的變形例中，內(nèi)部部分也可形成硅化應(yīng)變控制層8a和硅化應(yīng)變半導體層3a，如圖3中所示。在本實施例和所述變形例中，應(yīng)變半導體層3的直接位于柵電極5下面并且將充當溝道的部分不被娃化。在本實施例的半導體器件的形成過程中，可以使用具有預(yù)先在應(yīng)變半導體層3上形成的應(yīng)變控制層8的襯底，或者可在制造器件之前，在應(yīng)變半導體層3上直接形成應(yīng)變控制層8。當在上面形成有應(yīng)變半導體層3的襯底I上形成應(yīng)變控制層8時，可利用諸如分子束外延(MBE)、化學氣相沉積(CVD)、濺射法、液相生長法、或印刷技術(shù)之類的技術(shù)，來形成應(yīng)變控制層8。在用CVD形成應(yīng)變控制層8的情況下，預(yù)先用稀釋的HF溶液等除去應(yīng)變半導體層3的表面上的自然氧化物膜。之后，引入加熱到室溫或者加熱到介于室溫和約1000°C 之間的溫度的氣體，比如SiH4氣體、Si2H6氣體、二氯甲硅烷氣體、三氯硅烷氣體、GeH4氣體、 或Ge2H6氣體，從而形成應(yīng)變控制層8。在本實施例中，例如，應(yīng)變Si層3中的應(yīng)變是約2% 的拉伸應(yīng)變。在應(yīng)變Si層3上形成的SiGe應(yīng)變控制層8中的Ge組成比為50(原子)％。因此，以好像具有與下層相同的晶格常數(shù)的弛豫SiGe層的形式來形成SiGe應(yīng)變控制層8。 在這種結(jié)構(gòu)中，可以使用具有在應(yīng)變Si層3上形成的SiGe應(yīng)變控制層8的襯底，只要所述襯底是通過利用SiO2埋氧層2的頂面、內(nèi)部部分和底面作為結(jié)合面的結(jié)合方法形成的。在上面說明的例子中，應(yīng)變Si層3將充當溝道層。然而，在代替應(yīng)變Si層3，形成應(yīng)變SiGe層作為應(yīng)變半導體層的情況下，例如，準備包含Si襯底、絕緣層和Si層的SOI襯底。通過使用Si原料氣和Ge原料氣，一般在加熱到550°C的SOI襯底上形成SiGe層。生長溫度可從室溫變化到1000°C。隨后一般通過Ge冷凝法在氧氣氣氛中進行氧化，以形成 SiGe層(例如，參見T，Tezuka，等人，IEDM Tech. Dig.，946 (2001))。按照這種方式，可形成包括Si襯底、絕緣層和應(yīng)變SiGe層的SGOI襯底?？砂凑杖缟纤龅南嗤绞剑趹?yīng)變 SiGe層上形成作為應(yīng)變控制層的應(yīng)變Si層。代替具有上述SOI結(jié)構(gòu)的襯底，可在體Si襯底上形成厚的應(yīng)變弛豫SiGe緩沖層， 并且可在緩沖層上形成應(yīng)變Si層。按照這種方式，也能夠獲得與本實施例相同的效果。如圖4A-5中所示，在如上所述形成的襯底上形成硅化物層。在本實施例中，通過濺射技術(shù)形成Ni層。除了濺射技術(shù)之外，可通過化學氣相沉積(CVD)、外延法等形成Ni層。 通過調(diào)整要形成的硅化物來控制待沉積的Ni的厚度。待沉積的Ni的厚度一般在I-IOOnm 范圍內(nèi)，優(yōu)選在5-50nm范圍內(nèi)。在Ni沉積層的膜形成之后，在氮氣氣氛中進行350°C熱處理，以引起Si和Ni之間的反應(yīng)。隨后利用過氧化氫溶液和硫酸的混合物來除去反應(yīng)中未用到的多余Ni。最后，在氮氣氣氛中進行450°C熱處理，以形成NiSi層3a和NiSiGe層8a， 如圖4A-5中所示。應(yīng)注意，可在900°C或更低進行氮氣、氬氣、氫氣或真空氣氛中的硅化。根據(jù)附圖，顯然通過上述過程形成的結(jié)構(gòu)是通過形成由等同于溝道的應(yīng)變半導體層3和置于應(yīng)變半導體層3上的應(yīng)變控制層8組成的疊層結(jié)構(gòu)的硅化處理形成的結(jié)構(gòu)。因此，在硅化之后形成的硅化物中，組成比對應(yīng)于初始的應(yīng)變半導體層3與應(yīng)變控制層8的組成比。結(jié)果，形成疊層結(jié)構(gòu)的硅化結(jié)構(gòu)。發(fā)明人關(guān)注利用硅化處理形成的疊層結(jié)構(gòu)的硅化結(jié)構(gòu)。下面，以由形成臺面的應(yīng)變Si層3和形成于應(yīng)變Si層3上的應(yīng)變控制層8組成的疊層結(jié)構(gòu)為例，說明通過如上所述獲得的疊層結(jié)構(gòu)的硅化形成的應(yīng)變誘導機制。圖6示出應(yīng)變半導體層和應(yīng)變控制層的相應(yīng)材料和相應(yīng)熱膨脹系數(shù)。這里應(yīng)注意，熱膨脹系數(shù)隨著材料和組成比而變化。本實施例中作為例子選取的NiSi和NiSiGe的熱膨脹系數(shù)隨Ge濃度而變化。特別地，具有高Ge濃度的NiSiGe的熱膨脹系數(shù)大于NiSi 的熱膨脹系數(shù)。例如在500°C的高溫下同時處理具有不同熱膨脹系數(shù)的這兩種材料，然后冷卻到室溫，如上所述。按照這種方式，可在兩層之間引起歸因于熱膨脹系數(shù)的差異的應(yīng)變。 在本實施例中，作為上層的NiSiGe層8a的熱膨脹系數(shù)大于作為下層的NiSi層3a的熱膨脹系數(shù)，而通過冷卻，使之變得小于NiSi層3a的熱膨脹系數(shù)。結(jié)果，對作為下層的NiSi層 3a施加壓縮應(yīng)變。圖7中圖解說明了這種情況。從圖6可看出，隨著Ge濃度變大，NiSiGe的熱膨脹系數(shù)變得大于NiSi的熱膨脹系數(shù)。這是源自晶體結(jié)構(gòu)和構(gòu)成所述材料的元素特有的特定性質(zhì)的物理性質(zhì)。因而，在本實施例中，通過利用具有高Ge濃度的NiSiGe作為應(yīng)變控制層，可以使要施加于NiSi層的壓縮應(yīng)變更大，并且能夠改善MOSFET的特性。在Ge濃度為50 (原子)％或更高的情況下， 能夠?qū)崿F(xiàn)更大的效果。發(fā)明人首次發(fā)現(xiàn)了這個事實。
結(jié)果，如圖7中所示，來自任意一側(cè)的硅化雙層結(jié)構(gòu)的拉伸應(yīng)變被施加于將成為由硅化雙層結(jié)構(gòu)夾著的溝道的硅化半導體層3，從而施加比初始在應(yīng)變半導體層3中引起的拉伸應(yīng)變更大的應(yīng)變。在上面的說明中，應(yīng)變Si層被用作應(yīng)變半導體層3，SiGe層被用作應(yīng)變控制層8。 然而，在應(yīng)變SiGe層被用作應(yīng)變半導體層3，而應(yīng)變Si層被用作應(yīng)變控制層8的情況下，對應(yīng)變半導體層3施加壓縮應(yīng)變，并且通過硅化，施加更大的壓縮應(yīng)變。在應(yīng)變控制層8由不含Ge的材料構(gòu)成的情況下，應(yīng)變控制層8和應(yīng)變半導體層3 的熱膨脹系數(shù)最好彼此相差3%或更多。通過在包括應(yīng)變控制層8的源極/漏極區(qū)中引入硅化處理，由于硅化雙層結(jié)構(gòu)，通過硅化處理引起的應(yīng)變被有選擇地施加于在應(yīng)變半導體層3中間的溝道。結(jié)果，溝道中的應(yīng)變變大。S卩，具有上述結(jié)構(gòu)的MOSFET可以是由于與無硅化結(jié)構(gòu)的MOSFET相比，源極/漏極區(qū)中的應(yīng)變增加和較低電阻而具有較高遷移率的高性能M0SFET。在第一實施例中，Si包含在應(yīng)變半導體層3和應(yīng)變控制層8中。然而，即使在Si 至少包含在應(yīng)變半導體層3或應(yīng)變控制層8中的情況下，也能夠?qū)崿F(xiàn)相同的效果。在Si包含在應(yīng)變半導體層3或應(yīng)變控制層8中的情況下，含Si層的至少外表面區(qū)被硅化。這同樣適用于后面說明的第二實施例。另外，在第一實施例的半導體器件中，使用基于Si的襯底。然而，即使使用某種其它襯底，也能夠獲得相同的效果。例如，可以使用含IV族元素(C，Si ,Ge，Sn和Pb)和III-V 族元素出，六1，6&，111，11，1 ^8，513和祀)中的至少一種元素的襯底。即，除了 Si，還可以使用由 BN, SiGe，Ge, SiC, GaAs, GaP，GaN, InN, InP，InGaP，InAs, InGaAl，InGaAlAs, InSb 或TiN等構(gòu)成的襯底。同時，作為應(yīng)變半導體層3和應(yīng)變控制層8，可以使用由IV族元素(C，Si，Ge, In 和Ti)和III-V族元素(B，Al，Ga，In，Ti，N，P，As，Sb和Bi)中的一個元素或一些元素的組合構(gòu)成的半導體。除了 Si，還可優(yōu)選使用由SiGe，Ge，SiC, GaAs, GaP，GaN, InP，InGaP， InAs, InGaAl, InGaAlAs, InSb 或 InSe 等構(gòu)成的半導體層。如上所述，在第一實施例中，在半導體層上形成用于保持將成為形成于襯底上的器件的活性層的半導體中的最大可能應(yīng)變的應(yīng)變控制層，使得能夠抑制活性層中的應(yīng)變弛豫，并且能夠增大當部分應(yīng)變控制層被硅化時引起的應(yīng)變。因而，第一實施例能夠防止歸因于應(yīng)變弛豫的器件特性的退化。第一實施例還可抑制源極/漏極區(qū)因小型化而具有較高的電阻，并依靠對器件的溝道區(qū)有選擇地增加應(yīng)變來改善器件特性。(制造方法)現(xiàn)在參見圖8(a)_8(e)，說明制造按照第一實施例的半導體器件的方法的具體例子。通常，在形成柵極結(jié)構(gòu)之后，通常進行諸如硅化之類的加熱處理。然而，在使用高介電常數(shù)薄膜作為柵極絕緣膜，或者使用極薄柵極絕緣膜的情況下，歸因于通過高溫處理的源極/漏極的活化，柵極絕緣膜顯著退化。因此，首先在柵極部分中形成虛擬柵極。首先，準備在其頂面上形成有埋氧層2的Si襯底I。在埋氧層2上形成作為應(yīng)變半導體層的Si層3。隨后在Si層3上形成由絕緣材料構(gòu)成的虛擬柵極20(圖8(a))。隨后，如圖8(b)中所示，作為Si層3上的應(yīng)變控制層，有選擇地生長SiGe層8。在SiGe層8的生長過程中，最好在處理條件下，不在虛擬柵極20上實際形成SiGe層8，因此，最好使用CVD。然而，代替CVD，可以使用能夠在稍后階段除去虛擬柵極20的處理，從而， 在這種情況下，可在虛擬柵極20上生長SiGe層8。在通過CVD生長SiGe層8的情況下， 例如，預(yù)先用稀釋的HF溶液等，除去應(yīng)變半導體層3的表面上的自然氧化物層。之后，把加熱到室溫，或者加熱到介于室溫和約1000°C之間的溫度的氣體，比如SiH4氣體，Si2H6氣體， 二氯甲硅烷氣體，三氯硅烷氣體，GeH4氣體，或Ge2H6氣體引到該表面，以生長SiGe。當在Si 層3上生長SiGe層8時，由于晶格常數(shù)的差異，使SiGe層8生長為應(yīng)變SiGe層8。在生長SiGe層8之后，進行對SiGe層8的雜質(zhì)離子注入，從而形成將成為源極/漏極區(qū)的雜質(zhì)層。此時，雜質(zhì)可被注入Si層3的直接位于SiGe層8下面的各個部分中。在離子注入之后，進行退火，以活化雜質(zhì)層。為了抑制短溝道效應(yīng)，可以使用輕微摻雜漏極(LDD，lightly doped drain)結(jié)構(gòu)、延展結(jié)構(gòu)或者HALO結(jié)構(gòu)作為雜質(zhì)層。在生長SiGe層8之后，在離子注入之前或之后，對SiGe層8和Si層3進行圖案化。按照這種方式，形成MOSFET的形狀 (未示出)。通過圖案化，Si層3和SiGe層8具有臺面形狀。隨后在整個表面上沉積Ni，以用Ni覆蓋SiGe層8的外表面區(qū)和Si層3的暴露的外表面區(qū)。在Ni沉積中，通常使用濺射技術(shù)，但可以改為使用CVD或溶液生長技術(shù)。之后， 在氮氣氣氛中進行硅化熱處理。代替氮氣氣氛，可在真空、大氣、氬氣氣氛、或者氫氣氣氛中進行硅化處理。在200°C-900°C的溫度進行熱處理。由于硅化物的結(jié)晶相隨溫度變化，因此需要按照半導體器件的特性來選擇熱處理溫度。在低溫下，最好在350°C _500°C的溫度進行熱處理。通過這種熱處理，SiGe層8的外表面區(qū)和Si層3的暴露的外表面區(qū)中的Si 與Ni反應(yīng)。結(jié)果，在SiGe層8的外表面區(qū)中形成SiGeNi層8a，在Si層3的暴露的外表面區(qū)中形成NiSi層(未示出)。隨后利用過氧化氫溶液和硫酸的混合物，除去未參與反應(yīng)的多余的Ni。之后，在氮氣氣氛中進行熱處理，從而形成NiSi層(未示出)和NiSiGe層8a， 如上所述。隨后，如圖8(d)中所示，除去虛擬柵極20。然后在已除去虛擬柵極20的區(qū)域中形成柵極絕緣膜4。在柵極絕緣膜4上形成柵電極5(圖8(e))。最后，如圖8(f)中所示，利用CMP工藝除去部分柵電極5?？梢赃M行CMP工藝，以除去正好在源極和漏極區(qū)上的整個柵極電極5。CMP還將除去柵極絕緣膜4或硅化物8的部分。利用這種制造方法，在較低溫度(例如，450°C或更低)完成硅化物形成。因此，可在形成柵極結(jié)構(gòu)之后進行硅化。另外，利用上述制造方法，應(yīng)變半導體層3和應(yīng)變控制層8的相應(yīng)外表面被硅化。 然而，在Si包含在應(yīng)變半導體層3或應(yīng)變控制層8中的情況下，含Si層的至少外表面區(qū)被硅化。這也適用于制造第二實施例的半導體器件的后述方法。(第二實施例)現(xiàn)在參見圖9，說明按照第二實施例的半導體器件。第二實施例的半導體器件是 MOSFET。圖9是MOSFET的立體圖。該MOSFET形成于Si襯底I上，Si襯底I在其頂面上形成有埋氧層2。以臺面形狀形成將成為溝道和源極/漏極區(qū)并具有硅化表面區(qū)的應(yīng)變半導體層3a。與Si襯底I的頂面平行的應(yīng)變半導體層3a的平面形狀的大小(直徑)為I μ m或更小。半導體層3a包括長而細的溝道以及源極/漏極區(qū)，所述源極/漏極區(qū)連接到溝道的兩側(cè)，并且具有比溝道的平面形狀大的平行于埋氧層2的頂面的平面形狀。在源極/漏極區(qū)上，形成具有硅化表面區(qū)的應(yīng)變控制層8a。S卩，源極/漏極區(qū)都具有由應(yīng)變半導體層3a和應(yīng)變控制層8a之一組成的疊層結(jié)構(gòu)。在源極區(qū)S和漏極區(qū)D之間的溝道的區(qū)域中，形成柵極絕緣膜4以覆蓋溝道，在柵極絕緣膜4上形成柵電極5。柵電極5在與從源極區(qū)S到漏極區(qū)D的方向大體垂直的方向上延伸。在本實施例中，硅化應(yīng)變半導體層3a是應(yīng)變NiSi層，應(yīng)變控制層8a是 NiSiGe層。應(yīng)注意NiSiGe層中的Ge濃度最好為50(原子或更高。在具有上述結(jié)構(gòu)的第二實施例的MOSFET中，在源極區(qū)S和漏極區(qū)D中的硅化應(yīng)變 Si層3a上形成硅化應(yīng)變控制層8a，以便即使MOSFET被小型化，也保持應(yīng)變Si層3a中的應(yīng)變。因而，能夠抑制將成為溝道的區(qū)域中的應(yīng)變弛豫。此外，能夠增加當應(yīng)變控制層被硅化時引起的應(yīng)變。因而，本實施例能夠防止由應(yīng)變弛豫引起的器件特性的退化。本實施例還能夠抑制源極/漏極區(qū)因小型化而具有較高的電阻，并依靠對器件的溝道區(qū)有選擇地增加應(yīng)變來改善器件特性。(制造方法的第一個具體例子)現(xiàn)在參見圖10-18 (b)，說明制造按照第二實施例的半導體器件的方法的第一個具體例子。首先，如圖10中所示，準備在Si襯底I上形成有由SiO2構(gòu)成的埋氧層2的襯底。 在埋氧層2上形成由Si層3和置于Si層3上的SiGe層8組成的疊層膜。Si層3和SiGe 層8是用在第一實施例中說明的技術(shù)形成的，并使用第一實施例的變形例。當形成疊層膜時，Si層3變成應(yīng)變Si層(應(yīng)變半導體層)3，SiGe層8變成應(yīng)變SiGe層(應(yīng)變控制層)8。 為了形成MOSFET的形狀，隨后用反應(yīng)性離子蝕刻(RIE)對SiGe層8和Si層3進行圖案化。 通過圖案化，Si層3具有臺面形狀。之后，消除在將成為溝道區(qū)的那部分Si層3上的那部分SiGe層8。即，SiGe層8保留在將成為源極/漏極區(qū)的那部分Si層3上。圖11(a)是沿著圖10的剖面線A-A獲得的這個階段的半導體器件的A-A截面圖。圖11(b)是沿著圖 10的剖面線B-B獲得的這個階段的半導體器件的B-B截面圖。S卩，A-A截面是源極區(qū)的截面，B-B橫截面是溝道區(qū)的截面。隨后，如圖12(a)和12(b)中所示，形成柵極絕緣膜4以覆蓋溝道區(qū)和源極/漏極區(qū)。作為柵極絕緣膜4，使用SiO2膜、氮化物膜(比如SiN膜或SiON膜)、或者高介電常數(shù)絕緣膜(比如HfO2膜，HfON膜，LaO2膜，GeO2膜，SrO2膜，ZrO2膜，NO膜，或者NO2膜)。另一方面，可以使用包含選自Si，N, Ge，Hf，Zr，La，Pr，Ti和Al中的至少一個元素的氧化物膜。通常，柵極絕緣膜4被設(shè)計成物理膜厚約IOnm或更小。隨后形成柵電極材料膜5以覆蓋柵極絕緣膜4(圖13(a)和13(b))。作為柵電極材料膜5，可以使用添加有雜質(zhì)的多晶硅膜，非晶硅膜，添加有雜質(zhì)的非晶硅膜，或者金屬膜(比如TiN膜，Al膜，Cu膜，Au膜，TaN 膜)，柵電極材料膜5的膜厚一般為10nm-100nm。圖12(a)和13(a)是與沿著圖10的剖面線A-A獲得的A-A截面圖對應(yīng)的截面圖，圖12 (b)和13 (b)是與沿著剖面線B-B獲得的B-B 截面圖對應(yīng)的截面圖。隨后對柵電極材料膜進行圖案化以具有柵電極的形狀。按照這種方式，形成柵電極5。此時，柵電極5被圖案化以覆蓋一部分溝道區(qū)(圖14(a)和14(b))。之后，除去位于未被柵電極5覆蓋的溝道區(qū)和源極/漏極區(qū)上的柵極絕緣膜4的各個部分(圖15(a)和 15(b))。圖16是這個階段的半導體器件的截面圖。應(yīng)注意圖15(a)表示沿著圖16的剖面線A-A的A-A截面，圖15(b)表示沿著剖面線B-B的B-B截面。隨后用掩模覆蓋未用柵電極 5覆蓋的那部分溝道區(qū)，并向?qū)⒊蔀樵礃O/漏極的區(qū)域中注入雜質(zhì)離子，從而形成雜質(zhì)層。 之后，進行退火以活化雜質(zhì)層。按照這種方式，形成源極/漏極區(qū)。由于應(yīng)變Si層3和應(yīng)變控制層8是薄膜，因此雜質(zhì)離子可首先被注入應(yīng)變控制層8中。在稍后階段的活化雜質(zhì)層的高溫處理中，可通過擴散把雜質(zhì)離子引入應(yīng)變Si層3中。隨后，在整個表面上沉積Ni膜15 (圖17 (a)和17 (b))。在Ni膜15的沉積中，通常使用濺射技術(shù)，但可改為使用CVD或溶液生長技術(shù)。之后，在氮氣氣氛中進行硅化熱處理。代替氮氣氣氛，可在真空、大氣或氫氣氣氛中進行硅化處理。在200°C _900°C的溫度進行熱處理。由于硅化物的結(jié)晶相隨溫度變化，因此需要按照器件的特性來選擇熱處理溫度。 在低溫下，最好在350°C -500°C的溫度進行熱處理。通過這種熱處理，SiGe層8的外表面區(qū)和Si層3的暴露的外表面區(qū)中的Si與Ni反應(yīng)。結(jié)果，在SiGe層8的外表面區(qū)中形成 SiGeNi層8a，在Si層3的暴露的外表面區(qū)中形成NiSi層3a。隨后利用過氧化氫溶液和硫酸的混合物，除去未參與反應(yīng)的多余的Ni。之后，在氮氣氣氛中進行熱處理，從而形成NiSi 層3a和NiSiGe層8a (圖18 (a)和18 (b))，如上所述。這個階段的半導體器件示于圖9的立體圖中。在柵電極5是含Si的半導體層的情況下，在柵電極5的表面上形成硅化物層5a， 如圖18(b)中所示。由于源極/漏極區(qū)的表面被特別硅化，因此能夠獲得低電阻的接觸層。 圖17(a)和18(a)是與沿著圖16的剖面線A-A獲得的A-A截面圖對應(yīng)的截面圖，圖17(b) 和18(b)是與沿著剖面線B-B獲得的B-B截面圖對應(yīng)的截面圖。隨后，沉積層間絕緣膜以覆蓋柵電極5和源極/漏極區(qū)。在層間絕緣膜中形成通向柵電極5和源極/漏極區(qū)的開口，并用金屬填充所述開口以形成引出金屬電極。按照這種方式，完成MOSFET。用制造方法的第一個具體例子制造的MOSFET能夠?qū)崿F(xiàn)與第二實施例實現(xiàn)的效果相同的效果。(制造方法的第二個具體例子)現(xiàn)在說明制造按照第二實施例的半導體器件的方法的第二個具體例子。該制造方法的第二個具體例子在下述方面不同于該制造方法的第一個具體例子。在第二個具體例子中，在應(yīng)變Si層3上形成SiGe層8之前，在應(yīng)變Si層3的其上將形成柵極的區(qū)域上形成保護氧化物膜。隨后在源極/漏極區(qū)中形成SiGe層8。之后， 除去保護氧化物膜。在這方面，第二個具體例子不同于第一個具體例子。具體地說，在上面形成有埋氧層2的Si襯底I上，形成上面形成有應(yīng)變Si層3的襯底。有選擇地在應(yīng)變Si層3的其上將形成柵極的區(qū)域上，形成由SiO2構(gòu)成的保護氧化物膜。隨后在將成為源極/漏極的區(qū)域上形成應(yīng)變SiGe層8。隨后，借助于掩模(未示出)，對應(yīng)變SiGe層8和應(yīng)變Si層3進行圖案化，以形成由應(yīng)變Si層3和應(yīng)變SiGe層(應(yīng)變控制層)8組成的疊層結(jié)構(gòu)。之后，除去保護氧化物膜。此時，應(yīng)變控制層8保留在活性層的將成為源極/漏極的區(qū)域中。隨后在已被除去保護氧化物膜并將成為溝道的區(qū)域中，形成柵極絕緣膜，并且在柵極絕緣膜上形成柵電極。之后進行的過程與第一個具體例子相同。用制造方法的第二個具體例子制造的MOSFET也能夠?qū)崿F(xiàn)與用第二實施例實現(xiàn)的相同效果。即，制造方法的第二個具體例子是與在圖8(a)_8(e)中圖解說明的第一實施例的制造方法相同的制造方法。此外，在第二個具體例子中，在上面將形成柵極的應(yīng)變Si層3上形成保護氧化物膜，隨后形成應(yīng)變控制層8。因而，通過形成保護氧化物膜，能夠降低在應(yīng)變控制層8的圖案化時損害將成為溝道的應(yīng)變Si層3的表面從而惡化晶體管特性的可能性。即，在應(yīng)變控制層8的圖案化中，為了完全露出溝道表面，溝道表面的過蝕刻或者去除是不可避免的。為了使過蝕刻降至最小，需要在原子大小的級別進行蝕刻控制操作。例如，在使用RIE對Si進行蝕刻的情況下，蝕刻速率為每秒幾納米，實際上不能避免對溝道表面的過蝕刻。結(jié)果，除了對溝道的上述損害之外，還會出現(xiàn)器件缺陷的各種可能原因，比如在端部的場集中或者柵極絕緣膜中的變性。因此，有益的是像制造方法的第二個具體例子中那樣，形成保護氧化物膜來抑制器件缺陷原因的出現(xiàn)。應(yīng)注意，在第二個具體例子中，在溝道表面上形成的上述保護氧化物膜具有這樣的膜厚，使得到形成柵極疊層結(jié)構(gòu)(由柵極絕緣膜和柵電極組成的疊層結(jié)構(gòu))時，能夠通過氣相或液相蝕刻來除去所述保護氧化物膜，優(yōu)選的厚度一般為l_50nm。在制造方法的第二個具體例子中，使用SiO2膜作為保護氧化物膜。然而，實際上可以使用任何其它膜，只要該膜能夠在形成柵極疊層結(jié)構(gòu)之前被除去，并且能夠抑制對將成為溝道表面的應(yīng)變Si層3的表面的損害。如上所述，按照上面的各個實施例，即使器件被小型化，也能夠抑制溝道中的應(yīng)變弛豫。因而，能夠?qū)崿F(xiàn)高性能的半導體器件。另外，在半導體器件中的源極/漏極區(qū)中，形成由用不同材料構(gòu)成的硅化物層組成的疊層結(jié)構(gòu)。因而，能夠避免高電阻，同時，能夠?qū)崿F(xiàn)局部應(yīng)變的另外施加。雖然說明了一些實施例，但這些例子只是作為例子給出的，并不意圖限制本發(fā)明的范圍。事實上，可用各種其它形式具體體現(xiàn)這里描述的新方法和系統(tǒng)；此外，可以在這里說明的方法和系統(tǒng)的形式方面，做出各種省略、替換和改變，而不脫離本發(fā)明的精神。附加的權(quán)利要求及其等同物意圖覆蓋在本發(fā)明的范圍和精神內(nèi)的所有這種形式或修改。
權(quán)利要求
1.一種半導體器件，包括襯底；在襯底上形成并具有應(yīng)變的第一半導體層；在第一半導體層上相互隔開一定距離形成并且晶格常數(shù)不同于第一半導體層的晶格常數(shù)的第二和第三半導體層；在第一半導體層的第一部分上形成的柵極絕緣膜，所述第一部分位于第二半導體層和第三半導體層之間；以及在柵極絕緣膜上形成的柵電極，其中，第二半導體層的外表面區(qū)和第一半導體層的第二部分的外表面區(qū)中的至少一個是第一硅化物區(qū)，所述第二部分直接位于第二半導體層下面，以及第三半導體層的外表面區(qū)和第一半導體層的第三部分的外表面區(qū)中的至少一個是第二硅化物區(qū)，所述第三部分直接位于第三半導體層下面。
2.按照權(quán)利要求I所述的半導體器件，其中，第一半導體層以臺面形狀形成在襯底上。
3.按照權(quán)利要求I所述的半導體器件，其中，第二和第三半導體層具有比第一半導體層的熱膨脹系數(shù)大3%或更多的熱膨脹系數(shù)。
4.按照權(quán)利要求I所述的半導體器件，其中，第一半導體層是應(yīng)變Si層，以及第二和第二半導體層是SiGe層。
5.按照權(quán)利要求I所述的半導體器件，其中，第一半導體層是應(yīng)變SiGe層，以及第二和第三半導體層是Si層。
6.按照權(quán)利要求4所述的半導體器件，其中，所述SiGe層具有其中的Ge濃度為50原子％或更高的組成。
7.按照權(quán)利要求I所述的半導體器件，其中，第一半導體層的尺寸在一側(cè)為Iym或更小。
8.按照權(quán)利要求I所述的半導體器件，其中，絕緣層形成在第一半導體層和襯底之間。
9.一種制造半導體器件的方法，包含在襯底上形成第一半導體層；在第一半導體層上形成第二半導體層，第二半導體層具有與第一半導體層的晶格常數(shù)不同的晶格常數(shù)；對第二半導體層和第一半導體層進行圖案化，并通過所述圖案化，把第二半導體層分割成相互隔開一定距離的第一和第二半導體區(qū)；在第一半導體層的第一部分上形成柵極絕緣膜，所述第一部分位于第一半導體區(qū)和第二半導體區(qū)之間；在柵極絕緣膜上形成柵電極；通過把雜質(zhì)至少注入第一和第二半導體區(qū)中，形成源極區(qū)和漏極區(qū)；以及至少硅化第一和第二半導體區(qū)的外表面區(qū)或者第一半導體層的第二部分的外表面區(qū)， 所述第二部分直接位于第一和第二半導體區(qū)下面。
10.按照權(quán)利要求9所述的方法，其中，第一半導體層是應(yīng)變Si層，以及第二半導體層是SiGe層。
11.按照權(quán)利要求9所述的方法，其中，第一半導體層是應(yīng)變SiGe層，以及第二半導體層是Si層。
12.一種制造半導體器件的方法，包含在襯底上形成第一半導體層；有選擇地在第一半導體層的預(yù)定柵極形成區(qū)上形成保護膜；在第一半導體層的一部分上形成第二半導體層，該部分位于其中形成保護膜的區(qū)域之外，第二半導體層具有與第一半導體層的晶格常數(shù)不同的晶格常數(shù)；對保護膜、第二半導體層和第一半導體層進行圖案化；通過把雜質(zhì)至少引入第二半導體層中，形成源極區(qū)和漏極區(qū)；硅化第二半導體層的外表面區(qū)和第一半導體層的外表面區(qū)中的至少一個；除去保護膜；在第一半導體的已被除去保護膜的區(qū)域上形成柵極絕緣膜；和在柵極絕緣膜上形成柵電極。
13.按照權(quán)利要求12所述的方法，其中，第一半導體層是應(yīng)變Si層，以及第二半導體層是SiGe層。
14.按照權(quán)利要求12所述的方法，其中，第一半導體層是應(yīng)變SiGe層，以及第二半導體層是Si層。
全文摘要
公開了半導體器件及其制造方法。按照實施例的半導體器件包括襯底；在襯底上形成并具有應(yīng)變的第一半導體層；在第一半導體層上相互隔開一定距離形成并且晶格常數(shù)不同于第一半導體層的晶格常數(shù)的第二和第三半導體層；在第一半導體層的第一部分上形成的柵極絕緣膜，所述第一部分位于第二半導體層和第三半導體層之間；以及在柵極絕緣膜上形成的柵電極。第二半導體層的外表面區(qū)和第一半導體層的第二部分的外表面區(qū)中的至少一個是第一硅化物區(qū)，以及第三半導體層的外表面區(qū)和第一半導體層的第三部分的外表面區(qū)中的至少一個是第二硅化物區(qū)，所述第二部分和第三部分分別直接位于第二半導體層和第三半導體層下面。
文檔編號H01L21/70GK102593118SQ201110362688
公開日2012年7月18日 申請日期2011年11月16日 優(yōu)先權(quán)日2011年1月5日
發(fā)明者手塚勉, 臼田宏治 申請人:株式會社東芝