專利名稱：多晶硅電阻器結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說，本發(fā)明涉及一種多晶硅電阻器結(jié)構(gòu)及其制造方法。
背景技術(shù)：
在半導(dǎo)體芯片電路設(shè)計中，會大量的使用多晶硅電阻。一般電路設(shè)計人員多采用傳統(tǒng)的N型或P型多晶電阻，但這些電阻在制造過程中都需要硅化物阻擋層(salicideblock layer, SAB)作為一個額外的掩膜以用于保護(hù)娃片表 面,在其保護(hù)下,娃片不與其它Ti,Co之類的金屬形成不期望的金屬硅化物，即需要增加一道光刻步驟。具體地說，現(xiàn)有技術(shù)中的作為多晶硅電阻器的N型摻雜的多晶硅或者P型摻雜的多晶硅是通過在邏輯多晶硅(本身是無摻雜的)上，進(jìn)行N型離子注入(通常是高濃度的硼(B)離子注入)或P型離子注入(通常是高濃度的磷(P)離子注入)而形成，它們都需要硅化物阻止層作為光罩。然而，硅化物阻止層的引入增大了工藝的復(fù)雜性，并且增大了制造成本。在現(xiàn)有技術(shù)的改進(jìn)方案中提出的存儲多晶硅電阻不需要硅化物阻擋層，降低了制造成本。但是，該多晶硅電阻是n型電阻，溫度系數(shù)較大；加之該多晶硅為摻雜濃度較高，因此電阻值較小，不利于降低電路面積。中國專利申請CN 102214560A提出了一種利用存儲多晶硅MPOL形成多晶硅電阻器的方案，但是存儲多晶硅MPOL的最小寬度不能做得很小，由此限制了所制成的多晶硅電阻器的阻值大小，當(dāng)需要較大阻值的多晶硅電阻器時，需要很長的存儲多晶硅條來實現(xiàn)大電阻，因此不利于節(jié)省芯片面積。因此，希望能夠提出一種能夠在不使用硅化物阻擋層的情況下防止多晶硅電阻器表面形成金屬硅化物由此增大存儲多晶硅電阻率的簡化多晶硅電阻器結(jié)構(gòu)制造方案。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠在不使用硅化物阻擋層的情況下防止多晶硅電阻器表面形成金屬硅化物由此增大多晶硅電阻率的簡化的多晶硅電阻器結(jié)構(gòu)制造方法以及相應(yīng)的多晶硅電阻器結(jié)構(gòu)。為了實現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明的第一方面，提供了一種多晶硅電阻器結(jié)構(gòu)制造方法，其包括第一步驟，用于在硅片中形成隔離區(qū)；第二步驟，用于在隔離區(qū)上形成第一多晶硅層以及第一多晶硅層的側(cè)壁；第三步驟，用于在第一多晶硅層的頂部形成隔離物，其中隔離物不覆蓋第一多晶硅層的兩端的頂部；第四步驟，用于在隔離物上形成第二多晶硅層，其中第二多晶硅層不覆蓋第一多晶硅層的兩端的頂部；第五步驟，用于以第二多晶硅層為掩膜進(jìn)行離子注入，以便在第一多晶硅層的暴露的兩端的表面形成金屬硅化物，并且使第一多晶娃層的未暴露的部分的表面不形成金屬娃化物。優(yōu)選地，所述第一多晶硅層是存儲器晶體管單元的源極線多晶硅層；其側(cè)壁是利用存儲器生產(chǎn)過程中用于隔離浮柵和源極線的側(cè)墻結(jié)構(gòu)的生產(chǎn)步驟制造出來的。
優(yōu)選地，所述第二多晶硅層是工藝步驟位于第一多晶硅層之后的由光罩定義其形狀的可用來阻擋金屬硅化物形成的層。優(yōu)選地，所述第二多晶硅層是存儲器MOS晶體管單元的柵極多晶硅層。優(yōu)選地，所述第二多晶硅層是存儲器的字線多晶硅層。優(yōu)選地，所述電阻器的寬度方向由定義浮柵光罩的圖形的總寬度減去兩側(cè)電阻器側(cè)壁的寬度決定；所述電阻器的長度方向由第二多晶硅層覆蓋的在金屬化工藝過程中未暴露出來的第一多晶娃層的長度決定。根據(jù)本發(fā)明的第二方面，提供了一種多晶硅電阻器結(jié)構(gòu)，其特征在于包括布置在硅片中的隔離區(qū)、在隔離區(qū)上形成的第一多晶硅層及其側(cè)壁、在第一多晶硅層的頂部形成 的隔離物、以及在隔離物上形成的第二多晶硅層；其中，隔離物不覆蓋第一多晶硅層的兩端的頂部，第二多晶硅層不覆蓋第一多晶硅層的兩端的頂部；其中，第一多晶硅層的暴露的兩端的表面形成有金屬娃化物，并且使第一多晶娃層的未暴露的部分的表面未形成有金屬娃化物。優(yōu)選地，所述第二多晶硅層是存儲器MOS晶體管單元的柵極多晶硅層或存儲器的字線多晶硅層。優(yōu)選地，所述第一多晶硅層是存儲器晶體管單元的源極線多晶硅層。優(yōu)選地，所述電阻器的寬度方向由定義浮柵光罩的圖形的總寬度減去兩側(cè)電阻器側(cè)壁的寬度決定；所述電阻器的長度方向由第二多晶硅層覆蓋的在金屬化工藝過程中未暴露出來的第一多晶娃層的長度決定。由此，在本發(fā)明中，第二多晶硅層起到了保護(hù)下面的第一多晶硅層不形成金屬硅化物的作用，由此起到了與硅化物阻止層相同的功能；所以，本發(fā)明有利地通過利用第二多晶硅層作為非硅化物結(jié)構(gòu)的掩膜，避免了硅化物阻止層的使用。使得工藝變得簡單，并且降低了工藝成本，縮短了制造周期。并且，本發(fā)明的各個步驟可整合在存儲器電路制造的各個步驟中，無需增加新的步驟。此外，與現(xiàn)有技術(shù)中利用存儲多晶硅(字線多晶硅層)形成多晶硅電阻器的方案相比，第一多晶硅層的最小寬度可以做得比存儲多晶硅的最小寬度小很多，所以有利于提高電阻率，節(jié)省器件面積。


結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點和特征，其中圖I示意性地示出了根據(jù)本發(fā)明第一實施例的多晶硅電阻器結(jié)構(gòu)制造方法的流程圖。圖2示意性地示出了根據(jù)本發(fā)明第二實施例的多晶硅電阻器結(jié)構(gòu)的俯視的區(qū)域位置關(guān)系圖。圖3示意性地示出了根據(jù)本發(fā)明第二實施例的多晶硅電阻器結(jié)構(gòu)的截面圖。需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號。
具體實施方式
為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實施例和附圖對本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。<第一實施例>圖3示意性地示出了根據(jù)本發(fā)明第一實施例的多晶硅電阻器結(jié)構(gòu)制造方法的流程圖。圖I和圖2示出了相應(yīng)的多晶硅電阻器結(jié)構(gòu)，其中圖I示意性地示出了部分區(qū)域的位置關(guān)系。結(jié)合圖I、圖2以及圖3所示，根據(jù)本發(fā)明第一實施例的多晶硅電阻器結(jié)構(gòu)制造方法包括 第一步驟SI :在硅片(未圖示出來)中形成隔離區(qū)11，例如隔離區(qū)11是淺溝槽隔離區(qū)或者其它類型的隔離區(qū)；第二步驟S2 :在隔離區(qū)11上形成第一多晶硅層2以及第一多晶硅層2的側(cè)壁13(第一多晶硅層2兩側(cè)的介質(zhì))，優(yōu)選地，所述第一多晶硅層2是利用存儲器生產(chǎn)過程中用于源極線的多晶硅層的生產(chǎn)步驟制造出來的；其中，第一多晶硅層2形成了多晶硅電阻器結(jié)構(gòu)的電阻部分。第三步驟S3 :在第一多晶硅層2的頂部形成隔離物12，其中隔離物12不覆蓋第一多晶硅層2的兩端的頂部；第四步驟S4 :在隔離物12上形成第二多晶硅層3，其中第二多晶硅層3不覆蓋第一多晶硅層2的兩端的頂部；例如，可通過刻蝕掉第一多晶硅層2的兩端位置處的第二多晶硅層3來使得第二多晶硅層3不覆蓋第一多晶硅層2的兩端的頂部。優(yōu)選地，第一多晶硅層2的側(cè)壁是利用存儲器生產(chǎn)過程中用于隔離浮柵和源極線的側(cè)墻結(jié)構(gòu)的生產(chǎn)步驟制造出來的。優(yōu)選地，該第二多晶硅層3為存儲器MOS晶體管單元的柵極多晶硅層或者存儲器的字線多晶娃層(memory poly, MP0L)。第五步驟S5:用于以第二多晶硅層3為掩膜進(jìn)行離子注入，以便在第一多晶硅層2的暴露的兩端的表面形成金屬硅化物，并且使第一多晶硅層2的未暴露的部分的表面不形成金屬硅化物；即，由于隔離物12和第二多晶硅層3都不覆蓋第一多晶硅層2的兩端的頂部，由此第一多晶硅層2的兩端暴露，從而第一多晶硅層2的暴露的兩端的區(qū)域上形成了金屬硅化物，從而有利于在其中形成與其它功能元件的觸點連接41和42。如圖2所示，由此制成的電阻器形成在第一多晶硅層2中，該電阻器的寬度方向由制造過程中定義浮柵光罩的圖形的總寬度減去兩側(cè)電阻器側(cè)壁的寬度決定；所述電阻器的長度方向由第二多晶硅層覆蓋的在金屬化工藝過程中未暴露出來的第一多晶硅層的長度決定。所以，實際上，第二多晶硅層3起到了保護(hù)下面的第一多晶硅層2不形成金屬硅化物的作用，由此起到了與硅化物阻止層相同的功能；所以，本發(fā)明實施例有利地通過利用第二多晶硅層3作為非硅化物結(jié)構(gòu)的掩膜，避免了硅化物阻止層的使用。使得工藝變得簡單，并且降低了工藝成本，縮短了制造周期。并且，上述步驟可整合在存儲器電路制造的各個步驟中，無需增加新的步驟。此外，與現(xiàn)有技術(shù)中利用字線多晶硅層MPOL形成多晶硅電阻器的方案相比，第一多晶硅層的最小寬度可以做得比字線多晶硅層MPOL的最小寬度小很多，所以有利于提高電阻率，節(jié)省器件面積。
<第二實施例>圖2示意性地示出了根據(jù)本發(fā)明第二實施例的多晶硅電阻器結(jié)構(gòu)的俯視的部分示意圖。圖3示意性地示出了根據(jù)本發(fā)明第二實施例的多晶硅電阻器結(jié)構(gòu)的截面圖。具體地說，圖3是沿著圖2的線A-A截取的截面圖。如圖2和圖3所示，根據(jù)本發(fā)明第二實施例的多晶硅電阻器結(jié)構(gòu)包括布置在硅片中的隔離區(qū)11及其側(cè)壁13 (例如，隔離區(qū)11是淺溝槽隔離區(qū)或者其它類型的隔離區(qū))、在隔離區(qū)11上形成的第一多晶硅層2(優(yōu)選地，所述第一多晶硅層2是利用存儲器生產(chǎn)過程中用于源極線的多晶硅層的生產(chǎn)步驟制造出來的)、在第一多晶硅層2的頂部形成的隔離物12 (隔離物12不覆蓋第一多晶硅層2的兩端的頂部) 、在隔離物12上形成的第二多晶硅層3(第二多晶硅層3不覆蓋第一多晶硅層2的兩端的頂部)。其中，第一多晶娃層2的暴露的兩端的表面形成有金屬娃化物，并且使第一多晶娃層2的未暴露的部分的表面未形成有金屬娃化物。優(yōu)選地，該第二多晶硅層3為存儲器MOS晶體管單元的柵極多晶硅層或者存儲器的字線多晶硅層。為了便于理解，圖I中示出了存儲器MOS晶體管單元的浮柵區(qū)域5，由此可以更方便地看出各個區(qū)域的相對位置情況。根據(jù)本發(fā)明第二實施例的多晶硅電阻器結(jié)構(gòu)的電阻器的寬度方向由定義浮柵光罩的圖形的總寬度減去兩側(cè)電阻器側(cè)壁的寬度決定；所述電阻器的長度方向由第二多晶硅層覆蓋的在金屬化工藝過程中未暴露出來的第一多晶硅層的長度決定。此外，需要說明的是，除非特別說明或者指出，否則說明書中的術(shù)語“第一”、“第二”、“第三”等描述僅僅用于區(qū)分說明書中的各個組件、元素、步驟等，而不是用于表示各個組件、元素、步驟之間的邏輯關(guān)系或者順序關(guān)系等?？梢岳斫獾氖牵m然本發(fā)明已以較佳實施例披露如上，然而上述實施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種多晶硅電阻器結(jié)構(gòu)制造方法，其特征在于包括 第一步驟，用于在硅片中形成隔離區(qū)； 第二步驟，用于在隔離區(qū)上形成第一多晶硅層以及第一多晶硅層的側(cè)壁； 第三步驟，用于在第一多晶硅層的頂部形成隔離物，其中隔離物不覆蓋第一多晶硅層的兩端的頂部； 第四步驟，用于在隔離物上形成第二多晶硅層，其中第二多晶硅層不覆蓋第一多晶硅層的兩端的頂部； 第五步驟，用于以第二多晶硅層為掩膜進(jìn)行離子注入，以便在第一多晶硅層的暴露的兩端的表面形成金屬娃化物，并且使第一多晶娃層的未暴露的部分的表面不形成金屬娃化物。
2.根據(jù)權(quán)利要求I所述的多晶硅電阻器結(jié)構(gòu)制造方法，其特征在于，所述第一多晶硅層是存儲器晶體管單元的源極線多晶硅層；其側(cè)壁是利用存儲器生產(chǎn)過程中用于隔離浮柵和源極線的側(cè)墻結(jié)構(gòu)的生產(chǎn)步驟制造出來的。
3.根據(jù)權(quán)利要求I所述的多晶硅電阻器結(jié)構(gòu)制造方法，其特征在于，所述第二多晶硅層是工藝步驟位于第一多晶硅層之后的由光罩定義其形狀的可用來阻擋金屬硅化物形成的層。
4.根據(jù)權(quán)利要求I或2所述的多晶硅電阻器結(jié)構(gòu)制造方法，其特征在于，所述第二多晶硅層是存儲器MOS晶體管單元的柵極多晶硅層。
5.根據(jù)權(quán)利要求I或2所述的多晶硅電阻器結(jié)構(gòu)制造方法，其特征在于，所述第二多晶硅層是存儲器的字線多晶硅層。
6.根據(jù)權(quán)利要求1-5之一所述的多晶硅電阻器結(jié)構(gòu)制造方法，其特征在于，所述電阻器的寬度方向由定義浮柵光罩的圖形的總寬度減去兩側(cè)電阻器側(cè)壁的寬度決定；所述電阻器的長度方向由第二多晶硅層覆蓋的在金屬化工藝過程中未暴露出來的第一多晶硅層的長度決定。
7.一種多晶硅電阻器結(jié)構(gòu)，其特征在于包括布置在硅片中的隔離區(qū)、在隔離區(qū)上形成的第一多晶硅層及其側(cè)壁、在第一多晶硅層的頂部形成的隔離物、以及在隔離物上形成的第二多晶硅層； 其中，隔離物不覆蓋第一多晶硅層的兩端的頂部，第二多晶硅層不覆蓋第一多晶硅層的兩端的頂部； 其中，第一多晶娃層的暴露的兩端的表面形成有金屬娃化物，并且使第一多晶娃層的未暴露的部分的表面未形成有金屬娃化物。
8.根據(jù)權(quán)利要求7所述的多晶硅電阻器結(jié)構(gòu)，其特征在于，所述第二多晶硅層是存儲器MOS晶體管單元的柵極多晶硅層或存儲器的字線多晶硅層。
9.根據(jù)權(quán)利要求7所述的多晶硅電阻器結(jié)構(gòu)，其特征在于，所述第一多晶硅層是存儲器晶體管單元的源極線多晶硅層。
10.根據(jù)權(quán)利要求7-9之一所述的多晶硅電阻器結(jié)構(gòu)，其特征在于，所述電阻器的寬度方向由定義浮柵光罩的圖形的總寬度減去兩側(cè)電阻器側(cè)壁的寬度決定；所述電阻器的長度方向由第二多晶硅層覆蓋的在金屬化工藝過程中未暴露出來的第一多晶硅層的長度決定。
全文摘要
本發(fā)明提供了一種多晶硅電阻器結(jié)構(gòu)及其制造方法。一種多晶硅電阻器結(jié)構(gòu)制造方法包括第一步驟，用于在硅片中形成隔離區(qū)；第二步驟，用于在隔離區(qū)上形成第一多晶硅層及其側(cè)壁；第三步驟，用于在第一多晶硅層的頂部形成隔離物，其中隔離物不覆蓋第一多晶硅層的兩端的頂部；第四步驟，用于在隔離物上形成第二多晶硅層，其中第二多晶硅層不覆蓋第一多晶硅層的兩端的頂部；第五步驟，用于以第二多晶硅層為掩膜進(jìn)行離子注入，以便在第一多晶硅層的暴露的兩端的表面形成金屬硅化物，并且使第一多晶硅層的未暴露的部分的表面不形成金屬硅化物。
文檔編號H01L23/64GK102969228SQ20121050757
公開日2013年3月13日 申請日期2012年11月30日 優(yōu)先權(quán)日2012年11月30日
發(fā)明者江紅 申請人:上海宏力半導(dǎo)體制造有限公司