高壓器件和低壓器件集成結(jié)構(gòu)和集成方法
【專利摘要】本發(fā)明公開了一種高壓器件和低壓器件集成結(jié)構(gòu)，高低壓器件集成在同一P型硅襯底上，在硅襯底中形成有和硅襯底相同面積的P型懸浮深阱，在硅襯底中的部分面積中形成有N型深阱，N型深阱位于P型懸浮深阱的頂部并相接觸。高壓器件的溝道區(qū)、漏區(qū)擴展區(qū)和隔離阱區(qū)都采用和低壓器件相同的N阱或P阱組成。在N型深阱之外的區(qū)域，P型懸浮深阱能夠?qū)ζ漤敳康腘阱進行隔離；N型深阱能夠?qū)ζ漤敳康腜阱進行隔離。本發(fā)明還公開了一種高壓器件和低壓器件集成方法。本發(fā)明能實現(xiàn)高低壓器件集成，不需要增加新的注入掩膜版、成本較低，能使低壓器件的參數(shù)保持不變，能減少低壓器件之間的隔離區(qū)的寬度、縮小器件面積，能改善整個電路的閂鎖效應(yīng)。
【專利說明】高壓器件和低壓器件集成結(jié)構(gòu)和集成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體集成電路制造領(lǐng)域，特別是涉及一種高壓器件和低壓器件集成結(jié)構(gòu)。本發(fā)明還涉及一種高壓器件和低壓器件集成方法。

【背景技術(shù)】
[0002]低壓器件為CMOS器件，包括NMOS管和PMOS管；如圖1所示，是現(xiàn)有低壓器件的結(jié)構(gòu)示意圖；在？型硅襯底101上形成有由阱區(qū)102，該阱區(qū)102作為溝道區(qū)，對于NMOS管，所述阱區(qū)102為P阱；對于PMOS管，所述阱區(qū)102為N阱。在所述硅襯底101上形成有場氧隔離結(jié)構(gòu)103，由所述場氧隔離結(jié)構(gòu)103隔離出有源區(qū)，所述場氧隔離結(jié)構(gòu)103為局部場氧(LOCOS)或淺溝槽場氧(STI)。所述溝道區(qū)102將一個有源區(qū)包覆，在溝道區(qū)102的表面依次形成有柵介質(zhì)層如柵氧化層和多晶硅柵104，被所述多晶硅柵104所覆蓋的所述溝道區(qū)102用于形成溝道。在所述多晶硅柵104兩側(cè)的所述溝道區(qū)102中形成有重摻雜的源漏區(qū)105，源漏區(qū)105分別和所述多晶硅柵104的兩側(cè)自對準。對于NMOS管，所述源漏區(qū)105為一 N+區(qū)；對于PMOS管，所述源漏區(qū)105為一 P+區(qū)。在所述多晶硅柵104的側(cè)面形成有側(cè)墻。如圖1所示的現(xiàn)有低壓器件在工作時會在所述源漏區(qū)105中的漏區(qū)加高電壓，器件的擊穿電壓(BV)主要受限于所述源漏區(qū)105和所述阱區(qū)102之間的結(jié)擊穿電壓。相鄰兩個低壓器件之間不僅通過所述場氧隔離結(jié)構(gòu)103隔離，還通過位于相鄰兩個低壓器件之間的阱區(qū)106隔離，所述阱區(qū)106的摻雜類型和所述阱區(qū)102的摻雜類型相反。
[0003]如圖2所示，是現(xiàn)有低壓器件的隔離結(jié)構(gòu)示意圖；圖2中省略了圖1中所示的柵極結(jié)構(gòu)。從圖2可以看出，以NMOS管為例，相鄰兩個低壓器件的N型溝道區(qū)102即N型阱區(qū)102之間包括有P型阱區(qū)106，N型阱區(qū)102和周圍的P型阱區(qū)106以及所述硅襯底101之間會形成PN結(jié)，圖2中的虛線為N型阱區(qū)102和周圍的P型阱區(qū)106以及所述硅襯底101之間的PN結(jié)的耗盡線。由于P型阱區(qū)106和N型阱區(qū)102的結(jié)深相當，故在P型阱區(qū)106的結(jié)深范圍內(nèi)，兩個相鄰的所述N型阱區(qū)102的耗盡線相隔的距離較大；但是在P型阱區(qū)106的底部，該底部的摻雜之間為所述硅襯底101的P型摻雜，摻雜濃度較淡，這樣在P型阱區(qū)106的底部的耗盡區(qū)的范圍較大，兩個相鄰的所述N型阱區(qū)102的耗盡線相隔的距離較小。當P型阱區(qū)106的底部的兩個相鄰的所述N型阱區(qū)102的耗盡線相連接使會使兩個相鄰的所述N型阱區(qū)102之間互相貫通，為了避免兩個相鄰的所述N型阱區(qū)102之間的貫通，需要將兩個相鄰的所述N型阱區(qū)102之間的場氧隔離結(jié)構(gòu)103a的寬度做大，這樣會使器件的面積過大。


【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是提供一種高壓器件和低壓器件集成結(jié)構(gòu)，能實現(xiàn)高低壓器件集成，不需要增加新的注入掩膜版、成本較低，能使低壓器件的參數(shù)保持不變，能減少低壓器件之間的隔離區(qū)的寬度、縮小器件面積，能改善整個電路的閂鎖效應(yīng)。為此，本發(fā)明還提供一種高壓器件和低壓器件集成方法。
[0005]為解決上述技術(shù)問題，本發(fā)明提供的高壓器件和低壓器件集成結(jié)構(gòu)的低壓器件為CMOS器件，所述CMOS器件包括NMOS管和PMOS管；高壓器件的擊穿電壓大于所述低壓器件的擊穿電壓。
[0006]所述低壓器件和所述高壓器件都形成于同一 P型硅襯底上，在所述硅襯底中形成有P型懸浮深阱，在橫向上所述P型懸浮深阱位于所述硅襯底的整個橫向區(qū)域內(nèi)，在縱向上所述P型懸浮深阱的頂部表面和所述硅襯底的頂部表面相隔一段距離。
[0007]在所述硅襯底中形成有N型深阱，在縱向上所述N型深阱位于所述P型懸浮深阱的頂部表面到所述硅襯底的頂部表面之間，在橫向上所述N型深阱位于所述硅襯底的部分橫向區(qū)域內(nèi)。
[0008]在所述N型深阱中以及所述N型深阱外的所述硅襯底中分別形成有N阱和P阱，所述N阱和所述P阱的底部都和所述P型懸浮深阱的頂部表面相隔一段距離。
[0009]在所述硅襯底中形成有場氧隔離結(jié)構(gòu)，由所述場氧隔離結(jié)構(gòu)隔離出有源區(qū)，所述N阱和所述P阱的深度大于所述場氧隔離結(jié)構(gòu)的深度。
[0010]所述NMOS管的溝道區(qū)由一個形成于所述N型深阱外的所述硅襯底中的所述P阱組成，所述NMOS管的溝道區(qū)的所述P阱包覆一個所述有源區(qū)。
[0011]所述PMOS管的溝道區(qū)由一個形成于所述N型深阱外的所述硅襯底中的所述N阱組成，所述PMOS管的溝道區(qū)的所述N阱包覆一個所述有源區(qū)，多個所述PMOS管的各相鄰的所述N阱之間由所述P阱進行隔離、多個所述PMOS管的各相鄰的所述N阱的底部由所述P型懸浮深阱進行隔離。
[0012]所述N型高壓器件的溝道區(qū)由一個形成于所述N型深阱外的所述硅襯底中的所述P阱組成，所述N型高壓器件包括兩個由所述N阱組成的源漏擴展區(qū)，所述N型高壓器件的兩個所述源漏擴展區(qū)對稱的分布在所述N型高壓器件的溝道區(qū)的兩側(cè)，所述N型高壓器件的溝道區(qū)和源漏擴展區(qū)位于同一個所述有源區(qū)中并將該有源區(qū)包覆；多個所述N型高壓器件的各相鄰的所述N阱之間由所述P阱進行隔離、多個所述N型高壓器件的各相鄰的所述N阱的底部由所述P型懸浮深阱進行隔離。
[0013]所述P型高壓器件的溝道區(qū)由一個形成于所述N型深阱中的所述N阱組成，所述P型高壓器件包括兩個由所述P阱組成的源漏擴展區(qū)，所述P型高壓器件的兩個所述源漏擴展區(qū)對稱的分布在所述P型高壓器件的溝道區(qū)的兩側(cè)，所述P型高壓器件的溝道區(qū)和源漏擴展區(qū)都位于同一個所述有源區(qū)中并將該有源區(qū)包覆；多個所述P型高壓器件的各相鄰的所述P阱之間由所述N阱進行隔離、多個所述P型高壓器件的各相鄰的所述P阱的底部由所述N型深阱進行隔離。
[0014]進一步的改進是，在所述NMOS管的溝道區(qū)的表面依次形成有第一柵介質(zhì)層和第一多晶硅柵，被所述第一多晶硅柵所述覆蓋的所述溝道區(qū)用于形成溝道，在所述第一多晶硅柵兩側(cè)的所述溝道區(qū)中形成有由N+區(qū)組成的第一源漏區(qū)，該兩個第一源漏區(qū)分別和所述第一多晶娃柵的一側(cè)自對準。
[0015]在所述PMOS管的溝道區(qū)的表面依次形成有第二柵介質(zhì)層和第二多晶硅柵，被所述第二多晶硅柵所述覆蓋的所述溝道區(qū)用于形成溝道，在所述第二多晶硅柵兩側(cè)的所述溝道區(qū)中形成有由P+區(qū)組成的第二源漏區(qū)，該兩個第二源漏區(qū)分別和所述第二多晶硅柵的一側(cè)自對準。
[0016]所述N型高壓器件的溝道區(qū)表面依次形成有第三柵介質(zhì)層和第三多晶硅柵，所述第三柵介質(zhì)層和所述第三多晶硅柵還分別延伸到所述N型高壓器件的溝道區(qū)兩側(cè)的所述源漏擴展區(qū)上方，在所述N型高壓器件的溝道區(qū)兩側(cè)的所述源漏擴展區(qū)分別形成有一個由N+區(qū)組成的第三源漏區(qū)，該兩個第三源漏區(qū)分別和所述第三多晶硅柵的一側(cè)相隔一段距離。
[0017]所述P型高壓器件的溝道區(qū)表面依次形成有第四柵介質(zhì)層和第四多晶硅柵，所述第四柵介質(zhì)層和所述第四多晶硅柵還分別延伸到所述P型高壓器件的溝道區(qū)兩側(cè)的所述源漏擴展區(qū)上方，在所述P型高壓器件的溝道區(qū)兩側(cè)的所述源漏擴展區(qū)分別形成有一個由P+區(qū)組成的第四源漏區(qū)，該兩個第四源漏區(qū)分別和所述第四多晶硅柵的一側(cè)相隔一段距離。
[0018]為解決上述技術(shù)問題，本發(fā)明提供的高壓器件和低壓器件集成方法包括如下步驟:
[0019]步驟一、在所述硅襯底上進行全面硼注入形成所述P型懸浮深阱。
[0020]步驟二、在所述硅襯底中形成所述場氧隔離結(jié)構(gòu)。
[0021]步驟三、在所述硅襯底上的選定區(qū)域進行N型離子注入形成所述N型深阱。
[0022]步驟四、采用離子注入工藝分別在所述N型深阱中以及所述N型深阱外的所述硅襯底中的選定區(qū)域形成所述N阱和所述P阱。
[0023]步驟五、在所述硅襯底表面依次形成柵介質(zhì)層和多晶硅柵，對所述柵介質(zhì)層和所述多晶硅柵進行光刻刻蝕分別形成所述第一柵介質(zhì)層和所述第一多晶硅柵、所述第二柵介質(zhì)層和所述第二多晶硅柵、所述第三柵介質(zhì)層和所述第三多晶硅柵、所述第四柵介質(zhì)層和所述第四多晶硅柵。
[0024]步驟六、進行N+區(qū)注入同時形成所述第一源漏區(qū)和所述第三源漏區(qū)；進行P+區(qū)注入同時形成所述第二源漏區(qū)和所述第四源漏區(qū)。
[0025]進一步的改進是，步驟一所述硼注入的能量為800Kev?3000Kev。
[0026]進一步的改進是，所述場氧隔離結(jié)構(gòu)為局部場氧，或者所述場氧隔離結(jié)構(gòu)為淺溝槽場氧。
[0027]本發(fā)明通過低壓器件的P阱和N阱來形成高壓器件的溝道區(qū)、源漏擴展區(qū)或隔離阱區(qū)，能實現(xiàn)高低壓器件集成，不需要增加新的注入掩膜版、成本較低；相對于現(xiàn)有技術(shù)，本發(fā)明能節(jié)省4至5塊掩膜版。
[0028]本發(fā)明通過P型懸浮深阱和N型深阱的設(shè)置，能夠從底部對高壓器件的阱區(qū)進行耗盡，從而能加強高壓器件的N阱或P阱的隔離。
[0029]本發(fā)明P型懸浮深阱不和P阱或N阱接觸，故能使低壓器件的參數(shù)保持不變；P型懸浮深阱能夠從底部對低壓器件的阱區(qū)進行耗盡，能減少低壓器件之間的隔離區(qū)的寬度、縮小器件面積。
[0030]本發(fā)明的P型懸浮深阱還能改善整個電路的閂鎖效應(yīng)。

【專利附圖】

【附圖說明】
[0031]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0032]圖1是現(xiàn)有低壓器件的結(jié)構(gòu)示意圖；
[0033]圖2是現(xiàn)有低壓器件的隔離結(jié)構(gòu)示意圖；
[0034]圖3是本發(fā)明實施例集成結(jié)構(gòu)的低壓器件的NMOS管的示意圖；
[0035]圖4是本發(fā)明實施例集成結(jié)構(gòu)的低壓器件的PMOS管的示意圖；
[0036]圖5是本發(fā)明實施例集成結(jié)構(gòu)的N型高壓器件的示意圖；
[0037]圖6是本發(fā)明實施例集成結(jié)構(gòu)的P型高壓器件的示意圖。

【具體實施方式】
[0038]如圖3所示，是本發(fā)明實施例集成結(jié)構(gòu)的低壓器件的NMOS管的示意圖；如圖4所示，是本發(fā)明實施例集成結(jié)構(gòu)的低壓器件的PMOS管的示意圖；如圖5所示，是本發(fā)明實施例集成結(jié)構(gòu)的N型高壓器件的示意圖；如圖6所示，是本發(fā)明實施例集成結(jié)構(gòu)的P型高壓器件的示意圖。本發(fā)明實施例高壓器件和低壓器件集成結(jié)構(gòu)的低壓器件為CMOS器件，所述CMOS器件包括NMOS管和PMOS管；高壓器件的擊穿電壓大于所述低壓器件的擊穿電壓。
[0039]所述低壓器件和所述高壓器件都形成于同一 P型硅襯底I上，在所述硅襯底I中形成有P型懸浮深阱2，在橫向上所述P型懸浮深阱2位于所述硅襯底I的整個橫向區(qū)域內(nèi)，在縱向上所述P型懸浮深阱2的頂部表面和所述硅襯底I的頂部表面相隔一段距離。
[0040]在所述硅襯底I中形成有N型深阱3，在縱向上所述N型深阱3位于所述P型懸浮深阱2的頂部表面到所述硅襯底I的頂部表面之間，在橫向上所述N型深阱3位于所述硅襯底I的部分橫向區(qū)域內(nèi)，如圖6中則顯示有所述N型深阱3，圖3、圖4和圖5中則沒有顯示有所述N型深阱3。
[0041]在所述N型深阱3中以及所述N型深阱3外的所述硅襯底I中分別形成有N阱5和P阱6，所述N阱5和所述P阱6的底部都和所述P型懸浮深阱2的頂部表面相隔一段距離。
[0042]在所述硅襯底I中形成有場氧隔離結(jié)構(gòu)4，由所述場氧隔離結(jié)構(gòu)4隔離出有源區(qū)，所述N阱5和所述P阱6的深度大于所述場氧隔離結(jié)構(gòu)4的深度。所述場氧隔離結(jié)構(gòu)4為局部場氧或淺溝槽場氧。
[0043]如圖3所示，所述NMOS管的溝道區(qū)由一個形成于所述N型深阱3外的所述硅襯底I中的所述P阱6組成，所述NMOS管的溝道區(qū)的所述P阱6包覆一個所述有源區(qū)。在所述NMOS管的溝道區(qū)的表面依次形成有第一柵介質(zhì)層和第一多晶娃柵7a,被所述第一多晶娃柵7a所述覆蓋的所述溝道區(qū)用于形成溝道，在所述第一多晶硅柵7a兩側(cè)的所述溝道區(qū)中形成有由N+區(qū)組成的第一源漏區(qū)8a，該兩個第一源漏區(qū)8a分別和所述第一多晶硅柵7a的一側(cè)自對準。
[0044]如圖4所示，所述PMOS管的溝道區(qū)由一個形成于所述N型深阱3外的所述硅襯底I中的所述N阱5組成，所述PMOS管的溝道區(qū)的所述N阱5包覆一個所述有源區(qū)，多個所述PMOS管的各相鄰的所述N阱5之間由所述P阱6進行隔離、多個所述PMOS管的各相鄰的所述N阱5的底部由所述P型懸浮深阱2進行隔離。在所述PMOS管的溝道區(qū)的表面依次形成有第二柵介質(zhì)層和第二多晶硅柵7b，被所述第二多晶硅柵7b所述覆蓋的所述溝道區(qū)用于形成溝道，在所述第二多晶硅柵7b兩側(cè)的所述溝道區(qū)中形成有由P+區(qū)組成的第二源漏區(qū)8b，該兩個第二源漏區(qū)Sb分別和所述第二多晶硅柵7b的一側(cè)自對準。
[0045]如圖5所示，所述N型高壓器件的溝道區(qū)由一個形成于所述N型深阱3外的所述硅襯底I中的所述P阱6組成，所述N型高壓器件包括兩個由所述N阱5組成的源漏擴展區(qū)，所述N型高壓器件的兩個所述源漏擴展區(qū)對稱的分布在所述N型高壓器件的溝道區(qū)的兩側(cè)，所述N型高壓器件的溝道區(qū)和源漏擴展區(qū)位于同一個所述有源區(qū)中并將該有源區(qū)包覆；多個所述N型高壓器件的各相鄰的所述N阱5之間由所述P阱6進行隔離、多個所述N型高壓器件的各相鄰的所述N阱5的底部由所述P型懸浮深阱2進行隔離。圖5中所示虛線為所述N阱5和周側(cè)的所述P阱6、所述硅襯底或所述P型懸浮深阱2形成的耗盡線，由于所述N阱5和所述P阱6的結(jié)深相當，可以看出在所述P阱6的結(jié)深范圍內(nèi)所述P阱6能夠?qū)λ鯪阱5進行良好的耗盡；而在所述P阱6的底部，由于增加了所述P型懸浮深阱2，所述P型懸浮深阱2能夠從底部實現(xiàn)對所述N阱5的耗盡，所以所述P型懸浮深阱2的存在會使相鄰兩個所述N阱5底部的耗盡線的寬度較大，加強了兩個相鄰的所述N阱5之間的隔離。
[0046]所述N型高壓器件的溝道區(qū)表面依次形成有第三柵介質(zhì)層和第三多晶硅柵7c，所述第三柵介質(zhì)層和所述第三多晶硅柵7c還分別延伸到所述N型高壓器件的溝道區(qū)兩側(cè)的所述源漏擴展區(qū)上方，在所述N型高壓器件的溝道區(qū)兩側(cè)的所述源漏擴展區(qū)分別形成有一個由N+區(qū)組成的第三源漏區(qū)Sc，該兩個第三源漏區(qū)Sc分別和所述第三多晶硅柵7c的一側(cè)相隔一段距離。
[0047]如圖6所示，所述P型高壓器件的溝道區(qū)由一個形成于所述N型深阱3中的所述N阱5組成，所述P型高壓器件包括兩個由所述P阱6組成的源漏擴展區(qū)，所述P型高壓器件的兩個所述源漏擴展區(qū)對稱的分布在所述P型高壓器件的溝道區(qū)的兩側(cè)，所述P型高壓器件的溝道區(qū)和源漏擴展區(qū)都位于同一個所述有源區(qū)中并將該有源區(qū)包覆；多個所述P型高壓器件的各相鄰的所述P阱6之間由所述N阱5進行隔離、多個所述P型高壓器件的各相鄰的所述P阱6的底部由所述N型深阱3進行隔離。圖6中，沒有畫出所述P阱6的耗盡線，但是同圖5的所述N阱5的耗盡線類似，所述N型深阱3的存在會使相鄰兩個所述P阱6底部的耗盡線的寬度較大，加強了兩個相鄰的所述P阱6之間的隔離。
[0048]所述P型高壓器件的溝道區(qū)表面依次形成有第四柵介質(zhì)層和第四多晶硅柵7d，所述第四柵介質(zhì)層和所述第四多晶硅柵7d還分別延伸到所述P型高壓器件的溝道區(qū)兩側(cè)的所述源漏擴展區(qū)上方，在所述P型高壓器件的溝道區(qū)兩側(cè)的所述源漏擴展區(qū)分別形成有一個由P+區(qū)組成的第四源漏區(qū)8d，該兩個第四源漏區(qū)8d分別和所述第四多晶硅柵7d的一側(cè)相隔一段距離。
[0049]由上可知，本發(fā)明實施例通過低壓器件的P阱6和N阱5來形成高壓器件的溝道區(qū)、源漏擴展區(qū)或隔離阱區(qū)，能實現(xiàn)高低壓器件集成，不需要增加新的注入掩膜版、成本較低；相對于現(xiàn)有技術(shù)，本發(fā)明實施例能節(jié)省4至5塊掩膜版。
[0050]本發(fā)明實施例通過P型懸浮深阱2和N型深阱3的設(shè)置，能夠從底部對高壓器件的阱區(qū)5或6進行耗盡，從而能加強高壓器件的N阱5或P阱6的隔離。
[0051]本發(fā)明實施例P型懸浮深阱2不和P阱6或N阱5接觸，故能使低壓器件的參數(shù)保持不變；P型懸浮深阱2能夠從底部對低壓器件的阱區(qū)5或6進行耗盡，能減少低壓器件之間的隔離區(qū)的寬度、縮小器件面積。
[0052]本發(fā)明實施例的P型懸浮深阱2還能改善整個電路的閂鎖效應(yīng)。
[0053]如圖3至圖6所示，本發(fā)明實施例高壓器件和低壓器件集成方法包括如下步驟:
[0054]步驟一、在所述硅襯底I上進行全面硼注入形成所述P型懸浮深阱2。所述硼注入的能量為800Kev?3000Kev。
[0055]步驟二、在所述硅襯底I中形成所述場氧隔離結(jié)構(gòu)4。所述場氧隔離結(jié)構(gòu)4為局部場氧，或者所述場氧隔離結(jié)構(gòu)4為淺溝槽場氧。
[0056]步驟三、在所述硅襯底I上的選定區(qū)域進行N型離子注入形成所述N型深阱3。
[0057]步驟四、采用離子注入工藝分別在所述N型深阱3中以及所述N型深阱3外的所述硅襯底I中的選定區(qū)域形成所述N阱5和所述P阱6。
[0058]步驟五、在所述硅襯底I表面依次形成柵介質(zhì)層和多晶硅柵，對所述柵介質(zhì)層和所述多晶硅柵進行光刻刻蝕分別形成所述第一柵介質(zhì)層和所述第一多晶硅柵7a、所述第二柵介質(zhì)層和所述第二多晶硅柵7b、所述第三柵介質(zhì)層和所述第三多晶硅柵7c、所述第四柵介質(zhì)層和所述第四多晶硅柵7d。
[0059]步驟六、進行N+區(qū)注入同時形成所述第一源漏區(qū)8a和所述第三源漏區(qū)Sc ;進行P+區(qū)注入同時形成所述第二源漏區(qū)8b和所述第四源漏區(qū)8d。
[0060]以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng)視為本發(fā)明的保護范圍。
【權(quán)利要求】
1.一種高壓器件和低壓器件集成結(jié)構(gòu)，其特征在于:低壓器件為CMOS器件，所述CMOS器件包括NMOS管和PMOS管；高壓器件的擊穿電壓大于所述低壓器件的擊穿電壓； 所述低壓器件和所述高壓器件都形成于同一 P型硅襯底上，在所述硅襯底中形成有P型懸浮深阱，在橫向上所述P型懸浮深阱位于所述硅襯底的整個橫向區(qū)域內(nèi)，在縱向上所述P型懸浮深阱的頂部表面和所述硅襯底的頂部表面相隔一段距離； 在所述硅襯底中形成有N型深阱，在縱向上所述N型深阱位于所述P型懸浮深阱的頂部表面到所述硅襯底的頂部表面之間，在橫向上所述N型深阱位于所述硅襯底的部分橫向區(qū)域內(nèi)； 在所述N型深阱中以及所述N型深阱外的所述硅襯底中分別形成有N阱和P阱，所述N阱和所述P阱的底部都和所述P型懸浮深阱的頂部表面相隔一段距離； 在所述硅襯底中形成有場氧隔離結(jié)構(gòu)，由所述場氧隔離結(jié)構(gòu)隔離出有源區(qū)，所述N阱和所述P阱的深度大于所述場氧隔離結(jié)構(gòu)的深度； 所述NMOS管的溝道區(qū)由一個形成于所述N型深阱外的所述硅襯底中的所述P阱組成，所述NMOS管的溝道區(qū)的所述P阱包覆一個所述有源區(qū)； 所述PMOS管的溝道區(qū)由一個形成于所述N型深阱外的所述硅襯底中的所述N阱組成，所述PMOS管的溝道區(qū)的所述N阱包覆一個所述有源區(qū)，多個所述PMOS管的各相鄰的所述N阱之間由所述P阱進行隔離、多個所述PMOS管的各相鄰的所述N阱的底部由所述P型懸浮深阱進行隔離； 所述N型高壓器件的溝道區(qū)由一個形成于所述N型深阱外的所述硅襯底中的所述P阱組成，所述N型高壓器件包括兩個由所述N阱組成的源漏擴展區(qū)，所述N型高壓器件的兩個所述源漏擴展區(qū)對稱的分布在所述N型高壓器件的溝道區(qū)的兩側(cè)，所述N型高壓器件的溝道區(qū)和源漏擴展區(qū)位于同一個所述有源區(qū)中并將該有源區(qū)包覆；多個所述N型高壓器件的各相鄰的所述N阱之間由所述P阱進行隔離、多個所述N型高壓器件的各相鄰的所述N阱的底部由所述P型懸浮深阱進行隔離； 所述P型高壓器件的溝道區(qū)由一個形成于所述N型深阱中的所述N阱組成，所述P型高壓器件包括兩個由所述P阱組成的源漏擴展區(qū)，所述P型高壓器件的兩個所述源漏擴展區(qū)對稱的分布在所述P型高壓器件的溝道區(qū)的兩側(cè)，所述P型高壓器件的溝道區(qū)和源漏擴展區(qū)都位于同一個所述有源區(qū)中并將該有源區(qū)包覆；多個所述P型高壓器件的各相鄰的所述P阱之間由所述N阱進行隔離、多個所述P型高壓器件的各相鄰的所述P阱的底部由所述N型深阱進行隔離。
2.如權(quán)利要求1所述的高壓器件和低壓器件集成結(jié)構(gòu)，其特征在于: 在所述NMOS管的溝道區(qū)的表面依次形成有第一柵介質(zhì)層和第一多晶硅柵，被所述第一多晶硅柵所述覆蓋的所述溝道區(qū)用于形成溝道，在所述第一多晶硅柵兩側(cè)的所述溝道區(qū)中形成有由N+區(qū)組成的第一源漏區(qū)，該兩個第一源漏區(qū)分別和所述第一多晶硅柵的一側(cè)自對準； 在所述PMOS管的溝道區(qū)的表面依次形成有第二柵介質(zhì)層和第二多晶硅柵，被所述第二多晶硅柵所述覆蓋的所述溝道區(qū)用于形成溝道，在所述第二多晶硅柵兩側(cè)的所述溝道區(qū)中形成有由P+區(qū)組成的第二源漏區(qū)，該兩個第二源漏區(qū)分別和所述第二多晶硅柵的一側(cè)自對準； 所述N型高壓器件的溝道區(qū)表面依次形成有第三柵介質(zhì)層和第三多晶硅柵，所述第三柵介質(zhì)層和所述第三多晶硅柵還分別延伸到所述N型高壓器件的溝道區(qū)兩側(cè)的所述源漏擴展區(qū)上方，在所述N型高壓器件的溝道區(qū)兩側(cè)的所述源漏擴展區(qū)分別形成有一個由N+區(qū)組成的第三源漏區(qū)，該兩個第三源漏區(qū)分別和所述第三多晶硅柵的一側(cè)相隔一段距離； 所述P型高壓器件的溝道區(qū)表面依次形成有第四柵介質(zhì)層和第四多晶硅柵，所述第四柵介質(zhì)層和所述第四多晶硅柵還分別延伸到所述P型高壓器件的溝道區(qū)兩側(cè)的所述源漏擴展區(qū)上方，在所述P型高壓器件的溝道區(qū)兩側(cè)的所述源漏擴展區(qū)分別形成有一個由P+區(qū)組成的第四源漏區(qū)，該兩個第四源漏區(qū)分別和所述第四多晶硅柵的一側(cè)相隔一段距離。
3.一種集成如權(quán)利要求1所述的高壓器件和低壓器件集成結(jié)構(gòu)的方法，其特征在于，包括如下步驟: 步驟一、在所述硅襯底上進行全面硼注入形成所述P型懸浮深阱； 步驟二、在所述硅襯底中形成所述場氧隔離結(jié)構(gòu)； 步驟三、在所述硅襯底上的選定區(qū)域進行N型離子注入形成所述N型深阱； 步驟四、采用離子注入工藝分別在所述N型深阱中以及所述N型深阱外的所述硅襯底中的選定區(qū)域形成所述N阱和所述P阱； 步驟五、在所述硅襯底表面依次形成柵介質(zhì)層和多晶硅柵，對所述柵介質(zhì)層和所述多晶硅柵進行光刻刻蝕分別形成所述第一柵介質(zhì)層和所述第一多晶硅柵、所述第二柵介質(zhì)層和所述第二多晶硅柵、所述第三柵介質(zhì)層和所述第三多晶硅柵、所述第四柵介質(zhì)層和所述第四多晶硅柵； 步驟六、進行N+區(qū)注入同時形成所述第一源漏區(qū)和所述第三源漏區(qū)；進行P+區(qū)注入同時形成所述第二源漏區(qū)和所述第四源漏區(qū)。
4.如權(quán)利要求3所述的方法，其特征在于:步驟一所述硼注入的能量為SOOKev?3000Kevo
5.如權(quán)利要求3所述的方法，其特征在于:所述場氧隔離結(jié)構(gòu)為局部場氧，或者所述場氧隔離結(jié)構(gòu)為淺溝槽場氧。
【文檔編號】H01L29/06GK104425489SQ201310365045
【公開日】2015年3月18日 申請日期:2013年8月20日 優(yōu)先權(quán)日:2013年8月20日
【發(fā)明者】郭振強, 陳瑜, 邢超 申請人:上海華虹宏力半導體制造有限公司