本申請(qǐng)要求2015年10月20日提交的第10-2015-0145911號(hào)、發(fā)明名稱(chēng)為“電子設(shè)備及其制造方法”的韓國(guó)專(zhuān)利申請(qǐng)的優(yōu)先權(quán)，其通過(guò)引用整體合并于此。

技術(shù)領(lǐng)域

本專(zhuān)利文件涉及存儲(chǔ)電路或器件以及它們?cè)陔娮釉O(shè)備或系統(tǒng)中的應(yīng)用。

背景技術(shù)：

近來(lái)，隨著電子電器朝著微型化、低功耗、高性能、多功能等的發(fā)展，本領(lǐng)域已需要能夠在諸如計(jì)算機(jī)、便攜式通信設(shè)備等的各種電子電器中儲(chǔ)存信息的半導(dǎo)體器件，且已經(jīng)半導(dǎo)體器件開(kāi)展了研發(fā)。這種半導(dǎo)體器件包括可以根據(jù)施加的電壓或電流在不同的電阻狀態(tài)之間切換的特性來(lái)儲(chǔ)存數(shù)據(jù)的半導(dǎo)體器件，例如，RRAM(電阻式隨機(jī)存取存儲(chǔ)器)、PRAM(相變隨機(jī)存取存儲(chǔ)器)、FRAM(鐵電隨機(jī)存取存儲(chǔ)器)、MRAM(磁隨機(jī)存取存儲(chǔ)器)、電子熔絲等。

技術(shù)實(shí)現(xiàn)要素：

本專(zhuān)利文件中的公開(kāi)技術(shù)包括存儲(chǔ)電路或器件、它們?cè)陔娮釉O(shè)備或系統(tǒng)中的應(yīng)用以及電子設(shè)備的各種實(shí)施方式，其中，半導(dǎo)體存儲(chǔ)器的操作特性和可靠性可以得到改善。

在實(shí)施方式中，提供了一種包括半導(dǎo)體存儲(chǔ)器的電子設(shè)備，其中，半導(dǎo)體存儲(chǔ)器包括：多個(gè)第一線(xiàn)，沿著第一方向延伸；多個(gè)第二線(xiàn)，沿著與第一方向交叉的第二方向延伸；多個(gè)可變電阻元件，設(shè)置在第一線(xiàn)與第二線(xiàn)之間且位于第一線(xiàn)和第二線(xiàn)的交叉處；以及插塞，連接到每個(gè)第一線(xiàn)的第一部分，其中，插塞包括導(dǎo)電層和具有比導(dǎo)電層的電阻值高的電阻值的材料層。

上述電子設(shè)備的實(shí)施方式可以包括以下實(shí)施方式中的一種或更多種。

材料層包括電介質(zhì)材料或半導(dǎo)體材料。材料層對(duì)半導(dǎo)體存儲(chǔ)器的操作電流表現(xiàn)出類(lèi)歐姆特征。材料層在半導(dǎo)體存儲(chǔ)器的操作電流下不分解。在用于將數(shù)據(jù)儲(chǔ)存在可變電阻元件中的寫(xiě)入操作中，插塞被用作電流路徑。半導(dǎo)體存儲(chǔ)器還包括與每個(gè)第一線(xiàn)的第二部分連接的導(dǎo)電插塞，第二部分與第一部分分開(kāi)。在用于將數(shù)據(jù)儲(chǔ)存在可變電阻元件中的寫(xiě)入操作中，插塞被用作電流路徑，以及在用于讀取儲(chǔ)存在可變電阻元件中的數(shù)據(jù)的讀取操作中，導(dǎo)電插塞被用作電流路徑。插塞和導(dǎo)電插塞設(shè)置在第一方向上，所述多個(gè)可變電阻元件設(shè)置在插塞與導(dǎo)電插塞之間。插塞和導(dǎo)電插塞相對(duì)于在第一方向上設(shè)置在插塞與導(dǎo)電插塞之間的可變電阻元件和第二線(xiàn)而彼此相對(duì)地設(shè)置，插塞和導(dǎo)電插塞在第一線(xiàn)、可變電阻元件和第二線(xiàn)層疊所沿的第三方向上具有基本相同的厚度。導(dǎo)電層的側(cè)壁與材料層的側(cè)壁對(duì)準(zhǔn)。導(dǎo)電層包括第一導(dǎo)電層和第二導(dǎo)電層，材料層設(shè)置在第一導(dǎo)電層與第二導(dǎo)電層之間。材料層還沿著第二導(dǎo)電層的側(cè)壁延伸。材料層位于插塞的一端或兩端。所述多個(gè)第二線(xiàn)被劃分為第一組和第二組；電子設(shè)備包括第一區(qū)塊區(qū)域和第二區(qū)塊區(qū)域，第一區(qū)塊區(qū)域包括位于所述多個(gè)第一線(xiàn)與第一組的第二線(xiàn)的交叉處的可變電阻元件，第二區(qū)塊區(qū)域包括位于所述多個(gè)第一線(xiàn)與第二組的第二線(xiàn)的交叉處的可變電阻元件；以及插塞位于第一區(qū)塊區(qū)域與第二區(qū)塊區(qū)域之間的第一區(qū)域中，或者位于與第一區(qū)塊區(qū)域和第二區(qū)塊區(qū)域的兩側(cè)相對(duì)應(yīng)的第二區(qū)域中。半導(dǎo)體存儲(chǔ)器還包括連接到每個(gè)第一線(xiàn)的第二部分的導(dǎo)電插塞；以及如果插塞位于第一區(qū)域和第二區(qū)域中的一個(gè)中，則導(dǎo)電插塞位于第一區(qū)域和第二區(qū)域中的另一個(gè)中。

電子設(shè)備還可以包括微處理器，微處理器包括：控制單元，被配置成從微處理器的外部接收包括命令的信號(hào)，以及執(zhí)行對(duì)命令的提取、解碼或者對(duì)微處理器的信號(hào)的輸入或輸出的控制；操作單元，被配置成基于控制單元解碼命令的結(jié)果來(lái)執(zhí)行操作；以及存儲(chǔ)單元，被配置成儲(chǔ)存用于執(zhí)行操作的數(shù)據(jù)、與執(zhí)行操作的結(jié)果相對(duì)應(yīng)的數(shù)據(jù)或者被執(zhí)行操作的數(shù)據(jù)的地址，其中，半導(dǎo)體存儲(chǔ)器是微處理器中的存儲(chǔ)單元的部件。

電子設(shè)備還可以包括處理器，處理器包括：核心單元，被配置成基于從處理器的外部輸入的命令來(lái)利用數(shù)據(jù)執(zhí)行與命令相對(duì)應(yīng)的操作；高速緩存存儲(chǔ)單元，被配置成儲(chǔ)存用于執(zhí)行操作的數(shù)據(jù)、與執(zhí)行操作的結(jié)果相對(duì)應(yīng)的數(shù)據(jù)或者被執(zhí)行操作的數(shù)據(jù)的地址；以及總線(xiàn)接口，連接在核心單元與高速緩存存儲(chǔ)單元之間，以及被配置成在核心單元與高速緩存存儲(chǔ)單元之間傳輸數(shù)據(jù)，其中，半導(dǎo)體存儲(chǔ)器是處理器中的高速緩存存儲(chǔ)單元的部件。

電子設(shè)備還可以包括處理系統(tǒng)，處理系統(tǒng)包括：處理器，被配置成將處理器接收的命令解碼以及基于將命令解碼的結(jié)果來(lái)控制針對(duì)信息的操作；輔助存儲(chǔ)器件，被配置成儲(chǔ)存用于將命令解碼的程序和信息；主存儲(chǔ)器件，被配置成調(diào)用和儲(chǔ)存來(lái)自輔助存儲(chǔ)器件的程序和信息，使得處理器可以在執(zhí)行程序時(shí)利用程序和信息來(lái)執(zhí)行操作；以及接口設(shè)備，被配置成執(zhí)行處理器、輔助存儲(chǔ)器件和主存儲(chǔ)器件中的至少一個(gè)與外部之間的通信，其中，半導(dǎo)體存儲(chǔ)器是處理系統(tǒng)中的輔助存儲(chǔ)器件或主存儲(chǔ)器件的部件。

電子設(shè)備還可以包括數(shù)據(jù)儲(chǔ)存系統(tǒng)，數(shù)據(jù)儲(chǔ)存系統(tǒng)包括：儲(chǔ)存設(shè)備，被配置成儲(chǔ)存數(shù)據(jù)以及不管電源如何都保存儲(chǔ)存的數(shù)據(jù)；控制器，被配置成根據(jù)從外部輸入的命令來(lái)控制數(shù)據(jù)向儲(chǔ)存設(shè)備的輸入和數(shù)據(jù)從儲(chǔ)存設(shè)備的輸出；暫時(shí)儲(chǔ)存設(shè)備，被配置成暫時(shí)儲(chǔ)存在儲(chǔ)存設(shè)備與外部之間交換的數(shù)據(jù)；以及接口，被配置成執(zhí)行儲(chǔ)存設(shè)備、控制器和暫時(shí)儲(chǔ)存設(shè)備中的至少一個(gè)與外部之間的通信，其中，半導(dǎo)體存儲(chǔ)器是數(shù)據(jù)儲(chǔ)存系統(tǒng)中的儲(chǔ)存設(shè)備或暫時(shí)儲(chǔ)存設(shè)備的部件。

電子設(shè)備還可以包括存儲(chǔ)系統(tǒng)，存儲(chǔ)系統(tǒng)包括：存儲(chǔ)器，被配置成儲(chǔ)存數(shù)據(jù)以及不管電源如何都保存儲(chǔ)存的數(shù)據(jù)；存儲(chǔ)器控制器，被配置成根據(jù)從外部輸入的命令來(lái)控制數(shù)據(jù)向存儲(chǔ)器的輸入和數(shù)據(jù)從存儲(chǔ)器的輸出；緩沖存儲(chǔ)器，被配置成緩沖存儲(chǔ)器與外部之間交換的數(shù)據(jù)；以及接口，被配置成執(zhí)行存儲(chǔ)器、存儲(chǔ)器控制器和緩沖存儲(chǔ)器中的至少一個(gè)與外部之間的通信，其中，半導(dǎo)體存儲(chǔ)器是存儲(chǔ)系統(tǒng)中的存儲(chǔ)器或緩沖存儲(chǔ)器的部件。

在實(shí)施方式中，一種制造包括半導(dǎo)體存儲(chǔ)器的電子設(shè)備的方法包括：在襯底之上形成插塞，插塞包括導(dǎo)電層和具有比導(dǎo)電層的電阻值高的電阻值的材料層；在插塞之上形成第一線(xiàn)，第一線(xiàn)沿著第一方向延伸；在第一線(xiàn)之上形成可變電阻元件；以及在可變電阻元件之上形成第二線(xiàn)，第二線(xiàn)沿著與第一方向交叉的第二方向延伸。

上述方法的實(shí)施方式可以包括以下實(shí)施方式中的一種或更多種。

材料層包括電介質(zhì)材料或半導(dǎo)體材料。形成插塞包括：在襯底之上形成層間絕緣層；刻蝕層間絕緣層以形成穿通層間絕緣層的孔；形成填充孔的下部的導(dǎo)電層；以及形成填充其中形成有導(dǎo)電層的孔的其余部分的至少一部分的材料層。材料層填充孔的其余部分的所述部分，形成插塞還包括：在形成材料層之后，形成完全填充孔的其余部分的另外的導(dǎo)電層。材料層沿著其中形成有導(dǎo)電層的孔的其余部分的側(cè)壁和底表面形成，另外的導(dǎo)電層的側(cè)壁和底表面被材料層包圍。形成插塞包括：在襯底之上形成層間絕緣層；刻蝕層間絕緣層以形成穿通層間絕緣層的孔；形成填充孔的下部的材料層；以及形成填充孔的其余部分的導(dǎo)電層。所述方法還包括在襯底之上形成與第一線(xiàn)連接的導(dǎo)電插塞。形成插塞和導(dǎo)電插塞包括：在襯底之上形成層間絕緣層；選擇性地刻蝕層間絕緣層，以形成第一孔和第二孔，第一孔提供其中要形成插塞的區(qū)域，第二孔提供其中要形成導(dǎo)電插塞的區(qū)域；用導(dǎo)電材料填充第一孔和第二孔；形成具有暴露出第一孔的開(kāi)口的掩模圖案；去除第一孔中的導(dǎo)電材料的部分；以及形成將導(dǎo)電材料被去除的第一孔的部分的至少一部分填充的材料層。開(kāi)口具有比第一孔的寬度大的寬度。所述方法還包括：形成布置在第二方向上的多個(gè)第一孔，其中，暴露出所述多個(gè)第一孔的多個(gè)開(kāi)口每個(gè)都具有在第二方向上延伸的線(xiàn)形。插塞和導(dǎo)電插塞設(shè)置在第一方向上，可變電阻元件設(shè)置在插塞與導(dǎo)電插塞之間。

在附圖、說(shuō)明書(shū)和權(quán)利要求中更詳細(xì)地描述這些和其他方面、實(shí)施方式和相關(guān)優(yōu)點(diǎn)。

附圖說(shuō)明

圖1A是說(shuō)明第一比較例的可變電阻元件的截面圖。

圖1B是解釋圖1A中所示的可變電阻元件的操作方法的曲線(xiàn)圖。

圖2A是說(shuō)明第二比較例的可變電阻元件的截面圖。

圖2B是解釋圖2A中所示的可變電阻元件的操作方法的曲線(xiàn)圖。

圖3A是說(shuō)明根據(jù)所公開(kāi)技術(shù)的實(shí)施方式的半導(dǎo)體器件的俯視平面圖。

圖3B是沿著圖3A的線(xiàn)A-A'截取的截面圖。

圖4A是說(shuō)明根據(jù)所公開(kāi)技術(shù)的另一個(gè)實(shí)施方式的半導(dǎo)體器件的俯視平面圖。

圖4B是沿著圖4A的線(xiàn)B-B'截取的截面圖。

圖4C至4D是示出圖4A和4B中所示的半導(dǎo)體器件的制造方法的截面圖。

圖5是示出根據(jù)實(shí)施方式的包括電阻元件的插塞的截面圖。

圖6是示出根據(jù)另一個(gè)實(shí)施方式的包括電阻元件的插塞的截面圖。

圖7是說(shuō)明根據(jù)所公開(kāi)技術(shù)的另一個(gè)實(shí)施方式的半導(dǎo)體器件的俯視平面圖。

圖8是基于所公開(kāi)技術(shù)的實(shí)施存儲(chǔ)電路的微處理器的配置圖的示例。

圖9是基于所公開(kāi)技術(shù)的實(shí)施存儲(chǔ)電路的處理器的配置圖的示例。

圖10是基于所公開(kāi)技術(shù)的實(shí)施存儲(chǔ)電路的系統(tǒng)的配置圖的示例。

圖11是基所于公開(kāi)技術(shù)的實(shí)施存儲(chǔ)電路的數(shù)據(jù)儲(chǔ)存系統(tǒng)的配置圖的示例。

圖12是基于所公開(kāi)技術(shù)的實(shí)施存儲(chǔ)電路的存儲(chǔ)系統(tǒng)的配置圖的示例。

具體實(shí)施方式

下文參照附圖詳細(xì)描述所公開(kāi)技術(shù)的各個(gè)示例和實(shí)施方式。

附圖可以無(wú)需按比例繪制，且在某些情況中，附圖中的至少一些結(jié)構(gòu)的比例可以放大，以便清楚地圖示所描述的示例或?qū)嵤┓绞降哪承┨卣?。在附圖或描述中呈現(xiàn)具有多層結(jié)構(gòu)中的兩層或更多層的具體示例中，所示的這些層的相對(duì)位置關(guān)系或布置層的順序反映出描述或圖示的示例的特定實(shí)施方式，不同的相對(duì)位置關(guān)系或布置層的順序是可能的。此外，描述或圖示的多層結(jié)構(gòu)的示例可以不反映出在特定多層結(jié)構(gòu)中存在的所有層(例如，一個(gè)或更多個(gè)另外的層可以存在于兩個(gè)圖示的層之間)。作為具體的示例，當(dāng)描述或圖示的多層結(jié)構(gòu)中的第一層被稱(chēng)為“在”第二層“上”或“之上”或者“在”襯底“上”或“之上”時(shí)，第一層可以直接形成在第二層或襯底上，但是還可以表示在第一層與第二層之間或在第一層與襯底之間可以存在一個(gè)或更多個(gè)其他中間層的結(jié)構(gòu)。

在描述所公開(kāi)技術(shù)的實(shí)施方式之前，將描述比較例的可變電阻元件和操作該可變電阻元件的方法。

圖1A是說(shuō)明第一比較例的可變電阻元件的截面圖，圖1B是解釋圖1A中所示的可變電阻元件的操作方法的曲線(xiàn)圖。

參見(jiàn)圖1A，第一比較例的可變電阻元件包括第一電極11、與第一電極11分隔開(kāi)的第二電極14、設(shè)置在第一電極11與第二電極14之間的可變電阻層12以及設(shè)置在可變電阻層12與第二電極14之間的選擇元件層13。

這里，第一電極11和第二電極14位于可變電阻元件的兩端(例如，相對(duì)端)，并且可以提供電壓或電流到可變電阻元件。第一電極11和第二電極14可以由諸如金屬、金屬氮化物和它們的組合的各種導(dǎo)電材料中的任何導(dǎo)電材料形成。

可變電阻層12可以具有根據(jù)經(jīng)由第一電極11和第二電極14提供的電壓或電流而在不同的電阻狀態(tài)之間切換的可變電阻特性。可變電阻層12可以包括單層結(jié)構(gòu)或多層結(jié)構(gòu)，該單層結(jié)構(gòu)或多層結(jié)構(gòu)包括在RRAM、PRAM、FRAM、MRAM等中使用的各種材料中的任何材料。所述各種材料可以包括諸如過(guò)渡金屬氧化物或基于鈣鈦礦的材料的金屬氧化物、諸如基于硫族化合物的材料的相變材料、鐵電材料和鐵磁材料等?？梢愿鶕?jù)是否在可變電阻層12產(chǎn)生導(dǎo)電路徑或者是否從可變電阻層12去除導(dǎo)電路徑，來(lái)改變可變電阻層12的電阻狀態(tài)。具體地，如果在可變電阻層12中產(chǎn)生穿過(guò)可變電阻層12的導(dǎo)電路徑，則可變電阻層12可以具有低電阻狀態(tài)。如果從可變電阻層12去除導(dǎo)電路徑，則可變電阻層12可以具有高電阻狀態(tài)。例如，如果可變電阻層12由包含大量氧空位的金屬氧化物形成時(shí)，可以通過(guò)氧空位的移動(dòng)來(lái)產(chǎn)生或去除導(dǎo)電路徑。然而，實(shí)施方式不限于此，可以基于可變電阻層12的種類(lèi)、結(jié)構(gòu)或操作特性來(lái)以各種方式形成導(dǎo)電路徑。

選擇元件層13可以連接到可變電阻層12的一端，以便控制對(duì)可變電阻層12的訪(fǎng)問(wèn)。選擇元件層13可以具有閾值開(kāi)關(guān)特性。因此，當(dāng)經(jīng)由第一電極12和第二電極14提供的電壓或電流的大小低于特定的臨界值時(shí)，選擇元件層13可以阻斷電流流到可變電阻層12，以及當(dāng)提供的電壓或電流的大小超過(guò)特定的臨界值時(shí)，選擇元件層13可以使電流通過(guò)，因而通過(guò)的電流與提供的電壓或電流的大小成正比地快速增加。選擇元件層13可以包括具有相對(duì)寬的能帶隙的隧穿電介質(zhì)層。隧穿電介質(zhì)層可以包括用作二極管的材料、諸如基于硫族化合物的材料的雙向閾值開(kāi)關(guān)(OST)材料、諸如含金屬的基于硫族化合物的材料的混合離子電子傳導(dǎo)(MIEC)材料、或者諸如NbO₂或VO₂、SiO₂、Al₂O₃等的金屬絕緣體過(guò)渡材料。

在圖1A所示的第一比較例中，選擇元件層13設(shè)置在可變電阻層12與第二電極14之間，但是它也可以設(shè)置在可變電阻層12與第一電極11之間。替換地，選擇元件層13可以設(shè)置在可變電阻層12與第一電極11之間，或者可以省略選擇元件層13。

在圖1B中示出了圖1A中所示的可變電阻元件的電流-電壓曲線(xiàn)。

參見(jiàn)圖1B，可變電阻元件初始在高電阻狀態(tài)(HRS)。當(dāng)施加的電壓達(dá)到具有第一極性的電壓(例如，具有一定大小的正電壓)時(shí)，可以執(zhí)行設(shè)置操作，使得可變電阻元件的電阻狀態(tài)從高電阻狀態(tài)(HRS)改變?yōu)榈碗娮锠顟B(tài)(LRS)。導(dǎo)致設(shè)置操作的所施加的電壓在下文將稱(chēng)為“設(shè)置電壓(Vset)”。

即使施加的電壓的電平減小，可變電阻元件的低電阻狀態(tài)(LRS)也被保持。當(dāng)施加的電壓達(dá)到具有第二極性的電壓(例如，具有特定大小的負(fù)電壓)時(shí)，可以執(zhí)行復(fù)位操作，使得可變電阻元件的電阻狀態(tài)再次改變到高電阻狀態(tài)(HRS)。在下文，導(dǎo)致復(fù)位操作的所施加的電壓將稱(chēng)為“復(fù)位電壓(Vreset)”。

以此方式，可變電阻元件可以反復(fù)地在高電阻狀態(tài)(HRS)與低電阻狀態(tài)(LRS)之間切換。因此，可變電阻元件可以用作根據(jù)電阻狀態(tài)儲(chǔ)存不同數(shù)據(jù)的非易失性存儲(chǔ)單元，且即使在施加的電能消失時(shí)也保持儲(chǔ)存的數(shù)據(jù)。在儲(chǔ)存在可變電阻元件中的數(shù)據(jù)被讀出的讀取操作中，可以施加處于設(shè)置電壓(Vset)與復(fù)位電壓(Vreset)之間的讀取電壓(Vread)到可變電阻元件。因?yàn)樽x取操作中的可變電阻元件的電阻狀態(tài)已經(jīng)由讀取操作之前執(zhí)行的先前的寫(xiě)入操作來(lái)確定，因此當(dāng)施加讀取電壓Vread到可變電阻元件時(shí)，可以基于在先前的寫(xiě)入操作中確定的電阻狀態(tài)來(lái)從可變電阻元件讀出不同的數(shù)據(jù)。

同時(shí)，對(duì)可變電阻元件初始執(zhí)行的設(shè)置操作可以稱(chēng)為形成操作。形成操作中使用的形成電壓(Vforming)可以比設(shè)置電壓(Vset)高。這是因?yàn)橛糜谠诳勺冸娮鑼?2中形成初始的導(dǎo)電路徑的操作可以需要比在后續(xù)設(shè)置操作中形成導(dǎo)電路徑的電壓高的電壓。在形成操作之后執(zhí)行的設(shè)置操作和復(fù)位操作中分別使用的設(shè)置電壓(Vset)和復(fù)位電壓(Vreset)中的每個(gè)可以保持在基本恒定的電平。

然而，上述第一比較例的可變電阻元件具有的問(wèn)題在于，在諸如形成操作和/或設(shè)置操作(其中可變電阻元件的電阻狀態(tài)從高電阻狀態(tài)(HRS)改變?yōu)榈碗娮锠顟B(tài)(LRS))(見(jiàn)圖1B中的①)的操作中發(fā)生高的過(guò)沖電流(overshooting current)。過(guò)沖電流的大小可以比遵循電流(CC，compliance current)大很多。這種過(guò)沖電流可以增加可變電阻層12中產(chǎn)生的導(dǎo)電路徑的尺寸，導(dǎo)致可變電阻元件的截止電流(off current)增加。當(dāng)可變電阻元件的截止電流增加時(shí)，經(jīng)由可變電阻元件的電流泄漏可以增加，數(shù)據(jù)讀取裕度可以由于導(dǎo)通電流(on current)與截止電流之間的差而增加。

圖2A是說(shuō)明第二比較例的可變電阻元件的截面圖，圖2B是說(shuō)明圖2A中所示的可變電阻元件的操作方法的曲線(xiàn)圖。提供第二比較例以說(shuō)明第一比較例的問(wèn)題的潛在解決方法。在以下圖2A和2B的描述中，將省略與第一比較例的部件基本相同的部件的詳細(xì)描述。

參見(jiàn)圖2A，第二比較例的可變電阻元件包括第一電極21、與第一電極21分隔開(kāi)的第二電極24、設(shè)置在第一電極21與第二電極24之間的可變電阻層22、以及夾在可變電阻層22與第二電極24之間的選擇元件層23。

這里，第一電極21可以包括第一子電極21A、與第一子電極21A分隔開(kāi)的第二子電極21C、以及夾在第一子電極21A與第二子電極21C之間的材料層21B。第一子電極21A、材料層21B以及第二子電極21C可以順序地布置在與第一電極21、可變電阻層22、選擇元件層23以及第二電極24順序地布置所沿的方向相同的方向上。

第一子電極21A和第二子電極21C可以由包括金屬、金屬氮化物和它們的組合的各種導(dǎo)電材料中的任何導(dǎo)電材料形成。

材料層21B可以在可變電阻元件的操作期間用作一種電阻部件，以及可以包括具有比第一子電極21A和第二子電極21C的電阻值大的電阻值的材料。例如，材料層21B可以包括各種電介質(zhì)材料中的任何電介質(zhì)材料，包括諸如金屬氧化物或氧化硅的氧化物、諸如氮化硅的氮化物和它們的組合。

替換地，材料層21B可以包括具有相對(duì)低的能帶隙的半導(dǎo)體材料。這里，材料層21B可以足夠薄，使得它表現(xiàn)出其中可變電阻元件的操作電流隨著施加的電壓增加而增加的類(lèi)歐姆特征。這是因?yàn)椴牧蠈?1B的電阻值隨著材料層21B變薄而減小而不管材料的種類(lèi)如何，因而材料層21B具有泄漏特性。如果材料層21B的厚度大于特定的臨界值，則材料層21B將在操作電流下分解，因而將具有導(dǎo)電特性。換言之，材料層21B不可以再用作電阻部件。這里，材料層21B可以足夠薄而對(duì)刻蝕造成負(fù)擔(dān)。此外，材料層21B的厚度可以比第一子電極21A的厚度和/或第二子電極21C的厚度小。

在第二比較例中，第一電極21具有第一子電極21A、材料層21B和第二子電極21C的層疊結(jié)構(gòu)。然而，在另一個(gè)示例中，取代第一電極21，第二電極24可以具有子電極和電介質(zhì)層的層疊結(jié)構(gòu)或半導(dǎo)體層和子電極的層疊結(jié)構(gòu)。替換地，第一電極21和第二電極24兩者都可以具有子電極和電介質(zhì)層的層疊結(jié)構(gòu)或半導(dǎo)體層和子電極的層疊結(jié)構(gòu)。

在圖2B中圖示了圖2A中所示的可變電阻元件的電流-電壓曲線(xiàn)。

參見(jiàn)圖2B，第二比較例的電流-電壓曲線(xiàn)看起來(lái)與圖2B中的虛線(xiàn)所指示的圖1B的電流-電壓曲線(xiàn)相似。然而，第二比較例的曲線(xiàn)在0V與設(shè)置電壓(Vset)之間的電壓區(qū)域中和/或在0V與形成電壓(Vforming)之間的電壓區(qū)域中稍微向下偏移，如圖2B所示。這表示：在第二比較例的可變電阻元件的高電阻狀態(tài)(HRS)下流動(dòng)的電流(即，截止電流)相比于第一比較例而下降。

第二比較例的可變電阻元件中的截止電流如上所述地下降，因?yàn)樵谥T如形成操作或設(shè)置操作(其中電阻狀態(tài)改變?yōu)榈碗娮锠顟B(tài)(LRS))的操作中的過(guò)沖電流大大減小。即，過(guò)沖電流被限制為與遵循電流(CC)的電平相似的電平。過(guò)沖電流減小，因?yàn)榭勺冸娮柙膬啥颂幍募纳娙萃ㄟ^(guò)插入在第一電極21中的薄電介質(zhì)層或半導(dǎo)體層(為一種電阻部件)而減小。過(guò)沖電流的減小可以減小形成在可變電阻層22中的導(dǎo)電路徑的大小，導(dǎo)致可變電阻元件的截止電流的減小。結(jié)果，經(jīng)由可變電阻元件的電流泄漏可以減少，因而可以提高可變電阻元件的數(shù)據(jù)讀取裕度，由此改善可變電阻元件的操作特性。因?yàn)檫^(guò)沖電流的減小也減少了可變電阻層22中的物理缺陷，所以也可以改善可變電阻元件的諸如耐久和保持特性的可靠性。

然而，在第二比較例的可變電阻元件中，相比于第一比較例，用于將可變電阻元件圖案化的工藝會(huì)增加制造工藝的復(fù)雜性，因?yàn)樵诳勺冸娮柙邪ú牧蠈?1B。

此外，在用于將數(shù)據(jù)儲(chǔ)存在可變電阻元件中的寫(xiě)入操作中，優(yōu)選地使用材料層21B，以便改善可變電阻元件的特性，但是優(yōu)選地不在用于讀取儲(chǔ)存在可變電阻元件中的數(shù)據(jù)的讀取操作中使用材料層21B。這是因?yàn)椴牧蠈?1B可以干擾電流流動(dòng)，尤其可變電阻元件中的低電阻狀態(tài)(LRS)下的電流流動(dòng)。結(jié)果，可以減小可變電阻元件的數(shù)據(jù)讀取裕度。然而，在第二比較例的情況下，不能根據(jù)是執(zhí)行寫(xiě)入操作還是執(zhí)行讀取操作來(lái)選擇性地使用材料層21B，因?yàn)樵诳勺冸娮柙邪ú牧蠈?1B。

所公開(kāi)技術(shù)的實(shí)施方式涉及一種可以改善可變電阻元件的特性以及可以容易地執(zhí)行將可變電阻元件圖案化的工藝的半導(dǎo)體器件及其制造方法。另外，所公開(kāi)技術(shù)的實(shí)施方式涉及一種可以根據(jù)是執(zhí)行寫(xiě)入操作還是執(zhí)行讀取操作來(lái)選擇性地使用電阻部件的半導(dǎo)體器件及其制造方法。

圖3A是說(shuō)明根據(jù)所公開(kāi)技術(shù)的實(shí)施方式的半導(dǎo)體器件的俯視平面圖，圖3B是沿著圖3A的線(xiàn)A-A'截取的截面圖。

參見(jiàn)圖3A和3B，根據(jù)此實(shí)施方式的半導(dǎo)體器件可以包括：襯底300；多個(gè)第一線(xiàn)330，形成在襯底300之上且在第一方向上延伸；多個(gè)第二線(xiàn)370，形成在第一線(xiàn)330之上且在與第一方向交叉的第二方向上延伸；多個(gè)層疊結(jié)構(gòu)，每個(gè)層疊結(jié)構(gòu)包括可變電阻層340和選擇元件層350，多個(gè)層疊結(jié)構(gòu)夾在第一線(xiàn)330與第二線(xiàn)370之間且形成在第一線(xiàn)330與第二線(xiàn)370的交叉處；以及多個(gè)插塞320，夾在襯底300與第一線(xiàn)330之間以便將第一線(xiàn)330連接到襯底300。

這里，第一線(xiàn)330和第二線(xiàn)370施加電壓或電流到多個(gè)層疊結(jié)構(gòu)(每個(gè)包括可變電阻層340和選擇元件層350)。第一線(xiàn)330和第二線(xiàn)370可以由包括金屬、金屬氮化物和它們的組合的各種導(dǎo)電材料中的任何導(dǎo)電材料形成。

夾在單個(gè)第一線(xiàn)330與單個(gè)第二線(xiàn)370之間的可變電阻層340和選擇元件層350的層疊結(jié)構(gòu)可以形成單位存儲(chǔ)單元(MC)。換言之，可以在第一線(xiàn)330和第二線(xiàn)370的每個(gè)交叉處設(shè)置存儲(chǔ)單元(MC)。

存儲(chǔ)單元(MC)中的可變電阻層340可以由與圖1所示的可變電阻層12的材料基本相同的材料形成。此外，存儲(chǔ)單元(MC)中的選擇元件層350可以由與圖1所示的選擇元件層13的材料基本相同的材料形成。

在此實(shí)施方式中，選擇元件層350夾在可變電阻層340與第二線(xiàn)370中的相應(yīng)一個(gè)之間。然而，實(shí)施方式不限于此。在另一個(gè)實(shí)施方式中，選擇元件層350也可以?shī)A在可變電阻層340與第一線(xiàn)330中的相應(yīng)一個(gè)之間。在又一個(gè)實(shí)施方式中，選擇元件層350夾在可變電阻層340與第一線(xiàn)330中的相應(yīng)一個(gè)之間，或者省略選擇元件層350。

在此實(shí)施方式中，第一線(xiàn)330和第二線(xiàn)370可以用作電極。然而，在另一個(gè)實(shí)施方式中，還可以在第一線(xiàn)330中的每個(gè)與可變電阻層340之間和/或在選擇元件層350與第二線(xiàn)370中的每個(gè)之間設(shè)置電極。

多個(gè)插塞320可以分別連接到第一線(xiàn)330的底表面，以便提供電壓或電流到第一線(xiàn)330。插塞320可以位于沿著第一方向和第二方向布置有存儲(chǔ)單元(MC)的區(qū)域之外。在圖3A和圖3B所示的實(shí)施方式中，插塞320可以分別與第一方向上的每個(gè)第一線(xiàn)330的一端重疊。每個(gè)插塞320可以包括第一導(dǎo)電層322、位于第一導(dǎo)電層322之上的第二導(dǎo)電層326以及夾在第一導(dǎo)電層322與第二導(dǎo)電層326之間的材料層324。材料層324具有比第一導(dǎo)電層322和第二導(dǎo)電層326的電阻值大的電阻值。

第一導(dǎo)電層322和第二導(dǎo)電層326中的每個(gè)可以由包括金屬、金屬氮化物和它們的組合的各種導(dǎo)電材料中的任何一種形成。

材料層324可以由與圖2A中所示的材料層21B的材料基本相同的材料形成，以及可以在半導(dǎo)體器件的操作期間用作一種電阻部件。材料層324可以包括各種電介質(zhì)材料中的任何電介質(zhì)材料，包括諸如金屬氧化物或氧化硅的氧化物、諸如氮化硅的氮化物和它們的組合。在另一個(gè)實(shí)施方式中，材料層324可以包括具有相對(duì)低的能帶隙的半導(dǎo)體材料。材料層324可以充分薄，使得它表現(xiàn)出類(lèi)歐姆特征以及在半導(dǎo)體器件的操作期間可以不分解。在實(shí)施方式中，材料層324可以比第一導(dǎo)電層322和第二導(dǎo)電層326中的每個(gè)都薄。因?yàn)椴牧蠈?24與第一導(dǎo)電層322和第二導(dǎo)電層326一起被圖案化，因此它可以具有與第一導(dǎo)電層322和第二導(dǎo)電層326中的至少一個(gè)的側(cè)壁對(duì)準(zhǔn)的側(cè)壁。

在圖3A和圖3B所示的半導(dǎo)體器件中，在用于將數(shù)據(jù)儲(chǔ)存在選中的存儲(chǔ)單元(MC)中的寫(xiě)入操作中和/或在用于讀取在選中的存儲(chǔ)單元(MC)中儲(chǔ)存的數(shù)據(jù)的讀取操作中，可以形成電流流動(dòng)(見(jiàn)例如圖3B中的箭頭)以傳輸經(jīng)過(guò)與選中的存儲(chǔ)單元(MC)連接的第二線(xiàn)370、選中的存儲(chǔ)單元(MC)、與選中的存儲(chǔ)單元(MC)連接的第一線(xiàn)330以及與第一線(xiàn)330連接的插塞320。插塞320可以連接到用于寫(xiě)入操作和/或讀取操作的驅(qū)動(dòng)電路(未示出)?？梢栽诓迦?20下面的襯底300中設(shè)置驅(qū)動(dòng)電路。

因?yàn)閭鬏斀?jīng)過(guò)包括材料層324(為電阻部件)的插塞320的電流流動(dòng)在選中的存儲(chǔ)單元(MC)的寫(xiě)入操作和/或讀取操作期間形成，因此可以獲得與上述第二比較例的效果基本相同的效果。換言之，可以減小存儲(chǔ)單元(MC)的截止電流，因而可以減少電流泄漏以及可以改善數(shù)據(jù)讀取裕度。另外，可以保證存儲(chǔ)單元(MC)的操作的可靠性。

下面將簡(jiǎn)要地描述圖3A和3B中示出的上述半導(dǎo)體器件的制造方法。

首先，可以在襯底300上形成第一層間絕緣層310，然后可以選擇性地刻蝕第一層間絕緣層310以形成提供其中要形成插塞320的區(qū)域的孔。

之后，可以在包括形成在第一層間絕緣層310中的孔的所得結(jié)構(gòu)之上沉積導(dǎo)電材料。然后，可以回刻蝕導(dǎo)電材料，直至它具有期望的厚度，由此形成填充每個(gè)孔的下部的第一導(dǎo)電層322。接著，可以在包括第一導(dǎo)電層322的所得結(jié)構(gòu)上沉積電介質(zhì)材料或半導(dǎo)體材料。可以回刻蝕沉積的電介質(zhì)材料或半導(dǎo)體材料，直至獲得期望的厚度，由此形成填充每個(gè)孔的中部的材料層324。

之后，在包括材料層324的所得結(jié)構(gòu)上，可以沉積導(dǎo)電材料以完全填充每個(gè)孔的其余部分。之后，可以對(duì)沉積的導(dǎo)電材料執(zhí)行例如化學(xué)機(jī)械拋光(CMP)工藝的平坦化工藝，直至第一層間絕緣層310的頂表面暴露出來(lái)，由此形成填充每個(gè)孔的上部的第二導(dǎo)電層326。

以此方式，形成柱形插塞320。柱形插塞320包括第一導(dǎo)電層322、材料層324和第二導(dǎo)電層326的層疊結(jié)構(gòu)，插塞320連接到襯底300的一部分且穿通第一層間絕緣層310。在實(shí)施方式中，可以省略用于形成第一導(dǎo)電層322的工藝或用于形成第二導(dǎo)電層326的工藝。

接著，可以在第一層間絕緣層310和插塞320上沉積導(dǎo)電材料。可以選擇性地刻蝕沉積的導(dǎo)電材料，由此形成與插塞320的頂表面接觸且沿著第一方向延伸的第一線(xiàn)330。之后，可以用電介質(zhì)材料(未示出)填充第一線(xiàn)330之間的空間。

接著，可以在第一線(xiàn)330與電介質(zhì)材料上順序地沉積可變電阻材料和選擇元件材料?？梢赃x擇性地刻蝕沉積的可變電阻材料和選擇元件材料，由此形成可變電阻層340和選擇元件層350的層疊結(jié)構(gòu)?？勺冸娮鑼?40和選擇元件層350的層疊結(jié)構(gòu)的底表面可以連接到第一線(xiàn)330。

接著，可以用電介質(zhì)材料填充可變電阻層340和選擇元件層350的層疊結(jié)構(gòu)之間的空間，以形成第二層間絕緣層360。

然后，可以在可變電阻層340和選擇元件層350的層疊結(jié)構(gòu)上和在第二層間絕緣層360上沉積導(dǎo)電材料。可以選擇性地刻蝕沉積的導(dǎo)電材料，由此形成與可變電阻層340和選擇元件層350的層疊結(jié)構(gòu)的頂表面接觸且沿著與第一方向交叉的第二方向延伸的第二線(xiàn)370。

在上面參照?qǐng)D3A和圖3B描述的制造方法中，與第二比較例不同，在與用于形成存儲(chǔ)單元(MC)的工藝分開(kāi)的工藝中將材料層(為電阻部件)圖案化。因此，可以簡(jiǎn)化用于形成存儲(chǔ)單元(MC)的工藝。

同時(shí)，在此實(shí)施方式中，插塞320不僅可以在寫(xiě)入操作中用作電流流動(dòng)路徑而且還可以在讀取操作中用作電流流動(dòng)路徑。然而，如上所述，電阻部件優(yōu)選地不用在讀取操作中，以防止存儲(chǔ)單元(MC)的導(dǎo)通電流在讀取操作中降低，由此增加數(shù)據(jù)讀取裕度。將參照?qǐng)D4A和圖4B對(duì)此進(jìn)行詳細(xì)的描述。

圖4A是說(shuō)明根據(jù)所公開(kāi)技術(shù)的另一個(gè)實(shí)施方式的半導(dǎo)體器件的俯視平面圖。圖4B是沿著圖4A的線(xiàn)B-B'截取的截面圖。圖4C和4D是示出圖4A和4B中圖示的半導(dǎo)體器件的制造方法的截面圖。下面的描述將集中在圖4A和4B中所示的實(shí)施方式與圖3A和3B中所示的實(shí)施方式之間的差異。

參見(jiàn)圖4A和4B，半導(dǎo)體器件可以包括：襯底400；多個(gè)第一線(xiàn)430，形成在襯底400之上且在第一方向上延伸；多個(gè)第二線(xiàn)470，形成在第一線(xiàn)430之上且在與第一方向交叉的第二方向上延伸；層疊結(jié)構(gòu)，每個(gè)層疊結(jié)構(gòu)包括可變電阻層430和選擇元件層450，層疊結(jié)構(gòu)夾在第一線(xiàn)430與第二線(xiàn)470之間且形成在第一線(xiàn)430與第二線(xiàn)470的交叉處；第一插塞420，夾在襯底400與第一線(xiàn)430之間且將襯底400的第一部分分別連接到第一線(xiàn)430；以及第二插塞425，夾在襯底400與第一線(xiàn)430之間且將襯底400的第二部分分別連接到第一線(xiàn)430。

與圖3A和圖3B中所示的插塞320相似，第一插塞420可以包括第一導(dǎo)電層422、位于第一導(dǎo)電層422之上的第二導(dǎo)電層426、以及夾在第一導(dǎo)電層422與第二導(dǎo)電層426之間的材料層424。材料層424具有比第一導(dǎo)電層422和第二導(dǎo)電層426中的每個(gè)高的電阻值。此外，第二插塞425可以?xún)H包括導(dǎo)電材料而沒(méi)有電阻部件。

第一插塞420和第二插塞425可以位于沿著第一方向和第二方向布置有存儲(chǔ)單元(MC)的區(qū)域之外。在實(shí)施方式中，第一插塞420和第二插塞425可以在第一方向上彼此相對(duì)地定位。換言之，第一插塞420可以連接到第一線(xiàn)430的一端，第二插塞425可以連接到第一線(xiàn)430的另一端。

在此半導(dǎo)體器件中，在用于將數(shù)據(jù)儲(chǔ)存在選中的存儲(chǔ)單元(MC)中的寫(xiě)入操作中，可以形成電流流動(dòng)(見(jiàn)例如圖4B中的實(shí)線(xiàn)箭頭)以傳輸經(jīng)過(guò)與選中的存儲(chǔ)單元(MC)連接的第二線(xiàn)470、選中的存儲(chǔ)單元(MC)、與選中的存儲(chǔ)單元(MC)連接的選中的第一線(xiàn)430以及與選中的第一線(xiàn)430連接的選中的第一插塞420。為此目的，第一插塞420可以連接到設(shè)置于第一插塞420下面的襯底400中且執(zhí)行寫(xiě)入操作的驅(qū)動(dòng)電路(未示出)。

另一方面，在用于讀取儲(chǔ)存在選中的存儲(chǔ)單元(MC)中的數(shù)據(jù)的讀取操作中，可以形成電流流動(dòng)(見(jiàn)例如圖4B中的虛線(xiàn)箭頭)以傳輸經(jīng)過(guò)與選中的第二線(xiàn)470、選中的存儲(chǔ)單元(MC)、選中的第一線(xiàn)430以及與選中的第一線(xiàn)430連接的選中的第二插塞425。為此目的，第二插塞425可以連接到設(shè)置于第二插塞425下面的襯底400中且執(zhí)行讀取操作的驅(qū)動(dòng)電路(未示出)。

根據(jù)此實(shí)施方式，寫(xiě)入操作中的電流流動(dòng)可以獨(dú)立于讀取操作中的電流流動(dòng)。換言之，在寫(xiě)入操作中，可以產(chǎn)生傳輸經(jīng)過(guò)材料層424(為電阻部件)的電流流動(dòng)，而在讀取操作中，可以產(chǎn)生僅傳輸經(jīng)過(guò)包括在第二插塞425中的導(dǎo)電材料的電流流動(dòng)。因此，圖4A和4B中所示的半導(dǎo)體器件的數(shù)據(jù)讀取裕度相比于圖3A和3B中所示的半導(dǎo)體器件的數(shù)據(jù)讀取裕度可以得到改善。

將參照?qǐng)D4C和4D描述上述半導(dǎo)體器件的制造方法。

參見(jiàn)圖4C，可以在襯底400上形成第一層間絕緣層410?？梢赃x擇性地刻蝕第一層間絕緣層410以形成第一孔H1和第二孔H2，第一孔H1提供其中要形成第一插塞420的區(qū)域，第二孔H2提供其中要形成第二插塞425的區(qū)域。

然后，可以在包括第一孔H1和第二孔H2的所得結(jié)構(gòu)之上沉積導(dǎo)電材料，以充分地填充第一孔H1和第二孔H2。然后，可以對(duì)沉積的導(dǎo)電材料執(zhí)行平坦化工藝，直至第一層間絕緣層410的頂表面暴露出來(lái)。因此，在第一孔H1中形成初始導(dǎo)電層422'，在第二孔H2中形成第二插塞425。

接著，如圖4D所示，可以形成具有開(kāi)口O的掩模圖案M。開(kāi)口O暴露出與第一孔H1相對(duì)應(yīng)的區(qū)域。之后，可以回刻蝕被每個(gè)開(kāi)口O暴露出的初始第一導(dǎo)電層422'的部分，以形成填充每個(gè)第一孔H1的下部的第一導(dǎo)電層422。這里，開(kāi)口O的水平寬度可以大于第一孔H1的水平寬度，以便保證重疊裕度。后續(xù)工藝與上面參照?qǐng)D3A和3B描述的工藝基本相同，因而將省略對(duì)其的詳細(xì)描述。

在實(shí)施方式中，可以在形成第一線(xiàn)430的工藝之前去除掩模圖案M?？梢栽谟糜谛纬刹牧蠈?24的工藝和/或用于形成第二導(dǎo)電層426的工藝中自然地去除掩模圖案M，或者可以通過(guò)獨(dú)立的去除工藝(諸如光刻膠剝離工藝)去除掩模圖案M。

同時(shí)，只要上述實(shí)施方式中的插塞320和第一插塞420包括導(dǎo)電材料和具有比導(dǎo)電材料的電阻值高的電阻值的電阻部件，就可以以各種方式來(lái)修改導(dǎo)電材料和電阻部件的配置。這樣的示例將參照?qǐng)D5和6來(lái)描述。

圖5是示出根據(jù)實(shí)施方式的包括電阻部件的插塞的截面圖。

參見(jiàn)圖5，夾在襯底500與第一線(xiàn)530之間的插塞520可以包括導(dǎo)電層522和材料層524。材料層524位于導(dǎo)電層522上且具有比導(dǎo)電層522的電阻值高的電阻值。

在此實(shí)施方式中，材料層524位于插塞520的上端。在另一個(gè)實(shí)施方式中，材料層524可以位于插塞520的下端或兩端。換言之，材料層524可以位于第一線(xiàn)530與導(dǎo)電層522之間的界面處。替換地，盡管未在圖中示出，材料層524可以位于襯底500與導(dǎo)電層522之間的界面處。

圖6是示出根據(jù)另一個(gè)實(shí)施方式的包括電阻部件的插塞的截面圖。

參見(jiàn)圖6，夾在襯底600與第一線(xiàn)630之間的插塞620可以包括第一導(dǎo)電層622、材料層624(為電阻部件)和第二導(dǎo)電層626。

這里，第一導(dǎo)電層622可以具有柱形。第二導(dǎo)電層626可以具有柱形，此柱形具有比第一導(dǎo)電層622的水平寬度小的水平寬度。材料層624可以形成在第一導(dǎo)電層622上且包圍第二導(dǎo)電層626的側(cè)壁和底表面。因此，在實(shí)施方式中，材料層624可以具有與第一導(dǎo)電層622的側(cè)壁對(duì)準(zhǔn)的外側(cè)壁，同時(shí)它將第一導(dǎo)電層622與第二導(dǎo)電層626分隔開(kāi)。

將簡(jiǎn)要地描述形成上述插塞620的工藝。

首先，可以選擇性地刻蝕形成在襯底600上的第一層間絕緣層610以形成孔，然后，可以形成第一導(dǎo)電層622以填充孔的下部。

接著，可以沿著孔的上部的側(cè)壁和底表面在包括第一導(dǎo)電層622的所得結(jié)構(gòu)上沉積電介質(zhì)材料或半導(dǎo)體材料。之后，可以在電介質(zhì)材料或半導(dǎo)體材料上沉積導(dǎo)電材料以填充孔的上部的其余部分。

之后，可以對(duì)沉積的導(dǎo)電材料執(zhí)行平坦化工藝，直至第一層間絕緣層610的頂表面暴露出來(lái)。結(jié)果，材料層624沿著孔(在其下部中包括第一導(dǎo)電層622)的上部的底表面和側(cè)壁形成，第二導(dǎo)電層626形成為填充孔的上部的其余部分且具有被材料層62包圍的側(cè)壁和底表面。

圖7是說(shuō)明根據(jù)所公開(kāi)技術(shù)的另一個(gè)實(shí)施方式的半導(dǎo)體器件的俯視平面圖。半導(dǎo)體器件包括多個(gè)區(qū)塊區(qū)域(mat region)。

參見(jiàn)圖7，半導(dǎo)體器件可以包括形成在襯底(未示出)上且在第一方向上延伸的多個(gè)第一線(xiàn)730、形成在第一線(xiàn)730之上且在與第一方向交叉的第二方向上延伸的多個(gè)第二線(xiàn)770、設(shè)置在第一線(xiàn)730與第二線(xiàn)770之間且形成在第一線(xiàn)730和第二線(xiàn)770的交叉處的存儲(chǔ)單元、以及設(shè)置在襯底與第一線(xiàn)730之間且將第一線(xiàn)730連接到襯底的第一插塞720和第二插塞725。

這里，可以將多個(gè)第一線(xiàn)730在第二方向上劃分成兩組或更多組，以及可以將多個(gè)第二線(xiàn)770在第一方向上劃分成兩組或更多組。存儲(chǔ)單元位于第一組的第一線(xiàn)730(屬于單個(gè)組)與第二組的第二線(xiàn)770(包括在另一單個(gè)組中)的各個(gè)交叉處所在的區(qū)域可以稱(chēng)為“區(qū)塊區(qū)域”。在圖7所示的實(shí)施方式中，半導(dǎo)體器件包括六個(gè)第一線(xiàn)730和六個(gè)第二線(xiàn)770，六個(gè)第一線(xiàn)730劃分成兩組，每組包括三個(gè)第一線(xiàn)，六個(gè)第二線(xiàn)770劃分成兩組，每組包括三個(gè)第二線(xiàn)。因此，半導(dǎo)體器件包括四個(gè)區(qū)塊區(qū)域，即，第一至第四區(qū)塊區(qū)域(MAT1、MAT2、MAT3和MAT4)。第一至第四區(qū)塊區(qū)域(MAT1、MAT2、MAT3和MAT4)中的每個(gè)可以包括設(shè)置在三個(gè)第一線(xiàn)730與三個(gè)第二線(xiàn)770的交叉處的3×3個(gè)存儲(chǔ)單元。

第一插塞720(每個(gè)包括電阻部件)可以位于在第一方向上布置的兩個(gè)相鄰區(qū)塊區(qū)域之間。例如，第一插塞720可以設(shè)置在第一區(qū)塊區(qū)域(MAT1)與第二區(qū)塊區(qū)域(MAT2)之間以及在第三區(qū)塊區(qū)域(MAT3)與第四區(qū)塊區(qū)域(MAT4)之間。不包括電阻部件的第二插塞725可以位于在第一方向上布置的兩個(gè)相鄰區(qū)塊區(qū)域的兩側(cè)。例如，第二插塞725可以設(shè)置到第一區(qū)塊區(qū)域(MAT1)的左邊和第二區(qū)塊區(qū)域(MAT2)的右邊，以及設(shè)置到第三區(qū)塊區(qū)域(MAT3)的左邊和第四區(qū)塊區(qū)域(MAT4)的右邊。

在這種情況下，在第一區(qū)塊區(qū)域(MAT1)或第二區(qū)塊區(qū)域(MAT2)的寫(xiě)入操作中，設(shè)置在第一區(qū)塊區(qū)域(MAT1)與第二區(qū)塊區(qū)域(MAT2)之間的第一插塞720可以用作電流路徑。另一方面，在第一區(qū)塊區(qū)域(MAT1)的讀取操作中，設(shè)置到第一區(qū)塊區(qū)域(MAT1)的左邊的第二插塞725可以用作電流路徑，以及在第二區(qū)塊區(qū)域(MAT2)的讀取操作中，設(shè)置到第二區(qū)塊區(qū)域(MAT2)的右邊的第二插塞725可以用作電流路徑?？梢圆捎门c第一區(qū)塊區(qū)域和第二區(qū)塊區(qū)域(MAT1和MAT2)的寫(xiě)入操作和讀取操作類(lèi)似的方式，來(lái)執(zhí)行第三區(qū)塊區(qū)域和第四區(qū)塊區(qū)域(MAT3和MAT4)的寫(xiě)入操作和讀取操作。

在另一個(gè)實(shí)施方式中，第一插塞720的位置和第二插塞725的位置可以反過(guò)來(lái)。換言之，第二插塞725可以位于兩個(gè)相鄰的區(qū)塊區(qū)域之間，第一插塞720可以位于兩個(gè)相鄰的區(qū)塊區(qū)域的兩側(cè)。

在制造圖7所示的半導(dǎo)體器件的工藝中，使用具有暴露出其中形成有第一插塞720的區(qū)域的開(kāi)口O的掩模圖案(見(jiàn)圖4D)。開(kāi)口O可以具有線(xiàn)性，該線(xiàn)性在第一方向上具有比第一插塞720的寬度大的寬度且沿著第二方向延伸。

根據(jù)上述的所公開(kāi)技術(shù)的實(shí)施方式，可以提供一種電子設(shè)備及其制造方法，該電子設(shè)備包括具有改善的操作特性和可靠性的半導(dǎo)體器件。

可以在設(shè)備或系統(tǒng)的范圍內(nèi)使用基于所公開(kāi)技術(shù)的以上和其他存儲(chǔ)電路或半導(dǎo)體器件。圖8至圖12提供可以實(shí)施本文公開(kāi)的存儲(chǔ)電路的設(shè)備或系統(tǒng)的一些示例。

圖8是基于所公開(kāi)技術(shù)的實(shí)施存儲(chǔ)電路的微處理器的配置圖的示例。

參見(jiàn)圖8，微處理器1000可以執(zhí)行用于控制和調(diào)節(jié)從各種外部設(shè)備接收數(shù)據(jù)、處理數(shù)據(jù)和輸出處理結(jié)果到外部設(shè)備的一系列處理的任務(wù)。微處理器1000可以包括存儲(chǔ)單元1010、操作單元1020、控制單元1030等。微處理器1000可以是各種數(shù)據(jù)處理單元，諸如中央處理單元(CPU)、圖形處理單元(GPU)、數(shù)字信號(hào)處理器(DSP)和應(yīng)用處理器(AP)。

存儲(chǔ)單元1010是在微處理器中儲(chǔ)存數(shù)據(jù)的部件，如處理器寄存器、寄存器等。存儲(chǔ)單元1010可以包括數(shù)據(jù)寄存器、地址寄存器、浮點(diǎn)寄存器等。除此之外，存儲(chǔ)單元1010可以包括各種寄存器。存儲(chǔ)單元1010可以執(zhí)行暫時(shí)儲(chǔ)存要被操作單元1020執(zhí)行操作的數(shù)據(jù)、執(zhí)行操作的結(jié)果數(shù)據(jù)、以及執(zhí)行操作的數(shù)據(jù)所儲(chǔ)存的地址的功能。

存儲(chǔ)單元1010可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一個(gè)或更多個(gè)。例如，存儲(chǔ)單元1010可以包括：多個(gè)第一線(xiàn)，沿著第一方向延伸；多個(gè)第二線(xiàn)，沿著與第一方向交叉的第二方向延伸；多個(gè)可變電阻元件，設(shè)置在第一線(xiàn)與第二線(xiàn)之間且位于第一線(xiàn)和第二線(xiàn)的交叉處；以及插塞，連接到每個(gè)第一線(xiàn)的第一部分，其中，插塞包括導(dǎo)電層和具有比導(dǎo)電層的電阻值高的電阻值的材料層。由此，可以改善存儲(chǔ)單元1010的操作特性和可靠性。結(jié)果，可以改善微處理器1000的操作特性和可靠性。

操作單元1020可以根據(jù)控制單元1030將命令解碼的結(jié)果來(lái)執(zhí)行四種算術(shù)運(yùn)算或邏輯運(yùn)算。操作單元1020可以包括至少一個(gè)算術(shù)邏輯單元(ALU)等。

控制單元1030可以從存儲(chǔ)單元1010、操作單元1020和微處理器1000的外部設(shè)備接收信號(hào)，執(zhí)行命令的提取、解碼以及對(duì)微處理器1000的信號(hào)的輸入和輸出的控制，以及執(zhí)行程序所表示的處理。

根據(jù)本實(shí)施方式的微處理器1000可以另外包括高速緩存存儲(chǔ)單元1040，高速緩存存儲(chǔ)單元1040可以暫時(shí)儲(chǔ)存要從除了存儲(chǔ)單元1010之外的外部設(shè)備輸入或輸出到外部設(shè)備的數(shù)據(jù)。在這種情況下，高速緩存存儲(chǔ)單元1040可以經(jīng)由總線(xiàn)接口1050與存儲(chǔ)單元1010、操作單元1020和控制單元1030交換數(shù)據(jù)。

圖9是基于所公開(kāi)技術(shù)的實(shí)施存儲(chǔ)電路的處理器的配置圖的示例。

參見(jiàn)圖9，處理器1100可以通過(guò)包括除了微處理器(執(zhí)行用于控制和調(diào)節(jié)從各種外部設(shè)備接收數(shù)據(jù)、處理數(shù)據(jù)和輸出處理結(jié)果到外部設(shè)備的一系列處理的任務(wù))的那些功能之外的各種功能來(lái)改善性能和實(shí)現(xiàn)多功能。處理器1100可以包括：核心單元1110，用作微處理器；高速緩存存儲(chǔ)單元1120，用來(lái)暫時(shí)地儲(chǔ)存數(shù)據(jù)；以及總線(xiàn)接口1130，用于在內(nèi)部設(shè)備與外部設(shè)備之間傳輸數(shù)據(jù)。處理器1100可以包括諸如多核處理器、圖形處理單元(GPU)和應(yīng)用處理器(AP)的各種芯片上系統(tǒng)(SoC)。

本實(shí)施方式的核心單元1110是對(duì)從外部設(shè)備輸入的數(shù)據(jù)執(zhí)行算術(shù)邏輯運(yùn)算的部件，以及可以包括存儲(chǔ)單元1111、操作單元1112和控制單元1113。

存儲(chǔ)單元1111是在處理器1100中儲(chǔ)存數(shù)據(jù)的部件，如處理器寄存器、寄存器等。存儲(chǔ)單元1111可以包括數(shù)據(jù)寄存器、地址寄存器、浮點(diǎn)寄存器等。除此之外，存儲(chǔ)單元1111可以包括各種寄存器。存儲(chǔ)單元1111可以執(zhí)行暫時(shí)儲(chǔ)存要被操作單元1112執(zhí)行操作的數(shù)據(jù)、執(zhí)行操作的結(jié)果數(shù)據(jù)、以及執(zhí)行操作的數(shù)據(jù)所儲(chǔ)存的地址的功能。操作單元1112是在處理器1100中執(zhí)行操作的部件。操作單元1112可以根據(jù)控制單元1113解碼命令的結(jié)果執(zhí)行四種算術(shù)運(yùn)算、邏輯運(yùn)算等。操作單元1112可以包括至少一個(gè)算術(shù)邏輯單元(ALU)等。控制單元1113可以從存儲(chǔ)單元1111、操作單元1112和處理器1100的外部設(shè)備接收信號(hào)，執(zhí)行命令的提取、解碼以及對(duì)處理器1100的信號(hào)的輸入和輸出的控制、以及執(zhí)行程序所表示的處理。

高速緩存存儲(chǔ)單元1120是暫時(shí)儲(chǔ)存數(shù)據(jù)以補(bǔ)償高速操作的核心單元1110與低速操作的外部設(shè)備之間的數(shù)據(jù)處理速度的差異的部件。高速緩存存儲(chǔ)單元1120可以包括初級(jí)儲(chǔ)存部1121、二級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123。一般而言，高速緩存存儲(chǔ)單元1120包括初級(jí)儲(chǔ)存部1121和二級(jí)儲(chǔ)存部1122，以及可以在需要高儲(chǔ)存容量的情況下包括三級(jí)儲(chǔ)存部1123。應(yīng)情況需要，高速緩存存儲(chǔ)單元1120可以包括更多數(shù)量的儲(chǔ)存部。也就是說(shuō)，高速緩存存儲(chǔ)單元1120中所包括的儲(chǔ)存部的數(shù)量可以根據(jù)設(shè)計(jì)而改變。初級(jí)儲(chǔ)存部1121、二級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123儲(chǔ)存和辨別數(shù)據(jù)的速度可以相同或不同。在各個(gè)儲(chǔ)存部1121、1122和1123的速度不同的情況下，初級(jí)儲(chǔ)存部1121的速度可以最大。高速緩存存儲(chǔ)單元1120的初級(jí)儲(chǔ)存部1121、二級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123中的至少一個(gè)儲(chǔ)存部可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一個(gè)或更多個(gè)。例如，高速緩存存儲(chǔ)單元1120可以包括：多個(gè)第一線(xiàn)，沿著第一方向延伸；多個(gè)第二線(xiàn)，沿著與第一方向交叉的第二方向延伸；多個(gè)可變電阻元件，設(shè)置在第一線(xiàn)與第二線(xiàn)之間且位于第一線(xiàn)和第二線(xiàn)的交叉處；以及插塞，連接到每個(gè)第一線(xiàn)的第一部分，其中，插塞包括導(dǎo)電層和具有比導(dǎo)電層的電阻值高的電阻值的材料層。由此，可以改善高速緩存存儲(chǔ)單元1120的操作特性和可靠性。結(jié)果，可以改善處理器1100的操作特性和可靠性。

盡管在圖9中示出了初級(jí)儲(chǔ)存部1121、二級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123都配置在高速緩存存儲(chǔ)單元1120的內(nèi)部，但是要注意，高速緩存存儲(chǔ)單元1120的初級(jí)儲(chǔ)存部1121、二級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123都可以配置在核心單元1110的外部，且可以補(bǔ)償核心單元1110與外部設(shè)備之間的數(shù)據(jù)處理速度的差異。同時(shí)，要注意，高速緩存存儲(chǔ)單元1120的初級(jí)儲(chǔ)存部1121可以設(shè)置在核心單元1110內(nèi)部，二級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123可以配置在核心單元1110外部以增強(qiáng)補(bǔ)償數(shù)據(jù)處理速度之差的功能。在另一個(gè)實(shí)施方式中，初級(jí)儲(chǔ)存部1121和二級(jí)儲(chǔ)存部1122可以設(shè)置在核心單元1110內(nèi)部，三級(jí)儲(chǔ)存部1123可以設(shè)置在核心單元1110的外部。

總線(xiàn)接口1130是連接核心單元1110、高速緩存存儲(chǔ)單元1120和外部設(shè)備的部件且允許數(shù)據(jù)有效傳輸。

根據(jù)本實(shí)施方式的處理器1100可以包括多個(gè)核心單元1110，多個(gè)核心單元1110可以共享高速緩存存儲(chǔ)單元1120。多個(gè)核心單元1110和高速緩存存儲(chǔ)單元1120可以直接連接或者經(jīng)由總線(xiàn)接口1130連接。多個(gè)核心單元1110可以采用與核心單元1110的上述配置相同的方式來(lái)配置。在處理器1100包括多個(gè)核心單元1110的情況下，高速緩存存儲(chǔ)單元1120的初級(jí)儲(chǔ)存部1121可以與多個(gè)核心單元1110的數(shù)量相對(duì)應(yīng)地配置在每個(gè)核心單元1110中，二級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123可以配置在多個(gè)核心單元1110的外部以便經(jīng)由總線(xiàn)接口1130被共享。初級(jí)儲(chǔ)存部1121的處理速度可以大于二級(jí)儲(chǔ)存部1122和三級(jí)儲(chǔ)存部1123的處理速度。在另一個(gè)實(shí)施方式中，初級(jí)儲(chǔ)存部1121和二級(jí)儲(chǔ)存部1122可以與多個(gè)核心單元1110的數(shù)量相對(duì)應(yīng)地配置在每個(gè)核心單元1110中，三級(jí)儲(chǔ)存部1123可以配置在多個(gè)核心單元1110的外部以便經(jīng)由總線(xiàn)接口1130被共享。

根據(jù)本實(shí)施方式的處理器1100還可以包括：嵌入式存儲(chǔ)單元1140，儲(chǔ)存數(shù)據(jù)；通信模塊單元1150，可以以無(wú)線(xiàn)或有線(xiàn)方式從外部設(shè)備接收數(shù)據(jù)和傳送數(shù)據(jù)到外部設(shè)備；存儲(chǔ)器控制單元1160，驅(qū)動(dòng)外部存儲(chǔ)器件；以及媒體處理單元1170，處理在處理器1100中處理的數(shù)據(jù)或從外部輸入設(shè)備輸入的數(shù)據(jù)，以及輸出處理的數(shù)據(jù)到外部設(shè)備等。除此之外，處理器1100可以還包括多個(gè)各種模塊和設(shè)備。在這種情況下，加入的多個(gè)模塊可以經(jīng)由總線(xiàn)接口1130與核心單元1110和高速緩存存儲(chǔ)單元1120交換數(shù)據(jù)以及彼此交換數(shù)據(jù)。

嵌入式存儲(chǔ)單元1140不僅可以包括易失性存儲(chǔ)器而且還可以包括非易失性存儲(chǔ)器。易失性存儲(chǔ)器可以包括DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)、移動(dòng)DRAM、SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)以及具有與上述存儲(chǔ)器相似功能的存儲(chǔ)器等。非易失性存儲(chǔ)器可以包括ROM(只讀存儲(chǔ)器)、NOR閃存、NAND閃存、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、自旋轉(zhuǎn)移力矩隨機(jī)存取存儲(chǔ)器(STTRAM)、磁隨機(jī)存取存儲(chǔ)器(MRAM)、具有相似功能的存儲(chǔ)器。

通信模塊單元1150可以包括能夠與有線(xiàn)網(wǎng)路連接的模塊、能夠與無(wú)線(xiàn)網(wǎng)絡(luò)連接的模塊以及它們兩者。有線(xiàn)網(wǎng)絡(luò)模塊可以包括局域網(wǎng)絡(luò)(LAN)、通用串行總線(xiàn)(USB)、以太網(wǎng)、電力線(xiàn)通信(PLC)等，諸如經(jīng)由傳輸線(xiàn)發(fā)送和接收數(shù)據(jù)的各種設(shè)備。無(wú)線(xiàn)網(wǎng)絡(luò)模塊可以包括紅外數(shù)據(jù)協(xié)會(huì)(IrDA)、碼分多址(CDMA)、時(shí)分多址(TDMA)、頻分多址(FDMA)、無(wú)線(xiàn)LAN、無(wú)線(xiàn)個(gè)域網(wǎng)(Zigbee)、泛在傳感器網(wǎng)絡(luò)(USN)、藍(lán)牙、射頻識(shí)別(RFID)、長(zhǎng)期演進(jìn)(LTE)、近場(chǎng)通信(NFC)、無(wú)線(xiàn)寬帶網(wǎng)絡(luò)(Wibro)、高速下行鏈路分組接入(HSDPA)、寬帶CDMA(WCDMA)、超寬帶(UWB)等，諸如不使用傳輸線(xiàn)發(fā)送和接收數(shù)據(jù)的各種設(shè)備。

存儲(chǔ)器控制單元1160管理和處理在處理器1100與根據(jù)不同的通信標(biāo)準(zhǔn)操作的外部?jī)?chǔ)存設(shè)備之間傳輸?shù)臄?shù)據(jù)。存儲(chǔ)器控制單元1160可以包括各種存儲(chǔ)器控制器,例如，可以控制IDE(集成電子設(shè)備)、SATA(串行高級(jí)技術(shù)附件)、SCSI(小型計(jì)算機(jī)系統(tǒng)接口)、RAID(獨(dú)立盤(pán)冗余陣列)、SSD(固態(tài)盤(pán))、eSATA(外部SATA)、PCMCIA(個(gè)人計(jì)算機(jī)存儲(chǔ)卡國(guó)際協(xié)會(huì))、USB(通用串行總線(xiàn))、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型閃存(CF)卡等的設(shè)備。

媒體處理單元1170可以處理在處理器1100中處理的數(shù)據(jù)或者從外部輸入設(shè)備以圖像、聲音和其他形式輸入的數(shù)據(jù)，以及輸出數(shù)據(jù)到外部接口設(shè)備。媒體處理單元1170可以包括圖形處理單元(GPU)、數(shù)字信號(hào)處理器(DSP)、高分辨率音頻設(shè)備(HD音頻)、高分辨率多媒體接口(HDMI)控制器等。

圖10是基于所公開(kāi)技術(shù)的實(shí)施存儲(chǔ)電路的系統(tǒng)的配置圖的示例。

參見(jiàn)圖10，作為用于處理數(shù)據(jù)的設(shè)備的系統(tǒng)1200可以執(zhí)行輸入、處理、輸出、通信、儲(chǔ)存等以進(jìn)行一系列數(shù)據(jù)操作。系統(tǒng)1200可以包括處理器1210、主存儲(chǔ)器件1220、輔助存儲(chǔ)器件1230、接口設(shè)備1240等。本實(shí)施方式的系統(tǒng)1200可以是利用處理器來(lái)操作的各種電子系統(tǒng)，諸如計(jì)算機(jī)、服務(wù)器、PDA(個(gè)人數(shù)字助理)、便攜式計(jì)算機(jī)、網(wǎng)絡(luò)平板、無(wú)線(xiàn)電話(huà)、移動(dòng)電話(huà)、智能電話(huà)、數(shù)字音樂(lè)播放器、PMP(便攜式多媒體播放器)、照相機(jī)、全球定位系統(tǒng)(GPS)、攝像機(jī)、錄音機(jī)、遠(yuǎn)程信息處理、試聽(tīng)(AV)系統(tǒng)、智能電視等。

處理器1210可以解碼輸入的命令，以及處理針對(duì)儲(chǔ)存在系統(tǒng)1200中的數(shù)據(jù)的操作、比較等和控制這些操作。處理器1210可以包括微處理器單元(MPU)、中央處理單元(CPU)、單核/多核處理器、圖形處理單元(GPU)、應(yīng)用處理器(AP)、數(shù)字信號(hào)處理器(DSP)等。

主存儲(chǔ)器件1220是這樣的儲(chǔ)存器：其可以在執(zhí)行程序時(shí)暫時(shí)儲(chǔ)存、調(diào)用和執(zhí)行來(lái)自輔助存儲(chǔ)器件1230的程序碼或數(shù)據(jù)，以及即使在斷電時(shí)也可以保留存儲(chǔ)的內(nèi)容。主存儲(chǔ)器件1220可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一個(gè)或更多個(gè)。例如，主存儲(chǔ)器件1220可以包括：多個(gè)第一線(xiàn)，沿著第一方向延伸；多個(gè)第二線(xiàn)，沿著與第一方向交叉的第二方向延伸；多個(gè)可變電阻元件，設(shè)置在第一線(xiàn)與第二線(xiàn)之間且位于第一線(xiàn)和第二線(xiàn)的交叉處；以及插塞，連接到每個(gè)第一線(xiàn)的第一部分，其中，插塞包括導(dǎo)電層和具有比導(dǎo)電層的電阻值高的電阻值的材料層。由此，可以改善主存儲(chǔ)器件1220的操作特性和可靠性。結(jié)果，可以改善系統(tǒng)1200的操作特性和可靠性。

此外，主存儲(chǔ)器件1220還可以包括在斷電時(shí)所有內(nèi)容都被擦除的易失性存儲(chǔ)器類(lèi)型的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)等。與此不同，主存儲(chǔ)器件1220可以不包括根據(jù)實(shí)施方式的半導(dǎo)體器件，但是可以包括在斷電時(shí)所有內(nèi)容都被擦除的易失性存儲(chǔ)器類(lèi)型的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)等。

輔助存儲(chǔ)器件1230是用于儲(chǔ)存程序碼或數(shù)據(jù)的存儲(chǔ)器件。盡管輔助存儲(chǔ)器件1230的速度比主存儲(chǔ)器件1220慢，但是輔助存儲(chǔ)器件1230可以?xún)?chǔ)存更大量的數(shù)據(jù)。輔助存儲(chǔ)器件1230可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一個(gè)或更多個(gè)。例如，輔助存儲(chǔ)器件1230可以包括：多個(gè)第一線(xiàn)，沿著第一方向延伸；多個(gè)第二線(xiàn)，沿著與第一方向交叉的第二方向延伸；多個(gè)可變電阻元件，設(shè)置在第一線(xiàn)與第二線(xiàn)之間且位于第一線(xiàn)和第二線(xiàn)的交叉處；以及插塞，連接到每個(gè)第一線(xiàn)的第一部分，其中，插塞包括導(dǎo)電層和具有比導(dǎo)電層的電阻值高的電阻值的材料層。由此，可以改善輔助存儲(chǔ)器件1230的操作特性和可靠性。結(jié)果，可以改善系統(tǒng)1200的操作特性和可靠性。

此外，輔助存儲(chǔ)器件1230還可以包括數(shù)據(jù)儲(chǔ)存系統(tǒng)(見(jiàn)圖10的附圖標(biāo)記1300)，諸如利用磁學(xué)的磁帶、磁盤(pán)、利用光學(xué)的光盤(pán)、利用磁學(xué)和光學(xué)二者的磁光盤(pán)、固態(tài)盤(pán)(SSD)、USB存儲(chǔ)器(通用串行總線(xiàn)存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型閃存(CF)卡等。與此不同，輔助存儲(chǔ)器件1230可以不包括根據(jù)本實(shí)施方式的半導(dǎo)體器件，但是可以包括數(shù)據(jù)儲(chǔ)存系統(tǒng)(見(jiàn)圖10的附圖標(biāo)記1300)，諸如利用磁學(xué)的磁帶、磁盤(pán)、利用光學(xué)的光盤(pán)、利用磁學(xué)和光學(xué)二者的磁光盤(pán)、固態(tài)盤(pán)(SSD)、USB存儲(chǔ)器(通用串行總線(xiàn)存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型閃存(CF)卡等。

接口設(shè)備1240可以用來(lái)執(zhí)行本實(shí)施方式的系統(tǒng)1200與外部設(shè)備之間的命令和數(shù)據(jù)的交換。接口設(shè)備1240可以是小型鍵盤(pán)、鍵盤(pán)、鼠標(biāo)、揚(yáng)聲器、麥克風(fēng)、顯示器、各種人機(jī)交互設(shè)備(HID)、通信設(shè)備等。通信設(shè)備可以包括能夠與有線(xiàn)網(wǎng)絡(luò)連接的模塊、能與無(wú)線(xiàn)網(wǎng)絡(luò)連接的模塊以及它們兩者。有線(xiàn)網(wǎng)絡(luò)模塊可以包括局域網(wǎng)絡(luò)(LAN)、通用串行總線(xiàn)(USB)、以太網(wǎng)、電力線(xiàn)通信(PLC)等，諸如經(jīng)由傳輸線(xiàn)發(fā)送和接收數(shù)據(jù)的各種設(shè)備。無(wú)線(xiàn)網(wǎng)絡(luò)模塊可以包括紅外數(shù)據(jù)協(xié)會(huì)(IrDA)、碼分多址(CDMA)、時(shí)分多址(TDMA)、頻分多址(FDMA)、無(wú)線(xiàn)LAN、無(wú)線(xiàn)個(gè)域網(wǎng)(Zigbee)、泛在傳感器網(wǎng)絡(luò)(USN)、藍(lán)牙、射頻識(shí)別(RFID)、長(zhǎng)期演進(jìn)(LTE)、近場(chǎng)通信(NFC)、無(wú)線(xiàn)寬帶網(wǎng)絡(luò)(Wibro)、高速下行鏈路分組接入(HSDPA)、寬帶CDMA(WCDMA)、超寬帶(UWB)等，諸如不使用傳輸線(xiàn)來(lái)發(fā)送和接收數(shù)據(jù)的各種設(shè)備。

圖11是基于所公開(kāi)技術(shù)的實(shí)施存儲(chǔ)電路的數(shù)據(jù)儲(chǔ)存系統(tǒng)的配置圖的示例。

參見(jiàn)圖11，數(shù)據(jù)儲(chǔ)存系統(tǒng)1300可以包括：儲(chǔ)存設(shè)備1310，作為用于儲(chǔ)存數(shù)據(jù)的部件而具有非易失性特性；控制器1320，控制儲(chǔ)存設(shè)備1310；接口1330，用于與外部設(shè)備的連接；以及暫時(shí)儲(chǔ)存設(shè)備1340，用于暫時(shí)儲(chǔ)存數(shù)據(jù)。數(shù)據(jù)儲(chǔ)存系統(tǒng)1300可以是諸如硬盤(pán)驅(qū)動(dòng)器(HDD)、緊湊盤(pán)只讀存儲(chǔ)器(CDROM)、數(shù)字通用盤(pán)(DVD)和固態(tài)硬盤(pán)(SSD)等的盤(pán)類(lèi)型；以及諸如USB存儲(chǔ)器(通用串行總線(xiàn)存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型閃存(CF)卡等的卡類(lèi)型。

儲(chǔ)存設(shè)備1310可以包括半永久地儲(chǔ)存數(shù)據(jù)的非易失性存儲(chǔ)器。非易失性存儲(chǔ)器可以包括ROM(只讀存儲(chǔ)器)、NOR閃存、NAND閃存、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、磁隨機(jī)存取存儲(chǔ)器(MRAM)等。

控制器1320可以控制儲(chǔ)存設(shè)備1310與接口1330之間的數(shù)據(jù)的交換。為此，控制器1320可以包括處理器1321，處理器1321執(zhí)行用于處理經(jīng)由接口1330從數(shù)據(jù)儲(chǔ)存系統(tǒng)1300外部輸入的命令的操作等。

接口1330執(zhí)行數(shù)據(jù)儲(chǔ)存系統(tǒng)1300與外部設(shè)備之間的命令和數(shù)據(jù)的交換。在數(shù)據(jù)儲(chǔ)存系統(tǒng)1300是卡型的情況下，接口1330可以與用在以下設(shè)備中的接口兼容，諸如USB存儲(chǔ)器(通用串行總線(xiàn)存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型閃存(CF)卡等，或者接口1330可以與用在與上述設(shè)備相似的設(shè)備中的接口兼容。在數(shù)據(jù)儲(chǔ)存系統(tǒng)1300是盤(pán)型的情況下，接口1330可以與以下接口兼容，諸如IDE(集成電子設(shè)備)、SATA(串行高級(jí)技術(shù)附件)、SCSI(小型計(jì)算機(jī)系統(tǒng)接口)、eSATA(外部SATA)、PCMCIA(個(gè)人計(jì)算機(jī)存儲(chǔ)卡國(guó)際協(xié)會(huì))、USB(通用串行總線(xiàn))等，或者接口1330可以與類(lèi)似于上述接口的接口兼容。接口1330可以與彼此具有不同類(lèi)型的一個(gè)或更多個(gè)接口兼容。

暫時(shí)儲(chǔ)存設(shè)備1340可以暫時(shí)地儲(chǔ)存數(shù)據(jù)，用于根據(jù)與外部設(shè)備、控制器和系統(tǒng)的接口的多樣化和高性能在接口1330與儲(chǔ)存設(shè)備1310之間有效地傳送數(shù)據(jù)。用于暫時(shí)儲(chǔ)存數(shù)據(jù)的暫時(shí)儲(chǔ)存設(shè)備1340可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一個(gè)或更多個(gè)。暫時(shí)儲(chǔ)存設(shè)備1340可以包括：多個(gè)第一線(xiàn)，沿著第一方向延伸；多個(gè)第二線(xiàn)，沿著與第一方向交叉的第二方向延伸；多個(gè)可變電阻元件，設(shè)置在第一線(xiàn)與第二線(xiàn)之間且位于第一線(xiàn)和第二線(xiàn)的交叉處；以及插塞，連接到每個(gè)第一線(xiàn)的第一部分，其中，插塞包括導(dǎo)電層和具有比導(dǎo)電層的電阻值高的電阻值的材料層。由此，可以改善儲(chǔ)存設(shè)備1310或暫時(shí)儲(chǔ)存設(shè)備1340的操作特性和可靠性。結(jié)果，可以改善數(shù)據(jù)儲(chǔ)存系統(tǒng)1300的操作特性、可靠性和數(shù)據(jù)儲(chǔ)存特性。

圖12是基于所公開(kāi)技術(shù)的實(shí)施存儲(chǔ)電路的存儲(chǔ)系統(tǒng)的配置圖的示例。

參見(jiàn)圖12，存儲(chǔ)系統(tǒng)1400可以包括作為儲(chǔ)存數(shù)據(jù)的部件的具有非易失性特性的存儲(chǔ)器1410、控制存儲(chǔ)器1410的存儲(chǔ)器控制器1420、用于與外部設(shè)備的連接的接口1430等。存儲(chǔ)系統(tǒng)1400可以是諸如固態(tài)盤(pán)(SSD)、USB存儲(chǔ)器(通用串行總線(xiàn)存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型閃存(CF)卡等的卡型。

用于儲(chǔ)存數(shù)據(jù)的存儲(chǔ)器1410可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一個(gè)或更多個(gè)。例如，存儲(chǔ)器1410可以包括：多個(gè)第一線(xiàn)，沿著第一方向延伸；多個(gè)第二線(xiàn)，沿著與第一方向交叉的第二方向延伸；多個(gè)可變電阻元件，設(shè)置在第一線(xiàn)與第二線(xiàn)之間且位于第一線(xiàn)和第二線(xiàn)的交叉處；以及插塞，連接到每個(gè)第一線(xiàn)的第一部分，其中，插塞包括導(dǎo)電層和具有比導(dǎo)電層的電阻值高的電阻值的材料層。由此，可以改善存儲(chǔ)器1410的操作特性和可靠性。結(jié)果，可以改善存儲(chǔ)系統(tǒng)1400的操作特性、可靠性和存儲(chǔ)特性。

此外，根據(jù)本實(shí)施方式的存儲(chǔ)器1410還可以包括具有非易失性特性的ROM(只讀存儲(chǔ)器)、NOR閃存、NAND閃存、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、磁隨機(jī)存取存儲(chǔ)器(MRAM)等。

存儲(chǔ)器控制器1420可以控制存儲(chǔ)器1410與接口1430之間的數(shù)據(jù)的交換。為此，存儲(chǔ)器控制器1420可以包括處理器1421，處理器1421執(zhí)行用于對(duì)經(jīng)由接口1430從存儲(chǔ)系統(tǒng)1400的外部輸入的命令進(jìn)行處理的操作。

接口1430執(zhí)行存儲(chǔ)系統(tǒng)1400與外部設(shè)備之間的命令和數(shù)據(jù)的交換。接口1330可以與用在以下設(shè)備中的接口兼容，諸如USB存儲(chǔ)器(通用串行總線(xiàn)存儲(chǔ)器)、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、緊湊型閃存(CF)卡等，或者接口1430可以與用在與上述設(shè)備相似的設(shè)備中的接口兼容。接口1430可以與彼此具有不同類(lèi)型的一個(gè)或更多個(gè)接口兼容。

根據(jù)本實(shí)施方式的存儲(chǔ)系統(tǒng)1400還可以包括緩沖存儲(chǔ)器1440，緩沖存儲(chǔ)器1440用于根據(jù)與外部設(shè)備、存儲(chǔ)器控制器和存儲(chǔ)系統(tǒng)的接口的多樣化和高性能在接口1430與存儲(chǔ)器1410之間有效地傳送數(shù)據(jù)。例如，用于暫時(shí)儲(chǔ)存數(shù)據(jù)的緩沖存儲(chǔ)器1440可以包括根據(jù)實(shí)施方式的上述半導(dǎo)體器件中的一個(gè)或更多個(gè)。緩沖存儲(chǔ)器1440可以包括：多個(gè)第一線(xiàn)，沿著第一方向延伸；多個(gè)第二線(xiàn)，沿著與第一方向交叉的第二方向延伸；多個(gè)可變電阻元件，設(shè)置在第一線(xiàn)與第二線(xiàn)之間且位于第一線(xiàn)和第二線(xiàn)的交叉處；以及插塞，連接到每個(gè)第一線(xiàn)的第一部分，其中，插塞包括導(dǎo)電層和具有比導(dǎo)電層的電阻值高的電阻值的材料層。由此，可以改善緩沖存儲(chǔ)器1440的操作特性和可靠性。結(jié)果，可以改善存儲(chǔ)系統(tǒng)1400的操作特性、可靠性和存儲(chǔ)特性。

另外，根據(jù)本實(shí)施方式的緩沖存儲(chǔ)器1440還可以包括：具有易失性特性的SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)、DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)等；以及具有非易失性特性的相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、自旋轉(zhuǎn)移力矩隨機(jī)存取存儲(chǔ)器(STTRAM)、磁隨機(jī)存取存儲(chǔ)器(MRAM)等。與此不同，緩沖存儲(chǔ)器1440可以不包括根據(jù)實(shí)施方式的半導(dǎo)體器件，但是可以包括：具有易失性特性的SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)、DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)等；以及具有非易失性特性的相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、自旋轉(zhuǎn)移力矩隨機(jī)存取存儲(chǔ)器(STTRAM)、磁隨機(jī)存取存儲(chǔ)器(MRAM)等。

基于本文件中公開(kāi)的存儲(chǔ)器件的圖8至圖12中的電子設(shè)備或系統(tǒng)的上述示例中的特征可以在各種設(shè)備、系統(tǒng)或應(yīng)用中實(shí)施。一些示例包括移動(dòng)電話(huà)或其他便攜式通信設(shè)備、平板電腦、筆記本電腦或膝上型電腦、游戲機(jī)、智能電視機(jī)、電視機(jī)機(jī)頂盒、多媒體服務(wù)器、具有或不具有無(wú)線(xiàn)通信功能的數(shù)碼相機(jī)、具有無(wú)線(xiàn)通信能力的手表或其他可穿戴的設(shè)備。

盡管本專(zhuān)利文件包含許多細(xì)節(jié)，但是這些不應(yīng)理解為對(duì)任何發(fā)明的范圍或可要求保護(hù)的內(nèi)容的范圍的限制，而是對(duì)可針對(duì)特定發(fā)明的特定實(shí)施例的特征的描述。本專(zhuān)利文件中描述的在分開(kāi)的實(shí)施例的上下文中的特定特征也可以在單個(gè)實(shí)施例中組合實(shí)施。相反地，在單個(gè)實(shí)施例的上下文中描述的各種特征也可以在多個(gè)實(shí)施例中分開(kāi)地實(shí)施，或者以任何合適的子組合來(lái)實(shí)施。另外，盡管特征在上面可以被描述為在特定組合中起作用，甚至初始要求這樣，但是在一些情況下，來(lái)自要求的組合的一個(gè)或更多個(gè)特征可以從組合去除，以及要求的組合可以針對(duì)子組合或子組合的變型。

類(lèi)似地，盡管在附圖中以特定順序描繪了操作，但是這不應(yīng)被理解為需要這些操作以示出的特定順序來(lái)執(zhí)行或按順序次序來(lái)執(zhí)行，或者不應(yīng)被理解為需要執(zhí)行所有示出的操作來(lái)實(shí)現(xiàn)期望的結(jié)果。另外，本專(zhuān)利文件中描述的實(shí)施例中的各種系統(tǒng)部件的分開(kāi)不應(yīng)被理解為在所有實(shí)施例中都需要這種分開(kāi)。

僅描述了若干實(shí)施方式和示例。可以基于本專(zhuān)利文件中所描述和圖示的內(nèi)容作出其他實(shí)施方式、增強(qiáng)和變型。