本發(fā)明涉及一種半導(dǎo)體芯片、一種半導(dǎo)體裝置及其制造方法，且更明確地說(shuō)涉及一種半導(dǎo)體芯片和一種能夠在所述半導(dǎo)體芯片下方布設(shè)再分布層(rdl)的半導(dǎo)體裝置，及其制造方法。

背景技術(shù)：

常規(guī)半導(dǎo)體封裝可包含襯底和安置在襯底上的半導(dǎo)體芯片。襯底可包含rdl和凸塊襯墊。半導(dǎo)體芯片可包含接合到襯底的芯片接合區(qū)域中的凸塊襯墊的支柱。rdl可需要繞過(guò)芯片接合區(qū)域或遠(yuǎn)離芯片接合區(qū)域布設(shè)，以避免rdl與芯片接合區(qū)域中的凸塊襯墊之間的短路。然而，此配置可導(dǎo)致rdl中增加的路徑長(zhǎng)度和增加的阻抗，且因此不利地影響半導(dǎo)體封裝內(nèi)電路的性能。

技術(shù)實(shí)現(xiàn)要素：

在一方面中，一種半導(dǎo)體芯片包含芯片主體、至少一個(gè)第一支柱和至少一個(gè)第二支柱。第一支柱鄰近于芯片主體的表面而安置。第一支柱具有來(lái)自仰視圖的第一構(gòu)型，所述第一構(gòu)型具有沿著第一方向的第一寬度和沿著垂直于所述第一方向的第二方向的第二寬度，且所述第一構(gòu)型的所述第一寬度大于所述第一構(gòu)型的所述第二寬度。第二支柱鄰近于芯片主體的表面而安置，所述第二支柱具有來(lái)自仰視圖的第二構(gòu)型，且所述第一構(gòu)型的形狀不同于所述第二構(gòu)型的形狀。

在一方面中，一種半導(dǎo)體裝置包含一襯底主體、多個(gè)第一凸塊襯墊和一rdl。第一凸塊襯墊鄰近于襯底主體的表面而安置，所述第一凸塊襯墊中的每一者具有來(lái)自俯視圖的第一構(gòu)型，所述第一構(gòu)型具有沿著第一方向的第一寬度和沿著垂直于所述第一方向的第二方向的第二寬度，且所述第一構(gòu)型的第一寬度大于所述第一構(gòu)型的第二寬度。rdl鄰近于襯底主體的表面而安置，且rdl包含安置于兩個(gè)第一凸塊襯墊之間的第一部分。

在一方面中，一種半導(dǎo)體裝置包含襯底主體、襯底主體上的芯片接合區(qū)域，和rdl。rdl鄰近于襯底主體的的表面而安置。rdl包含安置在芯片接合區(qū)域內(nèi)的第一部分和安置在芯片接合區(qū)域外部的第二部分。第一部分的寬度小于第二部分的寬度。

在一方面中，一種制造方法包含：(a)提供襯底主體，所述主體包含鄰近于其表面的襯墊；(b)形成鄰近于襯底主體的表面且覆蓋襯墊的光致抗蝕劑層；(c)在所述光致抗蝕劑層中形成第一開(kāi)口和第二開(kāi)口以暴露所述襯墊，其中第二開(kāi)口的形狀不同于第一開(kāi)口的形狀，且第二開(kāi)口中的每一者的橫截面面積大體上等于第一開(kāi)口中的每一者的橫截面面積；(d)用金屬同時(shí)填充所述第一開(kāi)口和所述第二開(kāi)口；以及(e)移除所述光致抗蝕劑層。

附圖說(shuō)明

圖1說(shuō)明根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體芯片的仰視圖。

圖2說(shuō)明根據(jù)本發(fā)明的實(shí)施例的圖1中展示的區(qū)a1的放大視圖。

圖3說(shuō)明根據(jù)本發(fā)明的實(shí)施例的圖2中展示的區(qū)a1的橫截面圖。

圖4說(shuō)明根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置的俯視圖。

圖5說(shuō)明根據(jù)本發(fā)明的實(shí)施例的圖4中展示的區(qū)a4的放大視圖。

圖6說(shuō)明根據(jù)本發(fā)明的實(shí)施例的圖5中展示的區(qū)a4的橫截面圖。

圖7說(shuō)明根據(jù)本發(fā)明的實(shí)施例的圖5中展示的區(qū)a4的橫截面圖。

圖8說(shuō)明半導(dǎo)體封裝的俯視圖。

圖9說(shuō)明根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置的俯視圖。

圖10說(shuō)明根據(jù)本發(fā)明的實(shí)施例的圖9中展示的區(qū)a9的放大視圖。

圖11說(shuō)明根據(jù)本發(fā)明的實(shí)施例的圖10中展示的區(qū)a9的橫截面圖。

圖12說(shuō)明根據(jù)本發(fā)明的實(shí)施例的圖10中展示的區(qū)a9的橫截面圖。

圖13說(shuō)明根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置的橫截面圖。

圖14說(shuō)明根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置的橫截面圖。

圖15說(shuō)明根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置的俯視圖。

圖16a、圖16b、圖16c和圖16d說(shuō)明根據(jù)本發(fā)明的實(shí)施例的制造方法。

具體實(shí)施方式

本發(fā)明提供一種允許減小rdl中的電路路徑長(zhǎng)度的改進(jìn)的半導(dǎo)體封裝結(jié)構(gòu)。

半導(dǎo)體芯片的支柱可接合到襯底的芯片接合區(qū)域中的凸塊襯墊，且芯片接合區(qū)域中的每一凸塊襯墊的大小和位置可對(duì)應(yīng)于對(duì)應(yīng)支柱的大小和位置。鄰近支柱之間的間距可較小，且對(duì)應(yīng)地，芯片接合區(qū)域中的鄰近凸塊襯墊之間的間距也可較小。因此，芯片接合區(qū)域中的兩個(gè)鄰近凸塊襯墊之間的間隙可較小。如果rdl的一部分穿過(guò)所述間隙，那么存在歸因于rdl接觸凸塊襯墊中的一或兩者而發(fā)生的短路的風(fēng)險(xiǎn)。為解決此些問(wèn)題，rdl可經(jīng)設(shè)計(jì)以繞過(guò)芯片接合區(qū)域中的凸塊襯墊或遠(yuǎn)離所述凸塊襯墊而布設(shè)。然而，此繞過(guò)或遠(yuǎn)離布設(shè)可大大增加rdl中電路路徑的路徑長(zhǎng)度(和阻抗)。因此，此繞過(guò)或遠(yuǎn)離布設(shè)設(shè)計(jì)可能會(huì)不利地影響半導(dǎo)體封裝內(nèi)的電路的性能。

為解決以上問(wèn)題，形成改進(jìn)的結(jié)構(gòu)，其經(jīng)由改進(jìn)的支柱結(jié)構(gòu)和凸塊襯墊結(jié)構(gòu)提供rdl中的電路路徑的較短路徑長(zhǎng)度(和較低阻抗)。所描述的技術(shù)可有助于產(chǎn)生具有改進(jìn)的性能的電路。改進(jìn)的支柱結(jié)構(gòu)提供鄰近支柱之間更寬的間隙，且改進(jìn)的凸塊襯墊結(jié)構(gòu)提供鄰近凸塊襯墊之間更寬的間隙，使得rdl的一部分可直接穿過(guò)兩個(gè)鄰近凸塊襯墊之間的間隙空間而非繞過(guò)或遠(yuǎn)離布設(shè)。短路的風(fēng)險(xiǎn)較低，因?yàn)閞dl的所述部分將不容易接觸所述兩個(gè)凸塊襯墊中的一或兩者。

圖1說(shuō)明根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體芯片10的仰視圖。半導(dǎo)體芯片10包含用于電連接的第一支柱101和第二支柱102。第一支柱101具有來(lái)自仰視圖的第一構(gòu)型，且第二支柱102具有來(lái)自仰視圖的第二構(gòu)型，且第一構(gòu)型的形狀不同于第二構(gòu)型的形狀。在一或多個(gè)實(shí)施例中，第一支柱101的第一構(gòu)型的形狀大體上為橢圓形，且第二支柱102的第二構(gòu)型的形狀大體上為圓形。

第一支柱101沿著第一方向d1布置。第一支柱101布置成陣列，且第二支柱102經(jīng)布置以使得存在第二支柱102的陣列，在第一支柱101的陣列的兩側(cè)中的每一者上具有第二支柱102的一子陣列。在圖1的實(shí)施例中，存在第一支柱101的陣列中的兩行，且第二支柱102的每一陣列布置成環(huán)形鏈路結(jié)構(gòu)。應(yīng)注意，第一支柱101的兩個(gè)行之間的間隙空間對(duì)應(yīng)于襯底的rdl的一部分。

從圖1中說(shuō)明的仰視圖來(lái)看，鈍化層108暴露第一支柱101和第二支柱102。

圖2說(shuō)明根據(jù)本發(fā)明的實(shí)施例的圖1中展示的半導(dǎo)體芯片10的區(qū)a1的放大視圖。第一支柱101的第一構(gòu)型具有沿著第一方向d1的第一寬度w1和沿著垂直于第一方向d1的第二方向d2的第二寬度w2。第一支柱101的第一構(gòu)型的第一寬度w1大于第一支柱101的第一構(gòu)型的第二寬度w2。在一或多個(gè)實(shí)施例中，第一支柱101的第一構(gòu)型的第一寬度w1是第一支柱101的第一構(gòu)型的第二寬度w2的至少約2倍、至少約3倍或約4倍到約9倍。換句話說(shuō)，(w1)>(n)(w2)，其中，在一些實(shí)施例中，4≤n≤9。在所展示的實(shí)施例中，在圖2中，第二支柱102的第二構(gòu)型的形狀近似為圓形且具有直徑w'。換句話說(shuō)，第二支柱102的第二構(gòu)型具有沿著第一方向d1和沿著第二方向d2的直徑w'。更一般地說(shuō)，第二構(gòu)型具有沿著第一方向d1的第一寬度和沿著垂直于第一方向的第二方向d2的第二寬度，且第二構(gòu)型的第一寬度大體上等于第二構(gòu)型的第二寬度。在圖2中展示的實(shí)施例中，第一支柱101的第一構(gòu)型的第一寬度w1為第二支柱102的直徑w'的約兩倍，且第一支柱101的第一構(gòu)型的第二寬度w2為第二支柱102的直徑w'的約二分之一。因此，在此實(shí)施例中，第一支柱101的第一構(gòu)型的第一寬度w1近似為第一支柱101的第一構(gòu)型的第二寬度w2的四倍。在一些實(shí)施例中，第一支柱101的第一構(gòu)型的面積大體上等于第二支柱102的第二構(gòu)型的面積。

返回參看圖1，應(yīng)注意，鄰近的第一支柱101之間的間距可類似于或可不同于鄰近的第二支柱102之間的間距。應(yīng)進(jìn)一步注意，第一支柱101與鄰近的第二支柱102之間的間距可類似于或可不同于鄰近的第一支柱101之間的間距或鄰近的第二支柱102之間的間距。

圖3說(shuō)明沿著圖2的線3-3截取的橫截面圖。半導(dǎo)體芯片10包含芯片主體106、第一支柱101、第二支柱102、第一支柱襯墊103、第二支柱襯墊104和鈍化層108。芯片主體106具有第一表面106a。第一支柱101和第二支柱102鄰近于芯片主體106的第一表面106a而安置。在圖3中所說(shuō)明的實(shí)施例中，第一支柱襯墊103、第二支柱襯墊104和鈍化層108安置在芯片主體106的第一表面106a上。鈍化層108覆蓋芯片主體106的第一表面106a，且部分覆蓋第一支柱襯墊103和第二支柱襯墊104從而在第一支柱襯墊103和第二支柱襯墊104中的相應(yīng)者上形成多個(gè)開(kāi)口。第一支柱101和第二支柱102分別安置在對(duì)應(yīng)于第一支柱襯墊103和第二支柱襯墊104的開(kāi)口中。

第一支柱101中的每一者具有第二寬度w2，且第二支柱102中的每一者具有直徑w'。在一或多個(gè)實(shí)施例中，第一支柱101的第二寬度w2小于第二支柱102的直徑w'。舉例來(lái)說(shuō)，第一支柱101的第二寬度w2為(但不限于)第二支柱102的直徑w'的約二分之一。在一或多個(gè)實(shí)施例中，對(duì)應(yīng)于第一支柱101的第一支柱襯墊103的橫截面尺寸小于對(duì)應(yīng)于第二支柱102的第二支柱襯墊104的橫截面尺寸。在其它實(shí)施例中，第一支柱襯墊103與第二支柱襯墊104的橫截面尺寸可類似。

圖4說(shuō)明根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置4的俯視圖。半導(dǎo)體裝置4可為襯底或插入件，且包含襯底主體46、凸塊襯墊40、接合墊44、一或多個(gè)芯片接合區(qū)域c1、c2，以及rdl47。凸塊襯墊40、接合墊44、芯片接合區(qū)域c1、c2以及rdl47安置在襯底主體46的表面46a上或鄰近于表面46a而安置。

從俯視圖來(lái)看，每一凸塊襯墊40具有近似相同的形狀，且每一凸塊襯墊40是具有與凸塊襯墊40中的其它者近似相同的直徑的近似圓形。凸塊襯墊40是為待安置在其上的凸塊而提供，以連接到半導(dǎo)體芯片的相應(yīng)支柱。如圖4中所展示，凸塊襯墊40布置成陣列，其中凸塊襯墊40的一子陣列布置在芯片接合區(qū)域c1中，且凸塊襯墊40的一子陣列布置在芯片接合區(qū)域c2中。半導(dǎo)體裝置40的一側(cè)上的一組凸塊襯墊40的最外環(huán)圈周圍的虛擬周界勾勒芯片接合區(qū)域c1，且半導(dǎo)體裝置40的另一側(cè)上的另一組凸塊襯墊40的另一最外環(huán)圈周圍的另一虛擬周界勾勒芯片接合區(qū)域c2。芯片接合區(qū)域c1、c2中的每一者的虛擬周界內(nèi)的面積大體上等于對(duì)應(yīng)半導(dǎo)體芯片的表面面積。

接合墊44是為待安置在其上的互連元件(例如，焊料球)而提供；舉例來(lái)說(shuō)，以連接到母板。接合墊44安置在襯底主體46的外圍處且包圍凸塊襯墊40。接合墊44的尺寸大于凸塊襯墊40的對(duì)應(yīng)尺寸(俯視圖中)。

rdl47、凸塊襯墊40和接合墊44可在相同工藝階段期間(例如，在相同鍍敷和蝕刻階段中)形成。rdl47、凸塊襯墊40和接合墊44在相同層中，是經(jīng)圖案化電路層的部分，且由相同材料(例如，銅)制成。rdl47將凸塊襯墊40彼此連接，將接合墊44彼此連接，且/或?qū)⑼箟K襯墊40連接到接合墊44。

在所展示的實(shí)施例中，在圖4中，rdl47包含第一部分47a、第二部分47b、第三部分47c和第四部分47d。第一部分47a安置在芯片接合區(qū)域c1內(nèi)且在凸塊襯墊40的兩個(gè)行之間。也就是說(shuō)，第一部分47a安置在凸塊襯墊40的兩個(gè)行之間的間隙處。因此，rdl47的第一部分47a延伸穿過(guò)芯片接合區(qū)域c1，且與第一方向d1平行。第一部分47a物理上連接到芯片接合區(qū)域c1外部的電元件。在一或多個(gè)實(shí)施例中，電元件為接合墊44、rdl47的第二部分47b，或另一芯片接合區(qū)域(例如，c2)中的凸塊襯墊40。應(yīng)注意，電元件和rdl47是相同層的一部分。

rdl47的第二部分47b安置在芯片接合區(qū)域c1外部，且物理上連接第一部分47a和接合墊44，或第一部分47a和第三部分47c。第三部分47c安置在芯片接合區(qū)域c1內(nèi)且物理上連接兩個(gè)凸塊襯墊40。第四部分47d物理上連接凸塊襯墊40和接合墊44。在一或多個(gè)實(shí)施例中，第二部分47b、第三部分47c和第四部分47d的寬度大體上相同；且第一部分47a的寬度小于第二部分47b的寬度。rdl47的包含第一部分47a和第二部分47b的片段大體上為直式的。第一部分47a和第二部分47b的直接連接路徑穿過(guò)凸塊襯墊40的兩個(gè)行之間的間隙而不繞過(guò)芯片接合區(qū)域c1或遠(yuǎn)離芯片接合區(qū)域c1來(lái)布設(shè)。此外，因?yàn)榈谝徊糠?7a的寬度小于第二部分47b的寬度，所以短路的風(fēng)險(xiǎn)為低，因?yàn)閞dl47的第一部分47a通常將不接觸凸塊襯墊40的兩個(gè)行中的一或兩者。因此，rdl47的電路路徑的長(zhǎng)度(和其阻抗)可大大減小。換句話說(shuō)，此實(shí)施例對(duì)于產(chǎn)生性能改進(jìn)的電路是有益的。

圖5說(shuō)明根據(jù)本發(fā)明的實(shí)施例的圖4中展示的半導(dǎo)體裝置4的區(qū)a4的放大視圖。連接兩個(gè)凸塊襯墊40的第三部分47c具有寬度l，第一部分47a具有寬度l1，且第二部分47b具有寬度l2。在一或多個(gè)實(shí)施例中，第三部分47c的寬度l大體上等于第二部分47b的寬度l2，且第一部分47a的寬度l1為第二部分47b的寬度l2的約二分之一。在其它實(shí)施例中，第一部分47a的寬度l1為第二部分47b的寬度l2的約1/3。其它實(shí)施例使寬度l、l1和l2相對(duì)于彼此變化。

圖6說(shuō)明沿著圖5的線6-6截取的橫截面圖。如圖6中所展示，半導(dǎo)體裝置4包括襯底主體46、凸塊襯墊40和rdl47。凸塊襯墊40和rdl47鄰近于襯底主體46的表面46a而安置。rdl47包含安置于兩個(gè)凸塊襯墊40之間的第一部分47a。如圖6中所展示，rdl47的第一部分47a的寬度l1為凸塊襯墊40中的每一者的直徑w3的約三分之一。在一或多個(gè)實(shí)施例中，第一部分47a的寬度l1可為(但不限于)凸塊襯墊40中的每一者的直徑w3的約二分之一到約四分之一。此外，其間無(wú)第一部分47a的兩個(gè)鄰近凸塊襯墊40之間的間距wx大體上與其間具有第一部分47a的兩個(gè)鄰近凸塊襯墊40之間的間距wx相同。因此，rdl47可布設(shè)在凸塊襯墊40之間。

圖7說(shuō)明根據(jù)本發(fā)明的實(shí)施例的圖6的半導(dǎo)體裝置4的橫截面圖，其中保護(hù)層48安置在襯底主體46的表面46a上，且凸塊43安置在相應(yīng)凸塊襯墊40上。保護(hù)層48覆蓋襯底主體46的表面46a和rdl47，且部分覆蓋凸塊襯墊40從而在凸塊襯墊40的對(duì)應(yīng)者上方形成多個(gè)開(kāi)口。凸塊43安置在對(duì)應(yīng)于凸塊襯墊40的開(kāi)口中。凸塊43為圓柱形。凸塊43的大小和位置對(duì)應(yīng)于凸塊襯墊40的大小和位置。因此，因?yàn)閮蓚€(gè)鄰近凸塊襯墊40之間的間距wx對(duì)于每對(duì)鄰近凸塊襯墊40是恒定的(大致相同)，所以當(dāng)凸塊43定位在所有凸塊襯墊40上時(shí)每對(duì)鄰近凸塊43之間的間距也可為恒定的(大致相同)。應(yīng)注意，圖4中，存在不含凸塊襯墊40的區(qū)域；術(shù)語(yǔ)相對(duì)于凸塊襯墊40對(duì)或凸塊43對(duì)“鄰近”并不包含跨越此空區(qū)域的對(duì)。

圖8說(shuō)明借助于比較來(lái)自俯視圖的電路設(shè)計(jì)。圖8的電路設(shè)計(jì)包含芯片接合區(qū)域c3、凸塊襯墊40a和rdl49的部分49a。圖8的電路設(shè)計(jì)并不允許在凸塊襯墊40a之間布設(shè)rdl。芯片接合區(qū)域c3的尺寸與圖4的芯片接合區(qū)域c1或c2的尺寸大致相同。凸塊襯墊40a安置在芯片接合區(qū)域c3內(nèi)。rdl49的部分49a具有恒定的寬度，且圖8中的rdl49的部分49a的寬度與圖4中的rdl47的第二部分47b的寬度相同。圖8中的rdl49的部分49a安置在芯片接合c3外部且布設(shè)在芯片接合區(qū)域c3周圍。

出于比較的目的，在圖8的電路設(shè)計(jì)的實(shí)例中，芯片接合區(qū)域c3的寬度約為7毫米(mm)，部分49a的寬度約為20微米(μm)，部分49a的厚度約為3μm，從點(diǎn)p3到點(diǎn)p4的部分49a的長(zhǎng)度約為20.7mm，且從點(diǎn)p3到點(diǎn)p4的部分49a的電阻約為5.8歐姆。

相比而言，針對(duì)圖4的實(shí)施例的實(shí)例，芯片接合區(qū)域c1的寬度約為7mm(類似于圖8的芯片接合區(qū)域c3的寬度)、第二部分47b的寬度l2約為20μm(類似于圖8的部分49a的寬度)，且包含第一部分47a和第二部分47b的片段的厚度約為3μm(類似于圖8的部分49a的厚度)。然而，第一部分47a的寬度l1約為10μm，從點(diǎn)p1到點(diǎn)p2的片段的長(zhǎng)度約為11.2mm，且從點(diǎn)p1到點(diǎn)p2的片段的電阻約為5.26歐姆。相比于圖8，將理解，根據(jù)圖4的實(shí)施例的配置可通過(guò)減小rdl中的路徑長(zhǎng)度來(lái)降低兩個(gè)點(diǎn)之間的電阻。

圖9說(shuō)明根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置5的俯視圖。圖9的半導(dǎo)體裝置5類似于圖4中說(shuō)明的半導(dǎo)體裝置4，差別在于：在圖9中，凸塊襯墊40包含第一凸塊襯墊401和第二凸塊襯墊402，且rdl47的第一部分47a的寬度大體上等于rdl47的第二部分47b的寬度。

第一凸塊襯墊401具有來(lái)自俯視圖的第一構(gòu)型，且第二凸塊襯墊402具有來(lái)自俯視圖的第二構(gòu)型，且第一構(gòu)型的形狀不同于第二構(gòu)型的形狀(相對(duì)于圖10提供一實(shí)例)。第一和第二凸塊襯墊401和402是針對(duì)待安置在其上的凸塊提供，以連接到半導(dǎo)體芯片的支柱。如圖9中所展示，凸塊襯墊40布置成陣列，凸塊襯墊40的一子陣列布置在芯片接合區(qū)域c1中，且凸塊襯墊40的一子陣列布置在芯片接合區(qū)域c2中。半導(dǎo)體裝置40的一側(cè)上的一組凸塊襯墊40的最外環(huán)圈周圍的虛擬周界勾勒芯片接合區(qū)域c1，且半導(dǎo)體裝置40的另一側(cè)上的另一組凸塊襯墊40的另一最外環(huán)圈周圍的另一虛擬周界勾勒芯片接合區(qū)域c2。芯片接合區(qū)域c1、c2中的每一者的虛擬周界內(nèi)的面積大體上等于對(duì)應(yīng)半導(dǎo)體芯片的表面面積。

接合墊44是為待安置在其上的互連元件(例如，焊料球)而提供；舉例來(lái)說(shuō)，以連接到母板。接合墊44安置在襯底主體46的外圍處且包圍凸塊襯墊40。接合墊44的尺寸大于凸塊襯墊40的對(duì)應(yīng)尺寸(俯視圖中)。

rdl47、凸塊襯墊40和接合墊44可在相同工藝階段期間(例如，在相同鍍敷和蝕刻階段中)形成。rdl47、凸塊襯墊40和接合墊44在相同層中，是經(jīng)圖案化電路層的部分，且由相同材料(例如，銅)制成。rdl47將凸塊襯墊40彼此連接，將接合墊44彼此連接，且/或?qū)⑼箟K襯墊40連接到接合墊44。

在所展示的實(shí)施例中，在圖9中，rdl47包含第一部分47a、第二部分47b、第三部分47c和第四部分47d。第一部分47a安置在芯片接合區(qū)域c1內(nèi)且在第一凸塊襯墊401的兩個(gè)行之間。也就是說(shuō)，第一部分47a安置在第一凸塊襯墊401的兩個(gè)行之間的間隙處。因此，rdl47的第一部分47a延伸穿過(guò)芯片接合區(qū)域c1，且與第一方向d1平行。第一部分47a物理上連接到芯片接合區(qū)域c1外部的電元件。在一或多個(gè)實(shí)施例中，電元件為接合墊44、rdl47的第二部分47b，或另一芯片接合區(qū)域(例如，c2)中的第一凸塊襯墊401或第二凸塊襯墊402。應(yīng)注意，電元件和rdl47是相同層的一部分。

rdl47的第二部分47b安置在芯片接合區(qū)域c1外部，且物理上連接第一部分47a和接合墊44，或第一部分47a和第三部分47c。第三部分47c安置在芯片接合區(qū)域c1內(nèi)且物理上連接第一凸塊襯墊401和第二凸塊襯墊402。第四部分47d物理上連接第二凸塊襯墊402和接合墊44。在一或多個(gè)實(shí)施例中，第一部分47a、第二部分47b、第三部分47c和第四部分47d的寬度大體上相同。rdl47的包含第一部分47a和第二部分47b的片段大體上為直式的。第一部分47a和第二部分47b的直接連接路徑穿過(guò)第一凸塊襯墊401的兩個(gè)行之間的間隙而不繞過(guò)芯片接合區(qū)域c1或遠(yuǎn)離芯片接合區(qū)域c1來(lái)布設(shè)。此外，因?yàn)榉较騞2上的第一凸塊襯墊401的寬度小于方向d2上的凸塊襯墊402的寬度，所以短路的風(fēng)險(xiǎn)為低，因?yàn)閞dl47的第一部分47a通常將不接觸第一凸塊襯墊401的兩個(gè)行中的一或兩者。因此，rdl47的電路路徑的長(zhǎng)度(和其阻抗)可大大減小。換句話說(shuō)，此實(shí)施例對(duì)于產(chǎn)生性能改進(jìn)的電路是有益的。

圖10說(shuō)明根據(jù)本發(fā)明的實(shí)施例的圖9中展示的半導(dǎo)體裝置5的區(qū)a9的放大視圖。在此實(shí)施例中，第一凸塊襯墊401的第一構(gòu)型的形狀大體上為橢圓形，且第二凸塊襯墊402的第二構(gòu)型的形狀大體上為圓形。第一凸塊襯墊401的第一構(gòu)型具有沿著第一方向d1的第一寬度w4和沿著垂直于第一方向d1的第二方向d2的第二寬度w5。第一凸塊襯墊401的第一構(gòu)型的第一寬度w4大于第一凸塊襯墊401構(gòu)型的第一構(gòu)型的第二寬度w5。在一或多個(gè)實(shí)施例中，第一凸塊襯墊401的第一構(gòu)型的第一寬度w4為第一凸塊襯墊401的第一構(gòu)型的第二寬度w5的至少約2倍、至少約3倍、或約4到約9倍。換句話說(shuō)，(w4)>(n)(w5)，其中在一些實(shí)施例中，4≤n≤9。

在圖10中所說(shuō)明的實(shí)施例中，第二凸塊襯墊402的第二構(gòu)型的形狀為具有直徑w的近似圓形。更一般地說(shuō)，第二構(gòu)型具有沿著第一方向d1的第一寬度和沿著垂直于第一方向的第二方向d2的第二寬度，且第二構(gòu)型的第一寬度大體上等于第二構(gòu)型的第二寬度。如圖10中所展示，第一凸塊襯墊401的第一構(gòu)型的第一寬度w4為第二凸塊襯墊402的第二構(gòu)型的直徑w的約兩倍，且凸塊襯墊401的第一構(gòu)型的第二寬度w5為第二凸塊襯墊402的第二構(gòu)型的直徑w的約二分之一。在此實(shí)施例中，第一凸塊襯墊401的第一構(gòu)型的第一寬度w4為第一凸塊襯墊401的第一構(gòu)型的第二寬度w5的約四倍。對(duì)于其它實(shí)施例預(yù)期其它相對(duì)尺寸。在一或多個(gè)實(shí)施例中，第一凸塊襯墊401的第一構(gòu)型的面積大體上等于第二凸塊襯墊402的第二構(gòu)型的面積。在一或多個(gè)實(shí)施例中，鄰近的第一凸塊襯墊401之間的間距為恒定的(每對(duì)鄰近第一凸塊襯墊401具有近似相同間距)，且鄰近的第二凸塊襯墊402之間的間距為恒定的(每對(duì)鄰近第二凸塊襯墊402具有近似相同間距)。在一或多個(gè)實(shí)施例中，鄰近的第一凸塊襯墊401與第二凸塊襯墊402之間的間距為恒定的(每對(duì)第一凸塊襯墊401鄰近于第二凸塊襯墊402具有近似相同間距)。應(yīng)注意，鄰近的第一凸塊襯墊401之間的間距、鄰近的第二凸塊襯墊402之間的間距以及鄰近的第一凸塊襯墊401與第二凸塊襯墊402之間的間距可大致相同，或可不同。

圖11說(shuō)明沿著圖10的線11-11截取的橫截面圖。如圖11中所展示，半導(dǎo)體裝置5包含襯底主體46、第一凸塊襯墊401、第二凸塊襯墊402和rdl47。第一凸塊襯墊401、第二凸塊襯墊402和rdl47鄰近于襯底主體46的表面46a而安置。rdl包含安置于兩個(gè)第一凸塊襯墊401之間的第一部分47a。此外，其間無(wú)第一部分47a的兩個(gè)鄰近凸塊襯墊40(凸塊襯墊401或402)之間的間距wx大體上與其間有第一部分47a的兩個(gè)鄰近凸塊襯墊40(凸塊襯墊401)之間的間距wx相同。因此，rdl可布設(shè)在凸塊襯墊40之間。

圖12說(shuō)明根據(jù)本發(fā)明的實(shí)施例的圖11的半導(dǎo)體裝置5的橫截面圖，其中保護(hù)層48安置在襯底主體46的表面46a上，且凸塊43安置在相應(yīng)凸塊襯墊40上。凸塊43包含安置在相應(yīng)凸塊襯墊401上的第一凸塊431和安置在相應(yīng)凸塊襯墊402上的第二凸塊432。保護(hù)層48覆蓋襯底主體46的表面46a和rdl47，且部分覆蓋凸塊襯墊40(第一凸塊襯墊401和第二凸塊襯墊402)從而在凸塊襯墊40的對(duì)應(yīng)者上方形成多個(gè)開(kāi)口。凸塊43安置在對(duì)應(yīng)于凸塊襯墊40的開(kāi)口中。第一凸塊431和第二凸塊432分別安置在對(duì)應(yīng)于第一凸塊襯墊401和第二凸塊襯墊402的開(kāi)口中。凸塊43為圓柱形。凸塊43的大小和位置對(duì)應(yīng)于凸塊襯墊40的大小和位置。因此，如果兩個(gè)鄰近凸塊襯墊40之間的間距wx對(duì)于每對(duì)鄰近凸塊襯墊40為恒定的(大致相同)，那么當(dāng)凸塊43定位在所有凸塊襯墊40上時(shí)每對(duì)鄰近凸塊43之間的間距也可為恒定的(大致相同)。應(yīng)注意，圖9中，存在不含凸塊襯墊40的區(qū)域；術(shù)語(yǔ)相對(duì)于凸塊襯墊40對(duì)或凸塊43對(duì)“鄰近”并不包含跨越此空區(qū)域的對(duì)。

如圖9-12中所展示，rdl47的第一部分47a延伸穿過(guò)第一凸塊襯墊401(如圖9中所展示)的兩個(gè)行之間的間隙。穿過(guò)兩個(gè)第一凸塊襯墊401之間的間隙空間的此直接連接路徑避免繞過(guò)芯片接合區(qū)域c1(如圖9中所展示)或遠(yuǎn)離芯片接合區(qū)域c1而布設(shè)。此外，因?yàn)榉较騞2中第一凸塊襯墊401的寬度小于方向d2中第二凸塊襯墊402的寬度，所以短路的風(fēng)險(xiǎn)為低，因?yàn)閞dl47的第一部分47a通常將不接觸凸塊襯墊401的兩個(gè)行中的一或兩者。因此，rdl47的電路路徑的長(zhǎng)度(和其阻抗)可大大減小。換句話說(shuō)，此實(shí)施例對(duì)于產(chǎn)生性能改進(jìn)的電路是有益的。

圖13說(shuō)明根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置130的橫截面圖。半導(dǎo)體裝置130可為封裝，且包含半導(dǎo)體芯片10(如圖3中所展示)和半導(dǎo)體裝置5(如圖12中所展示)。圖13中，半導(dǎo)體芯片10的第一支柱101物理上連接到半導(dǎo)體裝置5的第一凸塊431，且半導(dǎo)體芯片10的第二支柱102物理上連接到半導(dǎo)體裝置5的第二凸塊432。在圖13中所說(shuō)明的實(shí)施例中，第一支柱101(參看圖2)的第二寬度w2和第一凸塊431的對(duì)應(yīng)寬度大體上相同，且第二支柱102(參看圖2)的直徑w'和第二凸塊432的對(duì)應(yīng)寬度大體上相同。在圖13中可以看出，rdl47的第一部分47a布設(shè)在半導(dǎo)體芯片10下方。

圖14說(shuō)明根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置140的橫截面圖。圖14的半導(dǎo)體裝置140類似于圖13中說(shuō)明的半導(dǎo)體裝置130，且半導(dǎo)體裝置140進(jìn)一步包括母板200和至少一個(gè)互連元件210。互連元件210連接半導(dǎo)體裝置5(圖9)的母板200和相應(yīng)接合墊44。母板200可為(例如)印刷電路板(pcb)，且互連元件210可為焊球。

圖15說(shuō)明根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置5a的俯視圖。圖15和圖9中的類似編號(hào)的特征指代類似組件。半導(dǎo)體裝置5a為襯底，且包含第一凸塊襯墊401、第二凸塊襯墊402、rdl47的第四部分47d和接合墊44。第一凸塊襯墊401和第二凸塊襯墊402布置在兩個(gè)子陣列中以界定兩個(gè)芯片接合區(qū)域c3和c4。在圖15中所說(shuō)明的實(shí)施例中，第一凸塊襯墊401沿著第二方向d2布置，沿著方向d2的第一凸塊襯墊401的寬度大于沿著方向d1的第一凸塊襯墊401的寬度，且rdl47的第四部分47d與第二方向d2平行。

rdl47的第四部分47d的一端連接到芯片接合區(qū)域c3、c4內(nèi)的第二凸塊襯墊402，且rdl47的第四部分47d的另一端連接到芯片接合區(qū)域c3、c4外部的電元件。在一或多個(gè)實(shí)施例中，電元件為接合墊44、rdl47的另一部分或另一芯片接合區(qū)域中(例如，芯片接合區(qū)域c3、c4中的另一者中)的凸塊襯墊40。第一凸塊襯墊401的布置提供第一凸塊襯墊401之間的更寬間隙，使得rdl47的第四部分47d可直接穿過(guò)兩個(gè)鄰近的第一凸塊襯墊401之間的間隙。因此，rdl47的第四部分47d可布設(shè)在半導(dǎo)體芯片下方。

圖16a-16d說(shuō)明根據(jù)本發(fā)明的實(shí)施例的制造方法。在此實(shí)施例中，所述制造方法用于制造如圖12中所展示的半導(dǎo)體裝置5。然而，所述制造方法還可用于制造如圖1到圖3中所展示的半導(dǎo)體芯片10。參看圖16a，提供如圖11中所展示的半導(dǎo)體裝置5。半導(dǎo)體裝置5包含安置在襯底主體46的表面46a上的保護(hù)層48。保護(hù)層48覆蓋襯底主體46的表面46a和rdl47，且部分覆蓋第一凸塊襯墊401和第二凸塊襯墊402從而形成暴露第一凸塊襯墊401和第二凸塊襯墊402的對(duì)應(yīng)者的開(kāi)口。光致抗蝕劑層50形成在保護(hù)層以及暴露的第一凸塊襯墊401和第二凸塊襯墊402上方。在一些實(shí)施例中，省略保護(hù)層48，且光致抗蝕劑層50形成在表面46a上方且形成在第一凸塊襯墊401和第二凸塊襯墊402上方。

參看圖16b，第一開(kāi)口501和第二開(kāi)口502形成于光致抗蝕劑層50中。第一開(kāi)口501和第二開(kāi)口502延伸穿過(guò)光致抗蝕劑層50以分別暴露第一凸塊襯墊401和第二凸塊襯墊402。也就是說(shuō)，第一開(kāi)口501和第二開(kāi)口502的位置對(duì)應(yīng)于相應(yīng)的第一凸塊襯墊401和第二凸塊襯墊402。

參看圖16c，展示圖16b的光致抗蝕劑層50的部分區(qū)域的俯視圖。圖16c中，第一開(kāi)口501中的每一者界定第一構(gòu)型，且第二開(kāi)口502中的每一者界定第二構(gòu)型。第一開(kāi)口501的第一構(gòu)型具有沿著第一方向d1的第一寬度w6和沿著垂直于第一方向d1的第二方向d2的第二寬度w7。第一開(kāi)口501的第一構(gòu)型的第一寬度w6大于第一開(kāi)口501的第一構(gòu)型的第二寬度w7。在一或多個(gè)實(shí)施例中，第一開(kāi)口501的第一構(gòu)型的第一寬度w6是第一開(kāi)口501的第一構(gòu)型的第二寬度w7的至少約2倍、至少約3倍或約4倍到約9倍。換句話說(shuō)，(w6)>(n)(w7)，其中在一些實(shí)施例中，4<n<9。在圖16c中所說(shuō)明的實(shí)施例中，第二開(kāi)口502的第二構(gòu)型的形狀為圓形且具有直徑w"。參看圖16c和圖10，第一開(kāi)口501的第一構(gòu)型的第一寬度w6可大體上等于第一凸塊襯墊401的第一構(gòu)型的第一寬度w4，第一開(kāi)口501的第一構(gòu)型的第二寬度w7可大體上等于第一凸塊襯墊401的第一構(gòu)型的第二寬度w5，且第二開(kāi)口502的第二構(gòu)型的直徑w"可大體上等于第二凸塊襯墊402的第二構(gòu)型的直徑w。

在一或多個(gè)實(shí)施例中，第一開(kāi)口501的第一構(gòu)型的第一寬度w6為第二開(kāi)口502的第二構(gòu)型的直徑w"的約兩倍，且第一開(kāi)口501的第一構(gòu)型的第二寬度w7為第二開(kāi)口502的第二構(gòu)型的直徑w"的約二分之一。因此，在此實(shí)施例中，第一開(kāi)口501的第一構(gòu)型的第一寬度w6為第一開(kāi)口501的第一構(gòu)型的第二寬度w7的約四倍。對(duì)于其它實(shí)施例預(yù)期有不同的相對(duì)尺寸。如圖16b中所展示，第一開(kāi)口501和第二開(kāi)口502的高度大體上相同。在一或多個(gè)實(shí)施例中，第一開(kāi)口501的第一構(gòu)型的面積大體上等于第二開(kāi)口502的第二構(gòu)型的面積；因此，第一開(kāi)口501和第二開(kāi)口502的體積大體上相同。

參看圖16d，第一開(kāi)口501和第二開(kāi)口502在相同工藝階段中由金屬材料(例如，銅)填充從而在第一開(kāi)口501中形成第一凸塊431(參看圖12)且在第二開(kāi)口502中形成第二凸塊432(參看圖12)，或在第一開(kāi)口501中形成第一支柱101(參看圖3)且在第二開(kāi)口502中形成第二支柱102(參看圖3)。在其中第一開(kāi)口501和第二開(kāi)口502的體積大體上相同的實(shí)施例中，第一開(kāi)口501和第二開(kāi)口502可同時(shí)填充(例如，使用一個(gè)電鍍階段)，這簡(jiǎn)化了制造工藝。相比之下，如果凸塊具有不同橫截面面積(例如，使用第一電鍍填充光致抗蝕劑層中具有小直徑的開(kāi)口，且接著第二電鍍填充光致抗蝕劑層的具有較大直徑的開(kāi)口)，那么可需要多個(gè)電鍍階段。

在填充第一開(kāi)口501和第二開(kāi)口502之后，移除光致抗蝕劑層50以獲得圖12中展示的半導(dǎo)體裝置5。

除非另外規(guī)定，否則例如“上面”、“下面”、“向上”、“左側(cè)”、“右側(cè)”、“向下”、“頂部”、“底部”、“垂直”、“水平”、“側(cè)部”、“較高”、“較低”、“上部”、“上方”、“下方”等空間描述是相對(duì)于圖式中所展示的定向而指示。應(yīng)理解，本文中所使用的空間描述僅是出于說(shuō)明的目的，且本文中所描述的結(jié)構(gòu)的實(shí)際實(shí)施方案可以任何定向或方式在空間上布置，其限制條件為本發(fā)明的實(shí)施例的優(yōu)點(diǎn)不因此布置而有偏差。

如本文中所使用，術(shù)語(yǔ)“大致”、“大體上”、“大體”及“約”用以描述及考慮小變化。當(dāng)與事件或情形接合使用時(shí)，所述術(shù)語(yǔ)可指代其中事件或情形精確發(fā)生的例子以及其中事件或情形極近似地發(fā)生的例子。舉例來(lái)說(shuō)，當(dāng)結(jié)合數(shù)值使用時(shí)，術(shù)語(yǔ)可指代小于或等于所述數(shù)值的±10％的變化范圍，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。對(duì)于另一實(shí)例，如果兩個(gè)數(shù)值之間的差值小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可認(rèn)為所述兩個(gè)數(shù)值"大體上"相同。

另外，有時(shí)在本文中以范圍格式呈現(xiàn)量、比率和其它數(shù)值。應(yīng)理解，此類范圍格式是用于便利和簡(jiǎn)潔起見(jiàn)，且應(yīng)靈活地理解，不僅包含明確地指定為范圍限制的數(shù)值，而且包含涵蓋于所述范圍內(nèi)的所有個(gè)別數(shù)值或子范圍，如同明確地指定每一數(shù)值和子范圍一般。

雖然已參考本發(fā)明的特定實(shí)施例描述和說(shuō)明本發(fā)明，但這些描述和說(shuō)明并不限制本發(fā)明。所屬領(lǐng)域的技術(shù)人員應(yīng)理解，在不脫離如由所附權(quán)利要求書(shū)界定的本發(fā)明的真實(shí)精神和范圍的情況下，可作出各種改變且可取代等效物。所述說(shuō)明可能未必按比例繪制。歸因于制造工藝和容差，本發(fā)明中的藝術(shù)再現(xiàn)與實(shí)際設(shè)備之間可存在區(qū)別?？纱嬖诓⑽刺囟ㄕf(shuō)明的本發(fā)明的其它實(shí)施例。應(yīng)將本說(shuō)明書(shū)和圖式視為說(shuō)明性的而非限制性的?？勺鞒鲂薷?，以使特定情況、材料、物質(zhì)組成、方法或工藝適應(yīng)于本發(fā)明的目標(biāo)、精神和范圍。所有此些修改都打算屬于在此所附權(quán)利要求書(shū)的范圍內(nèi)。雖然本文揭示的方法已參考按特定次序執(zhí)行的特定操作描述，但應(yīng)理解，可在不脫離本發(fā)明的教示的情況下組合、細(xì)分或重新排序這些操作以形成等效方法。因此，除非本文中特別指示，否則操作的次序和分組并非本發(fā)明的限制。