本公開涉及半導體裝置的形成方法，且特別涉及一種接觸金屬的形成方法。

背景技術：

半導體集成電路(ic)工業(yè)已歷經快速發(fā)展的階段。集成電路設計及材料在技術上的進步使得每一代生產的集成電路變得比先前生產的集成電路更小且其電路也變得更復雜。在集成電路發(fā)展的進程中，功能性密度(例如：每一個芯片區(qū)域中內連線裝置的數(shù)目)已經普遍增加，而幾何尺寸(例如：工藝中所能創(chuàng)造出最小的元件或線路)則是普遍下降。

這種微縮化的過程通常可通過增加生產效率及降低相關支出提供許多利益，但此種微縮化也增加了集成電路加工和制造上的復雜度。為了實現(xiàn)這樣的進展，集成電路加工和制造上也需要有相同的進步。其中一個領域就是位于晶體管和其他裝置之間的布線(wiring)或內連線。雖然現(xiàn)存的集成電路裝置的制造方法一般已能滿足其預期目的，但是并非在各方面都完全令人滿意。例如，期望對finfet裝置中接觸金屬的形成工藝進行改良。

技術實現(xiàn)要素：

根據(jù)一實施例，本公開提供一種半導體裝置的形成方法，包括：形成一源極/漏極特征于一基板之上；形成一介電層于源極/漏極特征之上；形成一接觸溝槽穿過介電層以曝露源極/漏極特征；以一第一原子層沉積(ald)工藝沉積一氮化鈦(tin)層于接觸溝槽；以及沉積一鈷層于接觸溝槽中的tin層之上。

根據(jù)另一實施例，本公開提供一種半導體裝置的形成方法，包括：形成一第一柵極堆疊和一第二柵極堆疊于一基板之上、形成一源極/漏極特征于基板之上。源極/漏極特征位于第一和第二柵極堆疊之間。半導體裝置的形成方法也包括：形成一介電層于源極/漏極特征之上、形成一接觸溝槽穿過介電層以曝露源極/漏極特征、形成一自對準硅化物層于曝露的源極/漏極特征之上、以一第一原子層沉積(ald)工藝沉積一氮化鈦(tin)層于接觸溝槽中，包括位于自對準硅化層之上。半導體裝置的形成方法也包括：沉積一鈷層于接觸溝槽中的tin層之上。

又根據(jù)另一實施例，半導體裝置的形成方法包括：形成一介電層于一基板之上、形成一溝槽于介電層中、以一第一原子層沉積(ald)工藝形成一氮化鈦層于溝槽中、以及形成一鈷層于氮化鈦層之上。

為讓本公開的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并配合所附附圖，作詳細說明如下。

附圖說明

本公開最好配合附圖及詳細說明閱讀以便了解。要強調的是，依照工業(yè)上的標準實施，各個特征并未按照比例繪制。事實上，為了清楚的討論，可能任意的放大或縮小各個特征的尺寸。

圖1為根據(jù)一些實施例顯示半導體裝置的示例形成方法流程圖。

圖2a為根據(jù)一些實施例所繪制示例半導體裝置的初始結構透視圖。

圖2b為根據(jù)一些實施例沿著圖2a中線a-a所繪制一示例的初始結構剖面圖。

圖3a、圖3b、圖4a、圖4b、圖5a、圖5b、圖6a、圖6b、圖7a、圖7b、圖8a及圖8b為根據(jù)一些實施例沿著圖2a中線a-a所繪制的示例半導體裝置的剖面圖。

其中，附圖標記說明如下：

100～方法

102、104、106、107、110、112～步驟

200～半導體裝置

205～初始結構

210～基板

220～隔離特征

230～鰭狀特征

240～第一導電特征(hk/mg)

245～柵極硬掩模(hk)

250～側壁間隔

260～第二導電特征(s/d特征)

270～介電層

310～hm

320～開口

410～接觸溝槽

410u、615u～上部分

410l、615l～下部分

510～硅化物層

520～粘著層

610～金屬層/導電層/鈷(co)層

615～接觸金屬

a-a～線

具體實施方式

以下揭示提供許多不同的實施方法或是例子來實行本公開的不同特征。以下描述具體的元件及其排列的例子以簡化本公開。當然這些僅是例子且不該以此限定本公開的范圍。例如，在描述中提及第一個元件形成于第二個元件之上時，其可能包括第一個元件與第二個元件直接接觸的實施例，也可能包括兩者之間有其他元件形成而沒有直接接觸的實施例。此外，在不同實施例中可能使用重復的標號及/或符號，這些重復僅為了簡單清楚地敘述本公開，不代表所討論的不同實施例及/或結構之間有特定的關系。

此外，其中可能用到與空間相關的用詞，像是“在…下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，這些關系詞是為了便于描述附圖中一個(些)元件或特征與另一個(些)元件或特征之間的關系。這些空間關系詞包括使用中或操作中的裝置的不同方位，以及附圖中所描述的方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則其中使用的空間相關形容詞也可相同地照著解釋。

本公開是關于，但不限于，鰭狀場效晶體管(finfet)裝置。此種裝置可包括p-型金屬氧化物半導體導體finfet裝置或n-型金屬氧化物半導體導體finfet裝置。finfet裝置可為雙柵極裝置、三柵極裝置、塊狀(bulk)裝置、絕緣體上硅(silicon-on-insulator；soi)裝置、及/或其他構造。本領域技術人員可理解可從本公開各方面獲益的其他半導體裝置實施例。例如，此處所描述的一些實施例也可應用在環(huán)繞式柵極(gate-all-around；gaa)裝置、ω式柵極(ω-gate)裝置、或是π式柵極(π-gate)裝置。以下將繼續(xù)公開finfet示例以說明本發(fā)明的各種實施例。然而，可了解的是，除非特別聲明，本發(fā)明不應限制于特定類型的裝置。

圖1為根據(jù)一些實施例顯示一或多個半導體裝置的形成方法100的流程圖。以下參照圖2a和圖2b所示的半導體裝置200的初始結構205、以及圖3a到圖8b所示的半導體裝置200，詳細討論方法100。

參照圖1、圖2a及圖2b，方法100始于步驟102，接收半導體裝置200的初始結構205。初始結構205包括一基板210?；?10可為一塊狀(bulk)硅基板。或者，基板210可包括一元素半導體，像是晶體結構的硅或鍺；一化合物半導體，像是硅鍺、碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；或前述的組合?？赡艿幕?10也包括絕緣體上硅(soi)基板。利用氧注入隔離(simox)、晶片接合、及/或其他適合的方法制造soi基板。

一些示例的基板210也包括一絕緣體層。絕緣體層包括任何合適的材料，包括氧化硅、藍寶石(sapphire)、及/或前述的組合。一示例絕緣體層可為一埋藏氧化層(box)。絕緣體是通過任何合適的工藝像是注入(例如：simox)、氧化、沉積、及/或其他合適的工藝形成。在一些示例的半導體裝置200中，絕緣體層為絕緣體上硅基板的元件(例如：層)。

基板210也可包括各種摻雜區(qū)域。摻雜區(qū)域可摻雜有p-型摻質，像是硼或bf2；n-型摻質，像是磷或砷；及/或前述的組合。摻雜區(qū)域可直接形成于基板210上、于p-井結構中、于n-井結構中、于雙井結構中、或利用凸起結構(raisedstructure)形成?；?10可更包括各種主動區(qū)域，像是配置為n-型金屬氧化物半導體晶體管裝置的區(qū)域，以及配置為p-型金屬氧化物半導體晶體管裝置的區(qū)域。

基板210也可包括各種隔離特征220。隔離特征220隔離基板210中的各種裝置區(qū)域。隔離特征220包括利用不同工藝技術形成的不同結構。例如，隔離特征220可包括淺溝槽隔離(shallowtrenchisolation；sti)特征。sti的形成可包括蝕刻基板210中的一溝槽，以及利用絕緣材料像是氧化硅、氮化硅、或氮氧化硅填充溝槽。經填充后的溝槽可具有一多層結構，像是經氮化硅填充溝槽的熱氧化襯層(thermaloxidelinearlayer)?？蓪嵤┗瘜W機械平坦化(chemicalmechanicalpolishing；cmp)以研磨背面多余的絕緣材料，并平坦化隔離特征220的頂表面。

初始結構205也包括形成于基板210之上的多個鰭狀特征230。鰭狀特征230可包括硅(si)、硅鍺(sige)、硅鍺錫(sigesn)、砷化鎵(gaas)、磷化鎵(gap)、磷化銦(inp)、砷化銦(inas)、及/或其他合適的材料。在一些實施例中，鰭狀特征230是通過任何合適的工藝，包括各種沉積、微影、及/或蝕刻工藝形成。做為一個示例，鰭狀特征230是通過圖案化及蝕刻一部分的基板210形成。

初始結構205也包括位于基板210之上的多個第一導電特征240。在一些實施例中，第一導電特征240可為包括包覆(wrappingover)一部分鰭狀特征230的高介電常數(shù)/金屬柵極堆疊(hk/mgs)的柵極結構?；蛘?，在一些實施例中，第一導電特征240也可包括一部分的內連線結構，像是接觸(contact)、金屬導孔(via)、及/或金屬線。在一實施例中，第一導電特征240包括電極、電容、電阻及/或一部分的電阻。為達簡潔和清晰的目的，第一導電特征240被稱為hk/mg240。

hk/mgs240可包括柵極介電層及金屬柵極(mg)電極層。hk/mgs240的柵極介電層可包括lao、alo、zro、tio、ta2o5、y2o3、srtio3(sto)、batio3(bto)、bazro、hfzro、hflao、hfsio、lasio、alsio、hftao、hftio、(ba,sr)tio3(bst)、al2o3、si3n4、氮氧化物(sion)、或其他合適的材料。柵極介電層可通過合適的方法沉積，像是化學氣相沉積(cvd)、原子層沉積(ald)、熱氧化或臭氧氧化、其他合適的技術、及/或前述的組合。

mg電極層可包括一單層或多層，像是金屬層、襯層、濕層、及粘著層。mg可包括ti、ag、al、tialn、tac、tacn、tasin、mn、zr、tin、tan、ru、mo、al、wn、cu、w、或任何合適的材料。mg可通過原子層沉積(ald)、物理氣相沉積(pvd)、化學氣相沉積(cvd)、及/或其他合適的工藝形成。

在一些實施例中，先形成虛設柵極堆疊，并于實施高溫工藝之后，像是源極/漏極形成期間的熱工藝之后，接著由hk/mgs240所取代。虛設柵極堆疊可包括一虛設柵極介電層以及一多晶硅層，且可通過沉積、圖案化及蝕刻工藝形成。

在一些實施例中，形成一柵極硬掩模(hm)245于每一個hk/mgs240的頂部上，以在后續(xù)蝕刻工藝中提供保護。柵極hm245可包括鈦(ti)、氧化鈦、氮化鈦(tin)、鈦硅氮化物(tisin)、鉭(ta)、氧化鉭、氮化鉭(tan)、鉭硅氮化物(tasin)、氮化硅、氧化硅、碳化硅、氮氧化硅、錳(mn)、鈷(co)、釕(ru)、氮化鎢(wn)、氮化鋁、氧化鋁、及/或其他合適的材料。柵極hm245可通過沉積、微影圖案化及蝕刻工藝形成。

在一些實施例中，可沿著hk/mgs240的側壁形成側壁間隔250。側壁間隔250可包括一介電材料，像是氧化硅、氮化硅、碳化硅、氮氧化硅、及/或其他合適的材料?？赏ㄟ^沉積一柵極側壁間隔層，并接著以非均向(anisotropic)干蝕刻柵極側壁間隔層來形成側壁間隔250。

初始結構205也可包括基板210之上的第二導電特征260。在一些實施例中，第二導電特征260為源極/漏極(s/d)特征，其位于hk/mg240旁且由hk/mg240所隔離?；蛘?，在一些實施例中，第二導電特征260也可包括一部分的內連線結構，像是接觸(contact)、金屬導孔(via)、及/或金屬線。在一實施例中，第二導電特征260包括電極、電容、電阻或一部分的電阻。為達簡潔和清晰的目的，第二導電特征260此后稱為s/d特征260。

在此，一s/d特征260為一源極特征，且另一s/d特征260為一漏極特征。如所示，s/d特征260由hk/mg240所隔離。在一實施例中，凹陷位于hk/mg240旁的一部分基板210以形成s/d凹陷，并接著通過外延生長工藝，像是cvd、vpe及/或uhv-cvd、分子束外延、及/或其他合適的工藝，形成s/d特征260于s/d凹陷之上。

s/d特征260可包括鍺(ge)、硅(si)、砷化鎵(gaas)、鋁砷化鎵(algaas)、鍺化硅(sige)、磷砷化鎵(gaasp)、銻化鎵(gasb)、銻化銦(insb)、砷化鎵銦(ingaas)、砷化銦(inas)、或其他合適的材料。s/d特征260可通過外延生長工藝，像是cvd沉積技術(例如：氣相外延(vpe)及/或超高真空化學氣相沉積(uhv-cvd)、分子束外延、及/或其他合適的工藝)形成。在以s/d特征260填充s/d凹陷之后，更進一步外延生長的頂層s/d特征260水平地擴展且晶面(facets)可開始形成，像是一菱形面。s/d特征260可在外延工藝期間經原位(in-situ)摻雜?；蛘?，s/d特征260并非經原位摻雜，而是實施一注入工藝(即，一結注入工藝)以摻雜s/d特征260?？蓪嵤┮换蚨鄠€退火工藝以活化摻質。退火工藝包括快速熱退火(rta)及/或雷射退火工藝。

在本實施例中，初始結構205包括沉積于基板210之上的一介電層270。如所示，形成介電層270以使其完全填充于hk/mgs240之間的間隔中，并使s/d特征260內埋于介電層270中。介電層270可包括氧化硅、具有比熱氧化硅還低的介電常數(shù)(k)的介電材料(因此被稱為低介電常數(shù)介電材料層)、及/或其他合適的介電材料層。介電層270可包括一單層或多層?？赏ㄟ^cvd、ald或旋涂式涂布(spin-oncoating)沉積第二導電特征260。在一些實施例中，介電層270與側壁間隔250和柵極hm245不同，以在下列更加詳述的后續(xù)蝕刻期間達到蝕刻選擇性。例如，當側壁間隔250和柵極hm245都包括氮化硅時，介電層270包括氧化硅。

參照圖1及圖3a，一旦接受初始結構205，方法100進行至步驟104，形成具有開口320的hm310于介電層270之上。指定的s/d特征260位于開口320之中。在一些實施例中，開口320的邊緣朝向指定的s/d特征260與側壁間隔250的每一個邊緣對齊，如圖3a所示?；蛘?，在一些實施例中，如圖3b所示，開口320具有較大的寬度，以使其延伸至鄰近的hk/mgs240(與柵極hm245)以獲得優(yōu)點，像是松弛(relaxing)微影工藝解析度限制。

在一實施例中，hm310為一經圖案化的光致抗蝕劑層。在另一實施例中，形成hm310是通過沉積一hm層于介電層之上、沉積光致抗蝕劑層于hm層之上、圖案化光致抗蝕劑層、接著透過圖案化光致抗蝕劑層蝕刻hm層以圖案化hm層、并接著透過圖案化hm層蝕刻hm310以于hm310中形成開口320。

參照圖1及圖4a，方法100進行至步驟106，透過開口320蝕刻介電層270以形成一接觸溝槽410，且s/d特征260曝露在接觸溝槽410中。溝槽蝕刻可包括濕蝕刻、干蝕刻、及/或前述的組合。做為一個示例，溝槽蝕刻包括等離子體干蝕刻工藝，其利用氟基化學物質(fluorine-basedchemistry)，像是cf4、sf6、ch2f2、chf3、及/或c2f6。每一個蝕刻工藝可依據(jù)各蝕刻參數(shù)調整，像是所使用的摻質、蝕刻溫度、蝕刻溶液濃度、蝕刻壓力、蝕刻流速、及/或其他合適的參數(shù)。

如所示，在鄰近的柵極hm245曝露在相同的第二開口320(如圖3b所示)的情況下，選擇可選擇性蝕刻介電層270，而不實質地(substantially)蝕刻柵極hm245和側壁間隔250的溝槽蝕刻工藝，如圖4b所示。據(jù)此，在蝕刻工藝期間，鄰近的hk/mg240受到柵極hm245和側壁間隔250的保護。換句話說，柵極hm245和側壁間隔250的曝露部分做為一子蝕刻掩模(sub-etch-mask)。因此，接觸溝槽410包括一上部分410u和一下部分410l。上部分410u比下部分410l寬。

形成接觸溝槽410之后，通過另一個蝕刻工藝移除hm310。在hm310為光致抗蝕劑圖案的實施例中，通過濕式去光致抗蝕劑(wetstripping)及/或等離子體灰化移除hm310。

參照圖1、圖5a(結合圖4a所述的工藝)及圖5b(結合圖4b所述的工藝)，方法100進行至步驟107，形成一硅化物層510于曝露的s/d特征260之上以降低接觸電阻。在一些實施例中，硅化物層510形成于s/d特征260的頂表面之上。硅化物層510可包括這種材料，像是硅化鎳、硅化鈷、硅化鎢、硅化鉭、硅化鈦、硅化鉑、硅化鉺、硅化鈀、及/或前述的組合?？赏ㄟ^硅化(silicidation)，像是自對準硅化物(金屬硅化物)形成硅化物層510，其中金屬在退火工藝期間經沉積、與硅化物反應，接著通過蝕刻移除未反應的金屬。特別地，在金屬沉積工藝之后，為了退火將溫度提升以提高si和金屬之間的反應以形成硅化物，最后可蝕刻掉未反應的金屬。退火可為單步驟或多步驟退火，取決于金屬材料或其他條件?；蛘撸赏ㄟ^包括硅化物沉積像是cvd、pvd、或ald的一步驟形成硅化物層510。

做為一個示例，經沉積的金屬層包括鈦(ti)。在金屬沉積(例如：ti)之后，運用退火工藝以使金屬(例如：ti)與s/d特征260的硅反應，進而形成硅化物層510，像是ti硅化物(tisi)。接著，以一蝕刻工藝移除未反應的ti層。

一般來說，金屬層會被填充在接觸溝槽410中以形成一接觸金屬，提供與下層特征(像是s/d特征260)之一的電性連接。在集成電路工業(yè)的先進技術節(jié)點中，半導體裝置的關鍵尺寸變得越來越小。接觸電阻在裝置性能上扮演重要的因素，像是升壓(boosting)ion/ioff性能。為了降低接觸電阻，需要一種低電阻率金屬層，其與接觸溝槽的側壁/底部具有良好粘著力。做為一個示例，鈷(co)金屬的電阻率62.4nω·m比鎢(w)金屬的電阻率52.8nω·m低得多。在接觸溝槽410中沉積這么低電阻率的金屬層且具有良好的粘著性和良好的共形度(conformity)是一個挑戰(zhàn)，且特別是在裝置尺寸下降以使得接觸溝槽410的深寬比(aspectratio)變得越來越高的情況下。為了解決這個問題，本公開提供在接觸溝槽中具有良好粘著力和共形度(conformity)的金屬層的形成方法。

參照圖1、圖6a(結合圖5a所述的工藝)及圖6b(結合圖5b所述的工藝)，方法100進行到步驟110，沿著接觸溝槽410的側壁形成一粘著層520并朝向s/d特征260延伸在接觸溝槽410之中。選擇對于要填充在接觸溝槽410中的金屬層具有適當粘著力的粘著層520。在本實施例中，要填充在接觸溝槽410中的金屬層包括鈷(co)層，且co層的粘著層520包括氮化鈦(tin)。選擇具有相當薄的厚度的tin粘著層520，其使得將要填充的co層獲得較大的體積，并導致較低的接觸電阻。也選擇具有高膜密度及表面上具有低氧鈦比例的tin粘著層520以提高與將要填充的co層的粘著力。在一實施例中，tin粘著層520的厚度小于30埃，密度約為4.75g/cm³，且氧鈦比例(o/ti)小于0.5。tin粘著層520沿著接觸溝槽410的側壁和底部共形地(comformably)形成，其共形度(conformity)大于90％。此處，共形度代表沿著溝槽底部的厚度與沿著溝槽側壁的厚度的比較。

在一實施例中，以氬氣、氦氣、及氮氣的混合前驅物載體氣體攜帶四(二甲胺基)鈦(tdmat)/ticl4前驅物，通過ald工藝沉積tin粘著層520。沉積工藝包括介于200℃至450℃的工藝溫度及介于0.5托至10托的沉積壓力。

粘著層520也可包括氮化鉭(tan)、氮化鎢(wn)、鈦硅氮化物(tisin)或鉭硅氮化物(tasin)、及/或其他材料，且可通過cvd、pvd、金屬有機化學氣相沉積(mocvd)、電鍍、及/或其他技術沉積。

如所示，在接觸溝槽410形成有上部分410u和下部分410l(如圖4b所示)的情況下，粘著層520也會沿著上部分410u沉積，如圖6b所示。

參照圖1、圖7a(結合圖6a所述的工藝)和圖7b(結合圖6b所述的工藝)，方法100進行至步驟110，形成金屬層610于接觸溝槽410中的粘著層520之上。在本實施例中，導電層610包括一鈷(co)層。在一實施例中，首先通過ald工藝將鈷(co)種子層沉積在tin粘著層520之上以獲得良好的共形沉積，接著通過塊狀-鈷pvd工藝以高沉積速度填充接觸溝槽410。在一實施例中，鈷(co)種子層具有介于至的一厚度。在本實施例中，tin粘著層520對于鈷(co)層610不只顯示了良好粘著特性，還顯示了改良的電遷移電阻(electromigrationresistance)。

或者，金屬層610可包括銅(cu)、銅、銅錳(cumn)、銅鋁(cual)或銅硅(cusi)、鋁(al)、鎢(w)、及/或其他合適的導電材料。金屬層610可通過ald、pvd、cvd、金屬有機化學氣相沉積(mocvd)、電鍍、及/或其他技術沉積。

此外，金屬層610可凹陷，并與位于介電層270之上的粘著層520一起為后續(xù)工藝(像是微影工藝)提供一平坦外形，如圖8a(結合圖7a所述的工藝)所示。在一些實施例中，實施一cmp工藝以移除多余的金屬層610和粘著層520。接觸溝槽410中剩余的金屬層610形成一接觸金屬615。

如所示，在接觸溝槽410形成有上部分410u和下部分410l(結合圖7b所述的工藝)的情況下，接觸金屬615具有上部分615u和下部分615l，如圖8b所示。上部分615u的寬度比下部分615l大。

可于方法100之前、期間、及之后提供額外的步驟，且方法100的額外實施例中，前述的一些步驟可經置換、刪除、或移動。

半導體裝置200可包括額外的特征，其可通過后續(xù)工藝形成。例如，各種導孔(via)/導線和形成于基板210之上的多層內連線特征(例如，金屬層和內層介電質)。例如，多層內連線包括垂直內連線，像是傳統(tǒng)的導孔(via)或接觸(contact)，及水平內連線，像是金屬線路。各種內連線特征可執(zhí)行各種導電材料，包括銅、鎢、及/或硅化物。在一示例中，使用鑲嵌及/或雙鑲嵌工藝來形成銅相關的多層內連線結構。

基于以上所述，可看到本公開提供鈷接觸金屬的形成方法。在形成具有接觸溝槽的鈷層之前，通過形成薄aldtin的方法以提高粘著力并改良電遷移電阻。本方法提供穩(wěn)健對接(butted)的接觸金屬形成工藝以降低接觸電阻。

本公開提供形成半導體裝置的許多不同實施例，其對于現(xiàn)有的技術提供一或多種改良。在一實施例中，半導體裝置的形成方法包括：形成一源極/漏極特征于一基板之上、形成一介電層于源極/漏極特征之上、形成一接觸溝槽穿過介電層以曝露源極/漏極特征、以一第一原子層沉積(ald)工藝沉積一氮化鈦(tin)層于接觸溝槽中、以及沉積一鈷層于接觸溝槽中的tin層之上。

在另一實施例中，半導體裝置的形成方法包括：形成一第一柵極堆疊和一第二柵極堆疊于一基板之上、形成一源極/漏極特征于基板之上。源極/漏極特征位于第一和第二柵極堆疊之間。半導體裝置的形成方法也包括：形成一介電層于源極/漏極特征之上、形成一接觸溝槽穿過介電層以曝露源極/漏極特征、形成一自對準硅化物層于曝露的源極/漏極特征之上、以及以一第一原子層沉積(ald)工藝沉積一氮化鈦(tin)層于接觸溝槽中，包括位于自對準硅化層之上。半導體裝置的形成方法也包括：沉積一鈷層于接觸溝槽中的tin層之上。

又在另一實施例中，半導體裝置的形成方法包括：形成一介電層于一基板之上、形成一溝槽于介電層中、以一第一原子層沉積(ald)工藝形成一氮化鈦層于溝槽中、以及形成一鈷層于氮化鈦層之上。

前述內文概述了許多實施例的特征，以使本領域技術人員可以從各個方面更佳地了解本公開。本領域技術人員應可理解，且可輕易地以本公開為基礎來設計或修飾其他工藝及結構，并以此達到相同的目的及/或達到與在此介紹的實施例等相同的優(yōu)點。本領域技術人員也應了解這些相等的結構并未背離本公開的發(fā)明精神與范圍。在不背離本公開的發(fā)明精神與范圍的前提下，可對本公開進行各種改變、置換或修改。

雖然本公開已以數(shù)個較佳實施例公開如上，然其并非用以限定本公開，任何本領域技術人員，在不脫離本公開的精神和范圍內，當可作任意的更動與潤飾，因此本公開的保護范圍當視后附的權利要求所界定者為準。