本發(fā)明的實施例通常地涉及半導體器件。

背景技術：

在半導體技術中，由于它們的特性，ⅲ族-ⅴ族(或ⅲ-ⅴ)半導體化合物用于形成諸如高功率場效應晶體管、高頻晶體管或高電子遷移率晶體管(hemt)的各種集成電路器件。hemt是結合具有不同帶隙的兩種材料之間的結(即異質(zhì)結)作為溝道而不是摻雜區(qū)(通常為金屬氧化物半導體場效應晶體管(mosfet)的情況)的場效應晶體管。同mosfet相比，hemt具有包括高電子遷移率、傳輸高頻信號的能力等許多具有吸引力的特性。

從應用角度看，增強模式(e-mode)hemt具有許多優(yōu)勢。e-modehemt允許負極性電壓供給的消除，并且因此減小了電路復雜性和成本。盡管上述提到了具有吸引力的特性，但是在有關發(fā)展中的ⅲ-ⅴ半導體化合物基器件中仍存在許多挑戰(zhàn)。針對這些ⅲ-ⅴ半導體化合物的配置和材料的各種技術已經(jīng)進行了嘗試并進一步提高了晶體管器件性能。

技術實現(xiàn)要素：

本發(fā)明的實施例提供了一種半導體器件，包括：襯底；第一iii-v化合物層，位于所述襯底上方；第一鈍化層，位于所述第一iii-v化合物層上；源極區(qū)，穿過所述第一鈍化層以電接觸所述第一iii-v化合物層；以及漏極區(qū)，穿過所述第一鈍化層以電接觸所述第一iii-v化合物層，其中，與所述源極區(qū)接觸的所述第一鈍化層的側壁包括階梯狀。

本發(fā)明的另一實施例提供了一種高電子遷移率晶體管(hemt)，包括：襯底；第一iii-v化合物層，位于所述襯底上方；第一鈍化層，位于所述第一iii-v化合物層上；源極區(qū)，穿過所述第一鈍化層以電接觸所述第一iii-v化合物層；以及漏極區(qū)，穿過所述第一鈍化層以電接觸所述第一iii-v化合物層；其中，所述源極區(qū)的上部覆蓋所述第一鈍化層，并且覆蓋所述第一鈍化層的所述上部的寬度在從0.03μm至0.05μm的范圍內(nèi)。

本發(fā)明的又一實施例提供了一種制造半導體器件的方法，包括：提供襯底；在所述襯底上方形成第一iii-v化合物層；在所述第一iii-v化合物層上方形成第一鈍化層；從所述第一鈍化層的頂面至所述第一iii-v化合物層形成第一開口，每個所述第一開口具有位于所述第一鈍化層處的階梯狀側壁；在所述第一鈍化層上方和所述第一開口中沉積金屬層，所述金屬層具有位于相應的所述第一開口之上的第二開口；以及去除部分所述金屬層以形成源極區(qū)和漏極區(qū)。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳地理解本發(fā)明的各個方面。應該注意，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1a是根據(jù)本發(fā)明的一些實施例的半導體結構的截面圖。

圖1b示出根據(jù)本發(fā)明的一些實施例的圖1a中的半導體結構沿著虛線矩形a截取的放大圖。

圖2a至2h是根據(jù)本發(fā)明的一些實施例的示出制造半導體結構的工藝步驟的一系列截面圖。

圖3a至圖3f是根據(jù)本發(fā)明的一些實施例的示出制造半導體結構的工藝步驟的一系列截面圖。

具體實施方式

以下公開內(nèi)容提供了許多用于實現(xiàn)所提供主題的不同特征的不同實施例或?qū)嵗?。下面描述了組件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接觸的方式形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發(fā)明可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。

而且，為了便于描述，在此可以使用諸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空間相對術語以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，并且在此使用的空間相對描述符可以同樣地作出相應的解釋。

實施例的制造和使用在下面詳細的討論。然而，應當理解，本發(fā)明提供了可在寬泛的各種特定背景下體現(xiàn)的許多適用的創(chuàng)造性概念。所討論的特定實施例僅僅是制造和使用本發(fā)明的說明性的特定方法，并不限制本發(fā)明的范圍。

圖1a是根據(jù)本發(fā)明的一個或多個實施例的半導體結構1的截面圖。在一些實施例中，半導體結構1可以是高電子遷移率晶體管(hemt)。半導體結構1包括襯底10、第一iii-v化合物層13、第二iii-v化合物層11、隔離區(qū)12、源極區(qū)14、漏極區(qū)15、柵極區(qū)、第一鈍化層17、第二鈍化層18和緩沖層19。

在一些實施例中，襯底10包括碳化硅(sic)襯底、藍寶石襯底或硅襯底。半導體襯底10還包括在兩個不同的半導體材料層(諸如具有不同帶隙的材料層)之間形成的異質(zhì)結。例如，半導體襯底10包括未摻雜的窄帶隙溝道層和寬帶隙n型供體供應層。

緩沖層19位于襯底10上。緩沖層19為后續(xù)形成的上面的層充當緩沖和/或過渡層?？梢允褂媒饘儆袡C汽相外延(movpe)外延生長緩沖層19。緩沖層19可以用作界面以減小襯底10和第二iii-v化合物層11之間的晶格失配。在一些實施例中，緩沖層19包括具有在約10納米(nm)和約300nm之間的范圍內(nèi)的厚度的氮化鋁(aln)層。緩沖層19可以包括單層或多層。例如，緩沖層19可以包括在約800℃和約1200℃之間的溫度下形成的低溫aln層(在圖中未示出)和在約1000℃和約1400℃之間的溫度下形成的高溫aln層(在圖中未示出)。

第二iii-v化合物層11位于緩沖層19上。第二iii-v化合物層11是由元素周期表中的iii-v族制成的化合物。在本發(fā)明的一些實施例中，第二iii-v化合物層11包括氮化鎵(gan)層。在一些實施例中，第二iii-v化合物層11包括gaas層或inp層。在一些實施例中，第二iii-v化合物層11可以通過使用例如movpe外延生長，在movpe期間，使用含鎵前體和含氮前體。含鎵前體可以包括三甲基鎵(tmg)、三乙基鎵(teg)或其它合適的含鎵化學品。含氮前體可以包括氨(nh3)、叔丁基胺(tbam)、苯肼或其它合適的化學品。

第二iii-v化合物層11是未摻雜的。可選地，第二iii-v化合物層11是非故意摻雜的，諸如由于用于形成第二iii-v化合物層11的前體而輕摻雜有n型摻雜劑。在一些實施例中，第二iii-v化合物層11具有從0.5微米(μm)至約10微米(μm)的范圍內(nèi)的厚度。

第一iii-v化合物層13位于第二iii-v化合物層11上。第一iii-v化合物層13是由元素周期表中的iii-v族制成的化合物。第一iii-v化合物層13和第二iii-v化合物層11在組成上彼此不同。在本發(fā)明的一些實施例中，第一iii-v化合物層13包括氮化鋁鎵(algan)層。在一些實施例中，第一iii-v化合物層13包括algaas層或alinp層。

第一iii-v化合物層13是故意摻雜的。在一些實施例中，第一iii-v化合物層13具有從5nm至約50nm的范圍內(nèi)的厚度。

源極區(qū)14位于第一iii-v化合物層13上。在一些實施例中，源極區(qū)14包括au并且包括al、ti、ni、au或cu。漏極區(qū)15位于第一iii-v化合物層13上并且與源極區(qū)14分隔開。在一些實施例中，漏極區(qū)15包括au并且包括al、ti、ni、au或cu。

柵極區(qū)16位于第一iii-v化合物層13上并且位于源極區(qū)14和漏極區(qū)15之間。柵極區(qū)16包括配置為偏壓的導電材料層。在一些實施例中，導電材料層包括難熔金屬或其化合物，例如鈦(ti)、氮化鈦(tin)、鈦鎢(tiw)和鎢(w)?？蛇x地，導電材料層包括鎳(ni)、金(au)或銅(cu)。

隔離區(qū)12位于第二iii-v化合物層11和第一iii-v化合物層13內(nèi)的兩側處。隔離區(qū)12將半導體結構1中的hemt與襯底10中的其它器件隔離。在一些實施例中，隔離區(qū)12包括具有氧或氮的摻雜區(qū)。

第一鈍化層17位于第一iii-v化合物層13和隔離層12上。第一鈍化層17圍繞源極區(qū)14、漏極區(qū)15和柵極區(qū)16的部分。第一鈍化層17配置為保護下面的第一iii-v化合物層13免受具有等離子體的工藝的損害。在一些實施例中，第一鈍化層17具有在約和大約之間的范圍內(nèi)的厚度。在一些實施例中，第一鈍化層17包括氧化硅和/或氮化硅。當包括氮化硅時，可通過實施使用sih4和nh3氣體的低壓化學汽相沉積(lpcvd)方法(無等離子體)形成第一鈍化層17。

第二鈍化層18位于第一鈍化層17上并且覆蓋未被第一鈍化層17覆蓋的源極區(qū)14和漏極區(qū)15的剩余部分。在一些實例中，第二鈍化層18包括氧化硅、氮化硅、氧化鎵、氧化鋁、氧化鈧、氧化鋯、氧化鑭或氧化鉿。

在一些實施例中，半導體結構1可以進一步包括保護層(圖中未示出)。保護層設置在源極區(qū)14和第二鈍化層18之間以及漏極區(qū)15和第二鈍化層18之間。保護層覆蓋源極區(qū)14和漏極區(qū)15，并且防止源極區(qū)14和漏極區(qū)15在形成隔離區(qū)12的退火工藝期間暴露。

在上述實施例中，柵極區(qū)16、源極區(qū)14和漏極區(qū)15配置為晶體管。當對柵極堆疊件施加電壓時，可以調(diào)節(jié)晶體管的器件電流。

圖1b示出沿著虛線矩形a截取的圖1a的半導體結構1的源極區(qū)14的放大圖。如圖1b所示，第一iii-v化合物層13具有凹部，源極區(qū)14位于凹部中。第一iii-v化合物層13是由元素周期表中iii-v族制成的化合物。在本發(fā)明的一些實施例中，第一iii-v化合物層13包括氮化鋁鎵(algan)層。在一些實施例中，第一iii-v化合物層13包括algaas層或alinp層。第一iii-v化合物層13是故意摻雜的。在一些實施例中，第一iii-v化合物層13具有從約5nm至約50nm的范圍內(nèi)的厚度。

第一鈍化層17位于第一iii-v化合物層13上。第一鈍化層17具有開口。開口的側壁具有兩個階梯狀部分17a。在一些實施例中，階梯狀部分17a的凹部和下階梯的側壁的高度h1大于階梯狀部分17a的上階梯的側壁的高度h2。在一些實施例中，階梯狀部分17a的寬度w1在從約0.03μm至約0.05μm的范圍內(nèi)。

第一鈍化層17配置為保護下面的第一iii-v化合物層13在等離子體相關工藝中免受損害。在一些實施例中，第一鈍化層17具有在約和約之間的范圍內(nèi)的厚度。在一些實施例中，第一鈍化層17包括氧化硅和/或氮化硅。當包括氮化硅時，可以通過實施使用sih4和nh3氣體的低壓化學汽相沉積(lpcvd)方法(無等離子體)來形成第一鈍化層17。

源極區(qū)14位于第一鈍化層17的凹槽和第一iii-v化合物層13的凹槽中。在一些實施例中，源極區(qū)14包括au、al、ti、ni、au或cu。

第二鈍化層18位于第一鈍化層17上并且覆蓋未被第一鈍化層17覆蓋的部分源極區(qū)14。在一些實例中，第二鈍化層18包括氧化硅、氮化硅、氧化鎵、氧化鋁、氧化鈧、氧化鋯、氧化鑭或氧化鉿。

如圖1a所示，半導體結構1的導通電阻(ron)正比于源極區(qū)14和柵極區(qū)16之間的距離lgs、柵極區(qū)16的寬度lg以及漏極區(qū)15和柵極區(qū)16之間的距離lgd。距離lgs包括源極區(qū)14和第一鈍化層17的重疊部分。同樣地，距離lgd包括漏極區(qū)15和第一鈍化層17的重疊部分。根據(jù)本發(fā)明，重疊部分的長度由階梯狀部分17a的寬度w1限定。與現(xiàn)有的半導體結構(其中重疊長度為約0.2μm)相比，圖1a所示的半導體結構1具有較小重疊長度(在從約0.03μm至約0.05μm的范圍內(nèi))。減小的重疊長度將減小長度lgs和lgd，這將進而減小半導體結構1的導通電阻。

圖2a至2h是根據(jù)本發(fā)明的一些實施例的制造cmos-mems結構在各個階段處的截面圖。各個圖已經(jīng)簡化為更好地理解本發(fā)明的創(chuàng)造性概念。

參照圖2a，提供了襯底20。襯底20包括碳化硅(sic)襯底、藍寶石襯底或硅襯底。半導體襯底20還包括形成在兩個不同的半導體材料層(諸如具有不同帶隙的材料層)之間的異質(zhì)結。例如，半導體襯底20包括未摻雜的窄帶隙溝道層和寬帶隙n型供體供應層。

在襯底20上形成緩沖層29。緩沖層29為后續(xù)形成的上面的層充當緩沖和/或過渡層。可以使用金屬有機汽相外延(movpe)外延生長緩沖層29。緩沖層29可以用作界面以減小襯底20和后續(xù)形成的iii-v化合物層之間的晶格失配。在一些實施例中，緩沖層29包括具有在約10納米(nm)和約300nm之間的范圍內(nèi)的厚度的氮化鋁(aln)層。緩沖層29可以包括單層或多層。例如，緩沖層29可以包括在約800℃和約1200℃之間的溫度下形成的低溫aln層(在圖中未示出)和在約1000℃和約1400℃之間的溫度下形成的高溫aln層(在圖中未示出)。

在緩沖層29上形成第二iii-v化合物層21。第二iii-v化合物層21是由元素周期表中的iii-v族制成的化合物。在本發(fā)明的一些實施例中，第二iii-v化合物層21包括氮化鎵(gan)層。在一些實施例中，第二iii-v化合物層21包括gaas層或inp層。在一些實施例中，第二iii-v化合物層21可以通過使用例如movpe外延生長，在movpe期間，使用含鎵前體和含氮前體。含鎵前體可以包括三甲基鎵(tmg)、三乙基鎵(teg)或其它合適的含鎵化學品。含氮前體可以包括氨(nh3)、叔丁基胺(tbam)、苯肼或其它合適的化學品。

第二iii-v化合物層21是未摻雜的?？蛇x地，第二iii-v化合物層21是非故意摻雜的，諸如由于用于形成第二iii-v化合物層21的前體而輕摻雜有n型摻雜劑。在一些實施例中，第二iii-v化合物層21具有從0.5μm至約10μm的范圍內(nèi)的厚度。

在第二iii-v化合物層21上形成第一iii-v化合物層23。第一iii-v化合物層23是由元素周期表中的iii-v族制成的化合物。第一iii-v化合物層23和第二iii-v化合物層21在組成上彼此不同。在本發(fā)明的一些實施例中，第一iii-v化合物層23包括氮化鋁鎵(algan)層。在一些實施例中，第一iii-v化合物層23包括algaas層或alinp層。第一iii-v化合物層23是故意摻雜的。在一些實施例中，第一iii-v化合物層23具有從約5nm至約50nm的范圍內(nèi)的厚度。通過使用含鋁前體、含鎵前體和含氮前體的movpe在第二iii-v化合物層21上外延生長第一iii-v化合物層23。含鋁前體包括三甲基鋁(tma)、三乙基鋁(tea)或其它合適的化學品。含鎵前體包括tmg、teg或其它合適的化學品。含氮的前體包括氨、tbam，苯肼或其它合適的化學品。

在第二iii-v化合物層21中和在第一iii-v化合物層23的兩個邊緣處形成隔離區(qū)22。在一些實施例中，通過具有氧或氮的注入工藝形成隔離區(qū)22。

在第一iii-v化合物層23和隔離層22上形成第一鈍化層27。在一些實施例中，第一鈍化層27具有在約和約之間的范圍內(nèi)的厚度。在一些實施例中，第一鈍化層27包括氧化硅和/或氮化硅。在一些實施例中，通過實施使用sih4和nh3氣體的不具有等離子體的低壓化學汽相沉積(lpcvd)方法形成第一鈍化層27。操作溫度在從約650℃至約800℃的范圍內(nèi)。操作壓力在約0.1托和約1托的范圍內(nèi)。在具有等離子體的隨后的工藝中，第一鈍化層27保護下面的第一iii-v化合物層23免受損害。

參照圖2b，從第一鈍化層27的頂面至部分第一iii-v化合物層23形成兩個開口27o。在第一鈍化層27中的兩個開口27o被光刻和蝕刻工藝限定以暴露部分第一iii-v化合物層23。開口27o是階梯狀。在一些實施例中，階梯位于第一鈍化層27的側壁的中部周圍，并且因此階梯狀開口27o的上部的高度h3小于階梯狀開口27o的下部的高度h4。在一些實施例中，階梯的寬度w2在從約0.03μm至約0.05μm的范圍內(nèi)。

參照圖2c，在第一鈍化層27上方沉積金屬層241，填充到第一鈍化層27的開口內(nèi)并且接觸第一iii-v化合物層23。在一些實施例中，通過使用濺射、原子層沉積(ald)或物理汽相沉積(pvd)操作沉積金屬層241。在一些實施例中，金屬層241包括au、al、ti、ni、au或cu。金屬層241具有位于圖2b中所示的開口27o上方的兩個開口241o。

參照圖2d，在金屬層241上放置光刻膠(或掩模)241m并且填充到金屬層241的開口241o中。圖案化光刻膠241m以用作蝕刻掩模。

參照圖2e，對光刻膠241m實施回蝕刻操作以從金屬層241的頂面去除光刻膠并且剩余的光刻膠241m1設置在金屬層241的開口中。如圖2e所示，剩余的光刻膠241m1的頂面低于金屬層241的頂面。然而，剩余的光刻膠241m1的頂面可以與金屬層241的頂面在大致相同的高度或更高的高度處。光刻膠層可以用作后續(xù)操作的蝕刻掩模。本領域的普通技術人員將認識到很多變型、修改和替換。

參照圖2f，通過蝕刻操作去除未被光刻膠241m1覆蓋的金屬層241，實施諸如反應離子蝕刻(rie)工藝蝕刻金屬層241的暴露部分并且蝕刻到暴露下面的第一鈍化層27。在蝕刻操作后可以獲得源極區(qū)24和漏極區(qū)25。在形成源極區(qū)24和漏極區(qū)25后去除光刻膠層241m1。在蝕刻操作期間，光刻膠241m與金屬層241的凹進的側壁反應并且形成耐rie的副產(chǎn)物。副產(chǎn)物可以是圍繞金屬層241的凹進的側壁的三角區(qū)域(從截面圖看)的形式。由于副產(chǎn)物區(qū)耐rie，并且同時，副產(chǎn)物區(qū)設置在位于第一鈍化層27的側壁處的階梯上方，用作蝕刻停止層以阻止金屬層進一步向下蝕刻到第一鈍化層27的開口。在蝕刻操作期間，第一鈍化層27保護下面的第一iii-v化合物層23免受損害。

注意，通過自對準工藝形成源極區(qū)24和漏極區(qū)25，其中光刻膠241m1用作限定源極區(qū)24和漏極區(qū)25的形狀的蝕刻掩模。

接著，在源極區(qū)24、漏極區(qū)25和第一鈍化層27上可選擇地地沉積保護層(未示出)。在一些實施例中，保護層包括諸如sio2或si3n4的介電材料。在一個實例中，保護層是si3n4，并且通過實施等離子體增強的化學汽相沉積(pecvd)方法形成保護層。

參照圖2g，在源極區(qū)24、漏極區(qū)域25和第一鈍化層27上沉積第二鈍化層28。在一些實施例中，第二鈍化層28在從約3nm至約20nm的厚度范圍內(nèi)。在一些實例中，第二鈍化層28包括氧化硅、氮化硅、氧化鎵、氧化鋁、氧化鈧、氧化鋯、氧化鑭或氧化鉿。在一個實施例中，通過原子層沉積(ald)方法形成第二鈍化層28。aid方法是基于汽相化學工藝的連續(xù)使用。多數(shù)ald反應是使用兩種化學品，通常稱為前體。這些前體以連續(xù)的方式一次與一個表面反應。通過反復地暴露前體于生長表面，沉積第二鈍化層28。ald方法提供了具有高品質(zhì)的第二鈍化層28的均勻的厚度。在一個實例中，第二鈍化層28是氧化鋯。在一些實施例中，第一前體包括四[乙基甲基]鋯(temazr)或氯化鋯(zrcl4)。在一些實施例中，第二前體包括為了氧化第一前體材料以形成單層的氧。在一些實例中，第二前體包括臭氧(o3)、氧、水(h2o)、n2o或h2o2。在其它實施例中，通過等離子體增強化學汽相沉積(pecvd)或低壓化學汽相沉積(lpcvd)形成第二鈍化層28。

參照圖2h，在第二鈍化層28和第一鈍化層27中形成開口。在源極區(qū)24和漏極區(qū)25之間設置開口以暴露第一iii-v化合物層23的頂面。然后在開口中沉積金屬層以形成柵極區(qū)26。在一些實施例中，柵極區(qū)26包括難熔金屬或它的化合物，例如鈦(ti)、氮化鈦(tin)、鈦鎢(tiw)和鎢(w)?？蛇x地，柵極區(qū)26包括鎳(ni)、金(au)或銅(cu)。

如上所述，減小源極區(qū)和第一鈍化層的重疊寬度以及漏極區(qū)和第一鈍化層的重疊寬度將減小半導體結構的導通電阻。如圖2f所示，在蝕刻操作期間，光刻膠241m與金屬層241的凹進的側壁反應并且形成耐rie的副產(chǎn)物。副產(chǎn)物可以是圍繞金屬層241的凹進的側壁的三角區(qū)域(從截面圖看)的形式。由于副產(chǎn)物區(qū)耐rie，并且同時，在第一鈍化層27的側壁處的階梯上方設置副產(chǎn)物區(qū)，用作蝕刻停止層以阻止金屬層進一步向下蝕刻至第一鈍化層27的開口。在蝕刻操作期間，第一鈍化層27保護下面的第一iii-v化合物層23免受損害。因此，不需要進一步的光刻膠用于金屬層蝕刻以形成源極區(qū)24和漏極區(qū)25。因此，與使用進一步的光刻膠用于金屬蝕刻以形成源極區(qū)或漏極區(qū)的現(xiàn)有方法相比，如圖2a-2h所示的操作將降低制造成本。

此外，如圖2b所示，源極/漏極區(qū)和第一鈍化層的重疊寬度被第一鈍化層27的階梯狀的側壁的寬度w2限定。與現(xiàn)有的半導體結構相比(其中重疊寬度是約0.2μm)，通過圖2a-2h所示的操作形成的半導體結構具有更小的重疊寬度(在從約0.03μm至約0.05μm的范圍內(nèi))。減小的重疊寬度將減小半導體器件的導通電阻，這將進而增強半導體器件的性能。

圖3a至圖3f是根據(jù)本發(fā)明的一些實施例的制造cmos-mems結構在各個階段處的截面圖。圖3a至圖3f所示的制造步驟類似于圖2c至圖2h中的制造步驟，除了圖3a中的制造步驟之外，通過cvd操作在金屬層241上進一步沉積硬掩模31。在一些實施例中，硬掩模31襯里金屬層241的開口241o的側壁和加熱元件底部上方。隨后，去除未在開口241o中的部分硬掩模31。參照圖3d，將去除部分硬掩模31，并且僅部分源極區(qū)24和漏極區(qū)31被硬掩模31覆蓋。在一些實施例中，硬掩模31包括氮化物或氧化物。在一些實施例中，硬掩模31的厚度在從至的范圍內(nèi)。

鑒于以上，本發(fā)明提供了通過減小源極/漏極區(qū)和鈍化層的重疊寬度而具有較小的導通電阻的半導體結構。此外，本發(fā)明提供了通過使用自對準操作而不使用額外的光刻膠或硬掩模以形成源極/漏極區(qū)的用于制造半導體結構的方法。

本發(fā)明的實施例提供了半導體器件。半導體器件包括襯底、位于襯底上方的第一iii-v化合物層、位于第一iii-v化合物層上的第一鈍化層、源極區(qū)和漏極區(qū)。源極區(qū)穿過第一鈍化層以電接觸第一iii-v化合物層。漏極區(qū)穿過第一鈍化層以電接觸第一iii-v化合物層。與源極區(qū)接觸的第一鈍化層的側壁包括階梯狀。

在上述半導體器件中，其中，與所述第一鈍化層的所述階梯狀重疊的所述源極區(qū)的部分的寬度在從0.03μm至0.05μm的范圍。

在上述半導體器件中，其中，所述第一iii-v化合物層包括algaas或alinp。

在上述半導體器件中，其中，所述第一iii-v化合物層包括凹槽，并且所述源極區(qū)位于所述第一iii-v化合物層的所述凹槽的底面上。

在上述半導體器件中，其中，所述階梯狀的下部的高度大于所述階梯狀的上部的高度。

在上述半導體器件中，還包括襯里所述源極區(qū)的凹槽的底部和側壁的硬掩模。

在上述半導體器件中，還包括第二鈍化層，所述第二鈍化層位于所述第一鈍化層上方并且覆蓋未被所述第一鈍化層覆蓋的所述源極區(qū)的暴露部分。

在上述半導體器件中，還包括位于所述第一iii-v化合物層和所述襯底之間的第二iii-v化合物層。

在上述半導體器件中，還包括位于所述第一iii-v化合物層和所述襯底之間的第二iii-v化合物層，其中，所述第二iii-v化合物層包括gan、gaas或inp。

在上述半導體器件中，還包括穿過所述第一鈍化層并且設置在所述第一iii-v化合物層上的柵極區(qū)。

本發(fā)明的實施例提供了高電子遷移率晶體管(hemt)。hemt包括襯底、位于襯底上方的第一iii-v化合物層、位于第一iii-v化合物層上的第一鈍化層、源極區(qū)和漏極區(qū)。源極區(qū)穿過第一鈍化層以電接觸第一iii-v化合物層。漏極區(qū)穿過第一鈍化層以電接觸第一iii-v化合物層。源極區(qū)的上部覆蓋第一鈍化層，并且覆蓋第一鈍化層的上部的寬度在從約0.03μm至約0.05μm的范圍。

在上述高電子遷移率晶體管中，其中，所述第一iii-v化合物層包括凹槽，并且所述源極區(qū)與所述凹槽的底面接觸。

在上述高電子遷移率晶體管中，還包括第二鈍化層，所述第二鈍化層位于所述第一鈍化層上方并且覆蓋未被所述第一鈍化層覆蓋的所述源極區(qū)的暴露部分。

在上述高電子遷移率晶體管中，還包括位于所述第一iii-v化合物層和所述襯底之間的第二iii-v化合物層。

在上述高電子遷移率晶體管中，還包括位于所述第一iii-v化合物層和所述襯底之間的第二iii-v化合物層，其中，所述第二iii-v化合物層和所述第一iii-v化合物層包括不同的材料。

本發(fā)明的實施例提供了制造半導體器件的方法，包括：提供襯底，在襯底上方形成第一iii-v化合物層，在第一iii-v化合物層上方形成第一鈍化層，從第一鈍化層的頂面至第一iii-v化合物層形成第一開口，每個開口都具有位于第一鈍化層處的階梯狀的側壁，在第一鈍化層上方和第一開口中沉積金屬層，金屬層具有位于相應的第一開口之上的第二開口，以及去除部分金屬層以形成源極區(qū)和漏極區(qū)。

在上述方法中，其中，形成所述源極區(qū)和所述漏極區(qū)還包括：在所述金屬層上方和所述第二開口中放置光刻膠；去除部分所述光刻膠直到剩余的所述光刻膠位于所述第二開口中；以及蝕刻未被所述光刻膠覆蓋的部分所述金屬層以形成所述源極區(qū)和所述漏極區(qū)。

在上述方法中，其中，使用濺射、原子層沉積(ald)或物理汽相沉積(pvd)沉積所述金屬層。

在上述方法中，其中，所述階梯狀側壁的階梯寬度在從0.03μm至0.05μm的范圍內(nèi)。

在上述方法中，在去除部分所述金屬層之前，還包括形成襯里所述金屬層的所述第二開口的硬掩模。

此外，說明書中描述的工藝、機器、制造和物質(zhì)的組成、方式、方法和步驟的特定實施例并不意在限制本發(fā)明的范圍。本領域技術人員將很容易的理解現(xiàn)存的或以后待開發(fā)的本公開的內(nèi)容、工藝、機器、制造和物質(zhì)的組成、方式、方法或步驟，并且根據(jù)本發(fā)明可以利用的在此描述的相應實施例實施大致相同的功能或?qū)崿F(xiàn)基本相同的結果。因此，附屬權利要求意在包括諸如工藝、機器、制造和物質(zhì)的組成、方式、方法和步驟/操作的范圍內(nèi)。此外，每個權利要求構成單獨的實施例，并且各個權利要求和實施例的組合也在本公開的范圍內(nèi)。