本發(fā)明涉及發(fā)光二極管，特別是芯片的生產(chǎn)技術(shù)領(lǐng)域。

背景技術(shù)：

現(xiàn)有的csp（芯片級(jí)封裝）芯片制作工藝是：在襯底上依次形成n型層、p型層和dbr（布拉格反射鏡）層，然后自dbr（布拉格反射鏡）層向下開(kāi)槽至n型層，再在p面和n面上同時(shí)蒸鍍金屬，以形成p電極和n電極。后續(xù)的封裝工藝是：在封裝支架上先涂布銀膠，通過(guò)銀膠層把芯片的p電極和n電極粘結(jié)在位于碗杯中的封裝支架的兩個(gè)位于同一平面的貼片表面。由于上述制作工藝形成的芯片的p電極和n電極的外表面不在同一水平面上，因此常常會(huì)存在以下缺陷：

1、封裝時(shí)存在芯片傾倒、固晶不正的風(fēng)險(xiǎn)。

2、銀膠層的涂布量需要進(jìn)行嚴(yán)格的掌控，涂布量過(guò)多就會(huì)導(dǎo)致銀膠爬膠而覆蓋到外延層上導(dǎo)致漏電等風(fēng)險(xiǎn)，而涂布量過(guò)少就會(huì)導(dǎo)致粘粘不好的狀況。

3、由于p電極和n電極距離較遠(yuǎn)，且p電極并未整面覆蓋外延層，因此導(dǎo)致電流無(wú)法均勻地覆蓋整個(gè)界面，所以在兩端通上電流時(shí)會(huì)出現(xiàn)電流分布均勻性差的狀況。

4、由于需要將p電極制作于dbr（布拉格反射鏡）層上，除了增加了蒸鍍dbr（布拉格反射鏡）工藝的復(fù)雜性以外，在dbr（布拉格反射鏡）層的反射光的角度太小，只要光穿透dbr（布拉格反射鏡）層到達(dá)p電極就會(huì)被電極吸收掉，致使電極吸光的缺點(diǎn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明目的是提出一種方便封裝、可避免發(fā)生爬膠和銀膠老化開(kāi)裂的無(wú)臺(tái)階電極結(jié)構(gòu)的csp芯片。

本發(fā)明包括依次設(shè)置在襯底同一側(cè)的n型層、多量子阱層、p型層和歐姆接觸層，其特征在于在芯片的外周、于n型層表面設(shè)置環(huán)形n型層臺(tái)階面，在所述環(huán)形n型層臺(tái)階面上設(shè)置環(huán)形第一銀鏡層，在所述環(huán)形第一銀鏡層表面設(shè)置環(huán)形第一金屬錫層，在所述環(huán)形第一銀鏡層與多量子阱層、p型層、歐姆接觸層之間設(shè)置sio2介質(zhì)膜層，在所述環(huán)形第一金屬錫層與多量子阱層、p型層、歐姆接觸層之間設(shè)置sio2介質(zhì)膜層；在所述環(huán)形第一金屬錫層內(nèi)側(cè)設(shè)置第二金屬錫層，所述第二金屬錫層與所述環(huán)形第一金屬錫層之間設(shè)置間隔，所述第二金屬錫層依次通過(guò)第二銀鏡層和sio2導(dǎo)電孔層與p型層連接。

本發(fā)明采用與n型層連接的環(huán)形第一銀鏡層替代n電極，采用與p型層連接的第二銀鏡層替代p電極，本發(fā)明的結(jié)構(gòu)優(yōu)點(diǎn)為：

1、n電極呈環(huán)形，而相對(duì)于支架貼片的n電極在同一水平面上，保證了固晶平整，杜絕了封裝時(shí)芯片傾倒的狀況。

2、采用可導(dǎo)電的銀鏡層設(shè)計(jì)，使得芯片端可以省掉p電極和n電極的成本，并使芯片的電流分布均勻性即佳相當(dāng)于半垂直結(jié)構(gòu)的電流分布。

3、無(wú)復(fù)雜的dbr（布拉格反射鏡）結(jié)構(gòu)層設(shè)計(jì)，省去較多成本及工藝流程，也避免了因設(shè)置dbr（布拉格反射鏡）致使反射率低的缺陷。

4、在p型層外表面以銀鏡替代p電極，完美解決了電極吸光的問(wèn)題。

5、在第二銀鏡層（即p電極）表面采用第二金屬錫層，使在封裝到支架上時(shí)可以直接加熱sn層，以使芯片共熔貼片到封裝支架上，不需要銀膠作為粘粘劑，可避免了銀膠層發(fā)生爬膠和銀膠老化開(kāi)裂的風(fēng)險(xiǎn)。

本發(fā)明的另一目的是提出以上無(wú)臺(tái)階電極結(jié)構(gòu)的csp芯片的制造方法。

本發(fā)明包括以下步驟：

1）在襯底上外延生長(zhǎng)形成包括n型層、多量子阱層、p型層和歐姆接觸層的外延片；

2）在外延片的in-gan歐姆接觸層表面通過(guò)旋涂正性光刻膠，經(jīng)過(guò)曝光、顯影做出掩膜圖形，再利用干法在芯片外周蝕刻形成裸露出環(huán)形的n-gan限制層臺(tái)階面，同時(shí)自in-gan歐姆接觸層中心向下依次蝕刻至裸露出n-gan限制層，形成中心槽；

3）在中心槽內(nèi)和環(huán)形的n-gan限制層臺(tái)階面上方沉積sio2，通過(guò)蝕刻形成包裹在裸露的環(huán)形的n-gan限制層臺(tái)階面一側(cè)的多量子阱層和p型層外圍sio2介質(zhì)膜層；還依次蝕刻去除設(shè)置在中心槽區(qū)域的sio2、歐姆接觸層和部分p型層處的sio2，形成位于中心槽內(nèi)的sio2導(dǎo)電孔層；

4）在裸露的環(huán)形的n-gan限制層臺(tái)階面外表面和sio2導(dǎo)電孔層外表面分別蒸鍍銀鏡層；并通過(guò)退火使sio2導(dǎo)電孔層中的銀鏡層與歐姆接觸層形成電學(xué)接觸；

5）在銀鏡層外表面分別蒸鍍金屬sn層。

本發(fā)明制作工藝簡(jiǎn)單、合理，通過(guò)該工藝可直接加熱sn層，方便地將芯片封裝到封裝支架的對(duì)應(yīng)貼片上，不需要銀膠作為粘粘劑，免去點(diǎn)銀膠的繁瑣工藝，避免了銀膠層發(fā)生爬膠和銀膠老化開(kāi)裂的風(fēng)險(xiǎn)。并且封裝接觸表面較大，不會(huì)導(dǎo)致芯片傾倒。另外，光線從多量子阱層發(fā)出，通過(guò)銀鏡層反射增強(qiáng)了外量子效率。

進(jìn)一步地，本發(fā)明所述銀鏡層由厚度分別為200nm的ag層和300nm的al層組成。由于ag和al金屬的熔點(diǎn)較低，其本身比較活躍，而且使用電子束蒸鍍ag時(shí)容易出現(xiàn)疏松的狀況，因此需要蒸鍍較厚的ag并搭配退火使ag鏡面致密性較高，al也是有相同的特性，而且退火時(shí)ag和al均比較厚因此會(huì)形成三層鏡面依次為ag鏡面、ag/al合金鏡面和al鏡面從而提高反射效率。

附圖說(shuō)明

圖1、2、3分別為本發(fā)明制造過(guò)程圖。

圖4為本發(fā)明的產(chǎn)品結(jié)構(gòu)示意圖。

圖5為本發(fā)明在封裝中的示意圖。

具體實(shí)施方式

一、本發(fā)明制造步驟如下：

1、如圖1所示，利用mocvd設(shè)備在藍(lán)寶石襯底101上依次生長(zhǎng)過(guò)渡層102、gan電流擴(kuò)展層103、n-gan限制層104、mqw多量子阱有源層105、al-gan限制層106、p-gan電流擴(kuò)展層107、in-gan歐姆接觸層108。

其中g(shù)an電流擴(kuò)展層103優(yōu)選厚度60nm，摻入的雜質(zhì)元素為si，摻雜濃度在8×10¹⁸cm^-3以上，以保證n面有良好的電學(xué)接觸。

in-gan歐姆接觸層108優(yōu)選厚度3000nm，摻入的雜質(zhì)元素為mg，摻雜濃度在7×10¹⁸cm^-3以上，以保證p面有良好的電學(xué)接觸。

2、利用511清洗液清洗in-gan歐姆接觸層108，通過(guò)旋涂正性光刻膠，經(jīng)過(guò)曝光、顯影做出掩膜圖形，再利用干法在芯片外周蝕刻形成裸露出環(huán)形的n-gan限制層臺(tái)階面104-1，同時(shí)自in-gan歐姆接觸層108中心向下依次蝕刻至裸露出n-gan限制層104，形成中心槽104-2，如圖2所示圖形。

3、在中心槽104-2內(nèi)和環(huán)形的n-gan限制層臺(tái)階面104-1上方沉積sio2。

采用體積比為10∶1的nh4f和h2o的混合溶液進(jìn)行蝕刻：

通過(guò)蝕刻形成包裹在in-gan歐姆接觸層108、p-gan電流擴(kuò)展層107、al-gan限制層106和mqw多量子阱有源層105外圍，且裸露出環(huán)形的n-gan限制層臺(tái)階面104的sio2介質(zhì)膜層109。裸露的環(huán)形n-gan限制層臺(tái)階面104則作為n形接觸面。

同時(shí)，自中心槽104-2的sio2介質(zhì)膜層109依次向下蝕刻去除設(shè)置在中心槽104-2區(qū)域的in-gan歐姆接觸層108、p-gan電流擴(kuò)展層107和部分al-gan限制層106處的sio2，形成位于中心槽104-2內(nèi)的sio2導(dǎo)電孔層100，作為p形接觸面。

如圖3所示。

4、采用e-gun（電子束蒸鍍）方式，在裸露的環(huán)形n-gan限制層臺(tái)階面104和sio2導(dǎo)電孔層100上先后制作厚度為200nm的ag層和300nm的al層，該ag/al共同形成了環(huán)形第一銀鏡層110和第二銀鏡層113。

由sio2導(dǎo)電孔層100同ag/al第二銀鏡層113共同構(gòu)成了表面反射層。如圖3所示。

再經(jīng)過(guò)380℃退火20min，使sio2導(dǎo)電孔層100的介質(zhì)孔中ag同in-gan歐姆接觸層108形成良好的電學(xué)接觸。

5、采用電子束冷蒸鍍方式，在環(huán)形第一銀鏡層110制作出厚度為2000nm的sn層111（作為環(huán)形貼片電極層）；在第二銀鏡層113和in-gan歐姆接觸層108上方的sio2介質(zhì)膜層109表面制作出截面呈t形的sn層112（作為中心貼片電極層）。

通過(guò)以上制造工藝，取得的芯片結(jié)構(gòu)如圖4所示：

在藍(lán)寶石襯底101同一側(cè)設(shè)置有過(guò)渡層102、gan電流擴(kuò)展層103、n-gan限制層104、mqw多量子阱有源層105、al-gan限制層106、p-gan電流擴(kuò)展層107、in-gan歐姆接觸層108，在芯片的外周、于n-gan限制層104表面設(shè)置環(huán)形n型層臺(tái)階面，在該臺(tái)階面上設(shè)置環(huán)形第一銀鏡層110。在環(huán)形第一銀鏡層110表面設(shè)置環(huán)形第一金屬錫層111。

在環(huán)形第一銀鏡層110與mqw多量子阱有源層105、al-gan限制層106、p-gan電流擴(kuò)展層107、in-gan歐姆接觸層108之間，在環(huán)形第一金屬錫層110與mqw多量子阱有源層105、al-gan限制層106、p-gan電流擴(kuò)展層107、in-gan歐姆接觸層108之間分別設(shè)置sio2介質(zhì)膜層109。

在環(huán)形第一金屬錫層111內(nèi)側(cè)設(shè)置第二金屬錫層112，第二金屬錫層112與環(huán)形第一金屬錫層111之間設(shè)置間隔，第二金屬錫層112依次通過(guò)第二銀鏡層113和sio2導(dǎo)電孔層100與n-gan限制層104連接。

6、利用機(jī)械研磨方式先將藍(lán)寶石襯底101去除至剩余約120μm厚，再使用機(jī)械拋光方式對(duì)藍(lán)寶石襯底101進(jìn)行拋光。

7、將步驟6得到的半制品倒置貼裝在封裝支架200上，并使環(huán)形第一金屬錫層111對(duì)準(zhǔn)封裝支架200底部的環(huán)形貼片201、第二金屬錫層112對(duì)準(zhǔn)封裝支架200底部的中心貼片202，如圖5所示。

加熱至300℃后維持1分鐘，加一定的壓力后冷卻至常溫，即可完成貼裝。