專利名稱：帶有防止貫通電路的單相直流電機(jī)驅(qū)動集成電路的制作方法
技術(shù)領(lǐng)域：
帶有防止貫通電路的單相直流電機(jī)驅(qū)動集成電路技術(shù)領(lǐng)域[0001]本實用新型涉及到集成電路領(lǐng)域，具體是帶有防止貫通電路的單相電機(jī)驅(qū)動集成電路。
背景技術(shù)：
[0002]單相電機(jī)驅(qū)動電路的輸出級一般都采用H橋結(jié)構(gòu)，前級通過霍爾傳感器感應(yīng)位置，實現(xiàn)無刷換相功能。但是H橋結(jié)構(gòu)的輸出驅(qū)動，在換向的過程中，非常容易出現(xiàn)上下管貫通的現(xiàn)象。如圖1中的101模塊，101模塊就是H橋輸出驅(qū)動模塊，假設(shè)在換向之前Ql和Q4導(dǎo)通，此時電流路徑為:通過VCC經(jīng)Ql到L，然后再流向Q4到地。此時Q2和Q3是關(guān)閉的。當(dāng)換向之后Ql和Q4關(guān)閉，Q2和Q3導(dǎo)通，此時電流的路徑為:VCC經(jīng)過Q2到L，然后再流向Q3到地。這是理想狀態(tài)下的換向，實際上在換向的瞬間，由于電感是儲能元器件，加上輸出管是功率管，關(guān)斷時間都有延遲，這樣很容就會出現(xiàn)Ql和Q3或者Q2和Q4同時導(dǎo)通的情況.這樣VCC到GND就會形成一個通路，出現(xiàn)大的電流，很容易造成芯片燒毀。這就是采用H橋電路容易出現(xiàn)的貫通現(xiàn)象。[0003]如果發(fā)明一種電路消除貫通現(xiàn)象，可以有效的保護(hù)芯片，防止發(fā)生燒毀的現(xiàn)象，增加芯片的可靠性。實用新型內(nèi)容[0004]本實用新型的主要目的是提供一款單相直流電機(jī)驅(qū)動集成電路，其內(nèi)部含有防止貫通現(xiàn)象的電路，能夠有效的增加芯片的可靠性。[0005]本實用新型采用以下方案實現(xiàn):一種帶有防止貫通電路的單相直流電機(jī)驅(qū)動集成電路，其特征在于，包括:[0006]一用于驅(qū)動電機(jī)的輸出功率驅(qū)動電路；[0007]—邏輯控制器，控制所述功率驅(qū)動電路；[0008]一死區(qū)控制電路，將輸出信號送至所述的的邏輯控制器，用于消除輸出貫通現(xiàn)象；[0009]一滯洄比較器，將霍爾傳感器的輸出信號放大處理后送至所述的死區(qū)控制電路；[0010]一霍爾傳感器，用于檢測電機(jī)的位置；以及[0011]一內(nèi)部參考電壓源，給所述的霍爾傳感器供電。[0012]在本實用新型一實施例中，所述內(nèi)部參考電壓源具有一 2.7V電壓輸出端，該輸出端為所述霍爾傳感器供電，且具有溫度補償作用，補償霍爾傳感器的溫度系數(shù)。[0013]在本實用新型一實施例中，所述霍爾傳感器集成在芯片內(nèi)部。[0014]在本實用新型一實施例中，所述死區(qū)控制電路包括晶體管Q5 Q18、電阻Rf R7、一電流源、一內(nèi)部參考電壓源輸入端以及第一至四控制信號輸入端D、A、B、C ;所述晶體管Q5、10的射極以及電流源的一端與所述內(nèi)部參考電壓源輸入端連接；所述電流源的另一端與所述晶體管Qll Q18的基極連接；所述晶體管Q5的基極與所述晶體管Q6的集電極、晶體管Q16的集電極連接；所述晶體管Q5的集電極經(jīng)電阻Rl與所述晶體管Q17的集電極連接；所述第一控制信號輸入端D與所述晶體管Q17的集電極連接；所述晶體管Q18的集電極和基極相連接；該晶體管Q18的射極接地；所述晶體管Q17的射極經(jīng)電阻R7接地；所述晶體管Q16的射極經(jīng)電阻R6接地；所述晶體管Q13的射極經(jīng)電阻R5接地；所述晶體管Q12的射極經(jīng)電阻R4接地；所述晶體管Qll的射極經(jīng)電阻R3接地；所述晶體管Q6的基極與所述晶體管Q7的基極和集電極連接；所述晶體管Q7的集電極與所述晶體管Q15的集電極連接，所述第二控制信號輸入端A與所述晶體管Q15的基極連接；所述晶體管Q15的射極與所述晶體管Q13的集電極以及晶體管Q14的射極連接；所述晶體管Q14的基極與所述第三控制信號輸入端B連接；該晶體管Q14的集電極與所述晶體管Q8的集電極和基極連接；所述晶體管Q8的基極與所述晶體管Q9的基極連接；所述晶體管Q9的集電極與所述晶體管QlO的基極以及晶體管Q12的集電極連接；所述晶體管QlO的集電極經(jīng)電阻R2與所述晶體管Qll的集電極連接；所述第四控制信號輸入端C與所述晶體管Qll的集電極連接。[0015]在本實用新型一實施例中，所述輸出功率驅(qū)動電路采用H橋結(jié)構(gòu)。[0016]本實用新型的有益效果是:通過增加死區(qū)時間控制電路，消除單相直流電機(jī)驅(qū)動電路中的貫通現(xiàn)象，減少了芯片燒毀的風(fēng)險，有效的增加了芯片的可靠性。


[0017]圖1帶有防止貫通電路的單相直流電機(jī)驅(qū)動集成電路的方框圖[0018]圖2死區(qū)時間控制電路圖[0019]圖3防止貫通 現(xiàn)象產(chǎn)生的波形圖[0020]Vref:內(nèi)部參考電壓源霍爾傳感器:內(nèi)置霍爾傳感器[0021]Al:滯洄比較器103:死區(qū)控制電路[0022]102:邏輯控制器101:輸出功率驅(qū)動電路[0023]Q1/Q2/Q3/Q4:輸出功率驅(qū)動管D1/D2/D3/D4:續(xù)流二極管[0024]L:電機(jī)線圈VCC:電源供電[0025]Q5-Q18:死區(qū)控制電路中的晶體管R1-R7:死區(qū)控制電路中的電阻[0026]1:死區(qū)控制電路中的電流源。
具體實施方式
[0027]請參照圖1，圖1是整個集成電路的設(shè)計方框圖，本實施例提供一種帶有防止貫通電路的單相電機(jī)驅(qū)動集成電路，其包括:一用于驅(qū)動電機(jī)的輸出功率驅(qū)動電路；一邏輯控制器，控制所述功率驅(qū)動電路；一死區(qū)控制電路，將輸出信號送至所述的的邏輯控制器，用于消除輸出貫通現(xiàn)象；一滯洄比較器，將霍爾傳感器的輸出信號放大處理后送至所述的死區(qū)控制電路；一霍爾傳感器Hall sensor，用于檢測電機(jī)的位置；以及一內(nèi)部參考電壓源，給所述的的霍爾傳感器供電。[0028]為了讓一般技術(shù)人員更好的理解本實用新型，下面我么將詳細(xì)敘述每個模塊的工作原理以及作用。[0029]內(nèi)置的霍爾傳感器是通過特殊的工藝，將霍爾傳感器集成到芯片內(nèi)部。其作用是將磁場信號轉(zhuǎn)換成為電信號。Vref提供2.7V的電壓給霍爾傳感器供電，并且電壓帶有溫度補償，補償霍爾傳感器的溫度系數(shù)。霍爾傳感器的輸出電壓信號，經(jīng)過滯洄比較器進(jìn)行放大，輸出至死區(qū)控制電路。[0030]圖2是死區(qū)時間控制電路，該死區(qū)控制電路包括晶體管Q5 Q18、電阻RfR7、一電流源、一內(nèi)部參考電壓源輸入端以及第一至四控制信號輸入端D、A、B、C ;所述晶體管Q5、10的射極以及電流源的一端與所述內(nèi)部參考電壓源輸入端連接；所述電流源的另一端與所述晶體管Qll Q18的基極連接；所述晶體管Q5的基極與所述晶體管Q6的集電極、晶體管Q16的集電極連接；所述晶體管Q5的集電極經(jīng)電阻Rl與所述晶體管Q17的集電極連接；所述第一控制信號輸入端D與所述晶體管Q17的集電極連接；所述晶體管Q18的集電極和基極相連接；該晶體管Q18的射極接地；所述晶體管Q17的射極經(jīng)電阻R7接地；所述晶體管Q16的射極經(jīng)電阻R6接地；所述晶體管Q13的射極經(jīng)電阻R5接地；所述晶體管Q12的射極經(jīng)電阻R4接地；所述晶體管Qll的射極經(jīng)電阻R3接地；所述晶體管Q6的基極與所述晶體管Q7的基極和集電極連接；所述晶體管Q7的集電極與所述晶體管Q15的集電極連接，所述第二控制信號輸入端A與所述晶體管Q15的基極連接；所述晶體管Q15的射極與所述晶體管Q13的集電極以及晶體管Q14的射極連接；所述晶體管Q14的基極與所述第三控制信號輸入端B連接；該晶體管Q14的集電極與所述晶體管Q8的集電極和基極連接；所述晶體管Q8的基極與所述晶體管Q9的基極連接；所述晶體管Q9的集電極與所述晶體管QlO的基極以及晶體管Q12的集電極連接；所述晶體管QlO的集電極經(jīng)電阻R2與所述晶體管Qll的集電極連接；所述第四控制信號輸入端C與所述晶體管Qll的集電極連接。假設(shè)在換向之前A的電壓要高于B的電壓，此時Q15導(dǎo)通，Q14截止，這樣Q6導(dǎo)通而對應(yīng)的Q9是截止的，Q5處于截止?fàn)顟B(tài)QlO處于導(dǎo)通狀態(tài)，D為低電平，C為高電平。在換向的瞬間，Q14導(dǎo)通Q15截止，Q7截止，由于Q6不能瞬間截止，這樣Q5就不能瞬間導(dǎo)通，也就是D會延時一段時間變?yōu)楦唠娖?，延時的時間可以通過調(diào)整Q16的電流來設(shè)置，Q16的電流是由R6來決定，所以調(diào)整R6可以調(diào)整延遲時間。同理，當(dāng)換向之前B的電壓高于A的電壓，此時Q15截止，Q14導(dǎo)通，這樣Q6截止而對應(yīng)的Q9是導(dǎo)通的，Q5處于導(dǎo)通狀態(tài)QlO處于截止?fàn)顟B(tài)，D為高電平，C為低電平。在換向的瞬間，Q14截止Q15導(dǎo)通，Q8截止，由于Q9不能瞬間截止，這樣QlO就不能瞬間導(dǎo)通，也就是C會延時一段時間變?yōu)楦唠娖?，延時的時間可以通過調(diào)整Q12的電流來設(shè)置，Q12的電流是由R4來決定，所以調(diào)整R4可以調(diào)整延遲時間。這樣C和D在換向的時候就會出現(xiàn)同時為低電平的時候，而且這個時間可以通過調(diào)整電阻的大小來控制時間長度。[0031]圖3是防止貫通現(xiàn)象產(chǎn)生的波形圖，由圖可以看出，A和B信號經(jīng)過死區(qū)時間控制電路之后的C和D信號，在換向的瞬間，會一段時間同時為低電平。將C和D信號送至邏輯控制器處理后，轉(zhuǎn)換成E、F、H、G四個信號，這四個信號在換向的瞬間會同時為低電平，這樣，Ql、Q2、Q3、Q4在換向的時候同時截止，負(fù)載電感會通過續(xù)流二極管進(jìn)行放電，輸出功率管也會在這段時間進(jìn)入截止?fàn)顟B(tài)，這樣在換向的時候就不會出現(xiàn)貫通的現(xiàn)象。[0032]以上所述僅為本實用新型的較佳實施例，凡依本實用新型申請專利范圍所做的均等變化與修飾，皆應(yīng)屬本實用新型的涵蓋范圍。
權(quán)利要求1.一種帶有防止貫通電路的單相直流電機(jī)驅(qū)動集成電路，其特征在于，包括: 一用于驅(qū)動電機(jī)的輸出功率驅(qū)動電路； 一邏輯控制器，控制所述功率驅(qū)動電路； 一死區(qū)控制電路，將輸出信號送至所述的的邏輯控制器，用于消除輸出貫通現(xiàn)象； 一滯洄比較器，將霍爾傳感器的輸出信號放大處理后送至所述的死區(qū)控制電路； 一霍爾傳感器，用于檢測電機(jī)的位置；以及 一內(nèi)部參考電壓源，給所述的霍爾傳感器供電。
2.根據(jù)權(quán)利要求1所述的帶有防止貫通電路的單相直流電機(jī)驅(qū)動集成電路，其特征在于:所述內(nèi)部參考電壓源具有一 2.7V電壓輸出端，該輸出端為所述霍爾傳感器供電，且具有溫度補償作用，補償霍爾傳感器的溫度系數(shù)。
3.根據(jù)權(quán)利要求1所述的帶有防止貫通電路的單相直流電機(jī)驅(qū)動集成電路，其特征在于:所述霍爾傳感器集成在芯片內(nèi)部。
4.根據(jù)權(quán)利要求1所述的帶有防止貫通電路的單相直流電機(jī)驅(qū)動集成電路，其特征在于:所述死區(qū)控制電路包括晶體管Q5、18、電阻Rf R7、一電流源、一內(nèi)部參考電壓源輸入端以及第一至四控制信號輸入端D、A、B、C ;所述晶體管Q5、10的射極以及電流源的一端與所述內(nèi)部參考電壓源輸入端連接；所述電流源的另一端與所述晶體管QlfQlS的基極連接；所述晶體管Q5的基極與所述晶體管Q6的集電極、晶體管Q16的集電極連接；所述晶體管Q5的集電極經(jīng)電阻Rl與所述晶體管Q17的集電極連接；所述第一控制信號輸入端D與所述晶體管Q17的集電極連接；所述晶體管Q18的集電極和基極相連接；該晶體管Q18的射極接地；所述晶體管Q17的射極經(jīng)電阻R7接地；所述晶體管Q16的射極經(jīng)電阻R6接地；所述晶體管Q13的射極經(jīng)電阻R5接地；所述晶體管Q12的射極經(jīng)電阻R4接地；所述晶體管Qll的射極經(jīng)電阻R3接地；所述晶體管Q6的基極與所述晶體管Q7的基極和集電極連接；所述晶體管Q7的集電極與所述晶體管Q15的集電極連接，所述第二控制信號輸入端A與所述晶體管Q15的基極連接；所述晶體管Q15的射極與所述晶體管Q13的集電極以及晶體管Q14的射極連接；所述晶體管Q14的基極與所述第三控制信號輸入端B連接；該晶體管Q14的集電極與所述晶體管Q8的集電極和基極連接；所述晶體管Q8的基極與所述晶體管Q9的基極連接；所述晶體管Q9的集電極與所述晶體管QlO的基極以及晶體管Q12的集電極連接；所述晶體管QlO的集電極經(jīng)電阻R2與所述晶體管Qll的集電極連接；所述第四控制信號輸入端C與所述晶體管Qll的集電極連接。
5.根據(jù)權(quán)利要求1所述的帶有防止貫通電路的單相直流電機(jī)驅(qū)動集成電路，其特征在于:所述輸出功率驅(qū)動電路米用H橋結(jié)構(gòu)。
專利摘要本實用新型屬于集成電路領(lǐng)域，具體是帶有防止貫通電路的單相直流電機(jī)驅(qū)動集成電路。將Hallsensor通過特殊工藝集成到芯片內(nèi)部，通過增加死區(qū)控制電路，可以在換向的時候獲得延時信號，將延時信號通過邏輯控制器處理后，在換向的時候可以控制四個輸出驅(qū)動管同時截止，這樣可以有效的消除貫通現(xiàn)象，減少芯片燒毀的風(fēng)險，有效的增加了芯片的可靠性。
文檔編號H02P6/00GK203057046SQ201320038798
公開日2013年7月10日 申請日期2013年1月24日 優(yōu)先權(quán)日2013年1月24日
發(fā)明者高耿輝 申請人:大連連順電子有限公司, 友順科技股份有限公司, 福建福順微電子有限公司