本發(fā)明涉及光伏三電平逆變器技術(shù)領(lǐng)域，具體涉及一種t型三電平igbt互補(bǔ)死區(qū)驅(qū)動電路。

背景技術(shù)：

目前，國家能源局等三部委推出光伏“領(lǐng)跑者”計(jì)劃，旨在促進(jìn)先進(jìn)技術(shù)產(chǎn)品應(yīng)用和產(chǎn)業(yè)升級，光伏“領(lǐng)跑者”計(jì)劃要求，光伏逆變器最高轉(zhuǎn)換效率不低于99％、中國效率不低于98.2％；三電平技術(shù)相較于兩電平，輸出電壓更接近正弦波，諧波含量更少，電抗體積更小，采用三電平技術(shù)是提升整機(jī)效率的有效措施。其中，t型三電平模塊包括四個開關(guān)管(t1、t2、t3、t4)，需要四路驅(qū)動信號，t1管與t3管、t2管與t4管為互補(bǔ)關(guān)系，且必須增加死區(qū)時間；三相逆變器需要12路驅(qū)動信號，這對dsp芯片的資源提出了更高的要求，勢必會增加制造成本。

專利cn201422095y提出了一種任意增加死區(qū)時間的pwm互補(bǔ)輸出單元電路，該方案采用dsp提供的死區(qū)信號和觸發(fā)器來控制死區(qū)時間，需額外占用dsp資源，同時，在dsp未輸出pwm信號時，該方案電路的輸出信號中必有一個為高電平，導(dǎo)致半橋中的一個開關(guān)管導(dǎo)通，違背了dsp未發(fā)波時igbt必須全部關(guān)斷的原則。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于針對光伏t型三電平逆變器，提供一種安全可靠的帶有互補(bǔ)死區(qū)功能的igbt驅(qū)動電路。

本發(fā)明是通過以下的技術(shù)方案來完成的：一種t型三電平igbt互補(bǔ)死區(qū)驅(qū)動電路，包括互補(bǔ)死區(qū)電路模塊、故障封波電路模塊、光耦互鎖電路模塊；

所述互補(bǔ)死區(qū)電路模塊包括rc延時電路、與非門邏輯電路構(gòu)成；所述與非門邏輯電路包括第一與門芯片，第一非門芯片；

所述第一與門芯片的1腳和dsp發(fā)出的pwm_1a驅(qū)動信號連接，pwm_1a驅(qū)動信號經(jīng)過rc延時電路與第一與門芯片的2腳連接；第一與門芯片的3腳和13腳相連接；第一與門芯片的12腳與故障封波電路模塊連接；第一與門芯片的11腳輸出，與光耦互鎖電路模塊連接；

所述第一非門芯片的1腳和dsp發(fā)出的pwm_1a驅(qū)動信號連接；第一非門芯片的2腳一方面和第一與門芯片的4腳連接，另一方面，經(jīng)過rc延時電路和第一與門芯片的5腳連接；第一與門芯片的6腳與10腳相連接；第一與門芯片的9腳和故障封波電路模塊連接；第一與門芯片的8腳輸出，與光耦互鎖電路模塊連接。

進(jìn)一步的，上面所述的pwm_1a驅(qū)動信號由數(shù)字信號處理器dsp提供。

進(jìn)一步的，所述rc延時電路包括第一電阻、第一電容和第一二極管，所述第一電阻和第一電容串聯(lián)，第一二極管和第一電阻并聯(lián)，第一二極管的陽極與第一電容的一端連接，第一電容的另一端接地。

進(jìn)一步的，所述故障封波電路模塊包括第二與門芯片、第二電阻，所述第二與門芯片的1腳接收由數(shù)字信號處理器發(fā)出的使能信號，第二與門芯片的2腳接收故障信號，第二與門芯片的3腳與第二電阻的一端連接，第二電阻的另一端接地。

進(jìn)一步的，所述光耦互鎖電路模塊包括第一光耦芯片、第二光耦芯片、第三電阻、第四電阻、第五電阻、第六電阻、第二電容和第三電容，所述第一與門芯片的11腳經(jīng)過第三電阻和第一光耦芯片的陰極相連接，并和第二光耦芯片的陽極相連接，第二光耦芯片的5腳與8腳之間連接第三電容，第二光耦芯片的6腳和7腳相連后與第六電阻相連；所述第一與門芯片的8腳經(jīng)過第四電阻和第一光耦芯片的陽極相連接，并和第二光耦芯片的陰極相連接，第一光耦芯片的5腳與8腳之間連接第二電容，第一光耦芯片的6腳和7腳相連后與第五電阻相連。

本發(fā)明與現(xiàn)有技術(shù)比較，其有益效果是：

1、本發(fā)明通過互補(bǔ)死區(qū)電路模塊，將dsp芯片輸出的一路驅(qū)動信號，轉(zhuǎn)變成一對互補(bǔ)且?guī)в兴绤^(qū)時間的驅(qū)動信號，死區(qū)時間由第一電阻和第一電容決定，一方面節(jié)省了dsp資源，另一方面，從硬件電路上，防止了t1管與t3管、t2管與t4管同時導(dǎo)通，避免了igbt短路故障的發(fā)生。

2、本發(fā)明通過故障封波電路，將igbt故障反饋信號和dsp發(fā)出的使能信號進(jìn)行與邏輯，輸出電平再和驅(qū)動信號進(jìn)行與邏輯，使得在dsp允許發(fā)波和無igbt故障的情況下，驅(qū)動信號才能最終輸出。同時，由于互補(bǔ)死區(qū)電路的局限性，輸出的兩路互補(bǔ)驅(qū)動信號必然存在一個高電平，另一個低電平的現(xiàn)象，違背了dsp未發(fā)波時igbt需全部關(guān)斷的原則，故障封波電路有效解決了這個局限性，使dsp未發(fā)波時，igbt均可靠關(guān)斷。

3、本發(fā)明通過光耦互鎖電路，實(shí)現(xiàn)了弱電和強(qiáng)電的電氣隔離，增強(qiáng)了抗干擾能力，同時，兩路帶有互補(bǔ)死區(qū)的驅(qū)動信號經(jīng)過第四電阻和第五電阻，分別連接第一光耦芯片的陰極和陽極、第二光耦芯片的陽極和陰極，保證最終輸出的驅(qū)動信號不能同時為高電平，避免了igbt短路故障，起到了二次保護(hù)的作用。

附圖說明

圖1是本發(fā)明的總體控制原理框圖；

圖2是本發(fā)明的電路連接示意圖；

圖3是本發(fā)明的驅(qū)動信號時序圖。

以上附圖中：1為互補(bǔ)死區(qū)電路模塊；2為故障封波電路模塊；3為光耦互鎖電路模塊；11為rc延時電路。

具體實(shí)施方式

為了加深對本發(fā)明的理解，下面將結(jié)合實(shí)施例和附圖對本發(fā)明作進(jìn)一步詳述，該實(shí)施例僅用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明保護(hù)范圍的限定。

本實(shí)施例的總體控制原理框圖如圖1所示，dsp芯片發(fā)出epwm1a和epwm1b兩路驅(qū)動信號，經(jīng)過總線收發(fā)器電平變換，輸出pwm_1a和pwm_1b；pwm_1a驅(qū)動信號經(jīng)過互補(bǔ)死區(qū)驅(qū)動電路，輸出兩路互補(bǔ)并帶有死區(qū)時間的驅(qū)動信號a_t1和a_t3；pwm_1b驅(qū)動信號經(jīng)過互補(bǔ)死區(qū)驅(qū)動電路，輸出兩路互補(bǔ)并帶有死區(qū)時間的驅(qū)動信號a_t2和a_t4；a_t1、a_t2、a_t3和a_t4這四路驅(qū)動信號，經(jīng)過驅(qū)動板直接驅(qū)動t型igbt模塊的四個開關(guān)管；同時，dsp發(fā)出的發(fā)波使能信號和igbt故障反饋信號共同控制互補(bǔ)死區(qū)電路是否輸出驅(qū)動信號。

如圖2所示，整個互補(bǔ)死區(qū)驅(qū)動電路由互補(bǔ)死區(qū)電路模塊1、故障封波電路模塊2和光耦互鎖電路模塊3構(gòu)成，其中互補(bǔ)死區(qū)電路模塊1由rc延時電路11和與非門邏輯電路構(gòu)成，rc延時電路11中的第一電阻和第一電容串聯(lián)，第一二極管和第一電阻并聯(lián)，第一二極管的陽極與第一電容的一端連接，第一電容的另一端接地；rc延時電路的輸出是由低電平向高電平緩慢變化的過程，當(dāng)上升到第一與門芯片的觸發(fā)電壓時，第一與門芯片才能識別此輸入信號為高電平，否則默認(rèn)為低電平，而上升到觸發(fā)電壓的時間即死區(qū)時間，由第一電阻和第一電容兩者的大小決定，可任意調(diào)整。故障封波電路模塊2中第二與門芯片的3腳與第二電阻的一端連接，第二電阻的另一端接地，確保上電初始時刻，故障封波電路模塊的輸出為低電平，dsp發(fā)出的使能信號與第二與門芯片的1腳連接，igbt故障反饋信號和第二與門芯片的2腳連接，共同決定互補(bǔ)死區(qū)電路模塊是否輸出驅(qū)動信號。

pwm_1a經(jīng)過rc延時電路后和第一與門的2腳連接，pwm_1a直接和第一與門芯片的1腳連接，第一與門的3腳和13腳相連接；第一與門芯片的12腳和第二與門芯片的3腳連接，第一與門芯片的11腳經(jīng)過第三電阻和第一光耦的陰極相連接、和第二光耦芯片的陽極相連接，第二光耦芯片的6腳和7腳相連，經(jīng)過第六電阻輸出a_t1。

pwm_1a和第一非門芯片的1腳相連，取反后，經(jīng)過第一非門的2腳輸出；一方面和第一與門芯片的4腳連接，另一方面經(jīng)過rc延時電路后和第一與門芯片的5腳連接，第一與門芯片的6腳和10腳相連接；第一與門芯片的9腳和第二與門芯片的3腳連接，第一與門的8腳經(jīng)過第四電阻和第一光耦芯片的陽極相連接、和第二光耦芯片的陰極相連接，第一光耦芯片的6腳和7腳相連，經(jīng)過第五電阻輸出a_t3?？梢钥闯觯?dāng)?shù)谝慌c門芯片的11腳和8腳同時輸出高電平時，a_t1和a_t3同時為低電平，實(shí)現(xiàn)了互鎖的功能，起到了二次保護(hù)的作用。

為了更清晰的說明本發(fā)明的工作原理，輸入與輸出的驅(qū)動信號時序圖如圖3所示。其中，pwm_1a為輸入的驅(qū)動信號，a_t1和a_t3為輸出的驅(qū)動信號，en_t1_t3為igbt故障反饋信號和dsp使能信號進(jìn)行與邏輯后得到的控制信號。當(dāng)pwm_1a由低電平跳變?yōu)楦唠娖綍r，第一與門芯片的3腳并不能直接輸出高電平，只有經(jīng)過死區(qū)時間t后，rc延時電路的輸出電壓才能達(dá)到第一與門芯片的觸發(fā)電壓，即第一與門芯片的3腳才能輸出高電平，使得a_t1變?yōu)楦唠娖?，而pwm_1a由低電平跳變?yōu)楦唠娖綍r，第一非門的2腳立即由高電平跳變?yōu)榈碗娖?，使得a_t3變?yōu)榈碗娖?。?dāng)pwm_1a由高電平跳變?yōu)榈碗娖綍r，第一與門芯片的3腳立即由高電平跳變?yōu)榈碗娖?，使得a_t1變?yōu)榈碗娖剑鴓wm_1a由高電平跳變?yōu)榈碗娖綍r，第一非門芯片的2腳立即跳變?yōu)楦唠娖?，同理，此時第一與門芯片的6腳并不能直接輸出高電平，只有經(jīng)過死區(qū)時間t后，rc延時電路輸出電壓達(dá)到第一與門芯片的觸發(fā)電壓時，第一與門芯片的6腳才能輸出高電平，使得a_t3變?yōu)楦唠娖?。從而，由一路pwm_1a驅(qū)動信號，最終輸出兩路互補(bǔ)且?guī)в兴绤^(qū)的驅(qū)動信號，電路簡單，安全可靠。同時，當(dāng)出現(xiàn)igbt故障或dsp不允許發(fā)波時，控制信號en_t1_t3跳變成低電平，可以看出，不管輸入的驅(qū)動信號pwm_1a電平如何，a_t1和a_t3這兩路輸出驅(qū)動信號均變?yōu)榈碗娖?，?shí)現(xiàn)igbt可靠關(guān)斷。

本發(fā)明所述的一種t型三電平igbt互補(bǔ)死區(qū)驅(qū)動電路，節(jié)省了dsp資源，死區(qū)時間可以隨意調(diào)整，并杜絕了igbt直通短路故障，工作可靠穩(wěn)定。

以上所述僅為本發(fā)明的實(shí)施例，并不能以此限制本發(fā)明的保護(hù)范圍，凡是利用本發(fā)明所作的等效變換或修飾，或直接運(yùn)用在其他相關(guān)技術(shù)領(lǐng)域，都應(yīng)涵蓋在本發(fā)明的專利保護(hù)范圍內(nèi)。