本發(fā)明屬于電子電路技術(shù)領(lǐng)域，特別涉及一種導(dǎo)通時(shí)間可調(diào)的控制電路。

背景技術(shù)：

功率開關(guān)電路中，功率開關(guān)管源漏電壓或者電流通常會(huì)出現(xiàn)毛刺或震蕩，從而導(dǎo)致功率開關(guān)管的誤開啟、誤關(guān)斷，造成所設(shè)計(jì)系統(tǒng)的不穩(wěn)定及可靠性差，為了解決該問題，在驅(qū)動(dòng)ic中通常采用導(dǎo)通時(shí)間調(diào)整電路，從而來減小毛刺和震蕩。傳統(tǒng)的做法是在電路中采用調(diào)整驅(qū)動(dòng)輸出端的柵電阻或者采用固定時(shí)間的方法，由于外接電阻與溫度的變化比較大，故調(diào)整柵電阻的方法也會(huì)帶來不可控的問題，同時(shí)由于驅(qū)動(dòng)ic驅(qū)動(dòng)不同型號的功率開關(guān)管，因此固定時(shí)間的方法會(huì)帶來普適性的問題。

基于此，設(shè)計(jì)一種導(dǎo)通時(shí)間可調(diào)的控制電路用于功率開關(guān)電路，使其可以實(shí)時(shí)調(diào)整導(dǎo)通時(shí)間來避免功率開關(guān)管的誤開啟和誤關(guān)斷，對保證電路正常工作、系統(tǒng)穩(wěn)定性具有重要意義。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的，就是針對上述問題，提出一種導(dǎo)通時(shí)間控制電路，并且根據(jù)電路的應(yīng)用要求調(diào)整開關(guān)管導(dǎo)通時(shí)間，以精確控制開關(guān)電源中開關(guān)管的導(dǎo)通和關(guān)斷。

本發(fā)明的技術(shù)方案為：

一種導(dǎo)通時(shí)間可調(diào)的控制電路，包括導(dǎo)通時(shí)間調(diào)整模塊、計(jì)時(shí)模塊、第一反相器、第二反相器、第一遲滯比較器、第二遲滯比較器、rs觸發(fā)器和計(jì)數(shù)器，

所述導(dǎo)通時(shí)間調(diào)整模塊的輸入端作為所述控制電路的導(dǎo)通時(shí)間控制端，其使能端連接使能信號en，其輸出端連接第一遲滯比較器的正輸入端；

所述第一反相器的輸入端連接使能信號en，其輸出端連接所述計(jì)時(shí)模塊的使能端，其輸出端連接所述第一遲滯比較器的負(fù)輸入端和第二遲滯比較器的正輸入端，第一遲滯比較器的使能端連接使能信號en，其輸出端連接rs觸發(fā)器的r輸入端；

第二遲滯比較器的負(fù)輸入端連接第一基準(zhǔn)電壓vref1，其輸出端連接rs觸發(fā)器的s輸入端，rs觸發(fā)器的清零端連接使能信號en，其q輸出端連接計(jì)時(shí)模塊的控制端，其qb輸出端連接第二反相器的輸入端，計(jì)數(shù)器的輸入端連接第二反相器的輸出端，其輸出端作為所述控制電路的輸出端；

所述導(dǎo)通時(shí)間調(diào)整模塊包括第一電阻r1、第二電阻r2、第三電阻r3、第四電阻r4、第一電容c1、第一電流源i1、第二電流源i2、第三遲滯比較器和數(shù)據(jù)選擇器，

第一電阻r1一端作為所述導(dǎo)通時(shí)間調(diào)整模塊的輸入端，另一端連接第一電流源i1、第三遲滯比較器的負(fù)輸入端和數(shù)據(jù)選擇器的第一數(shù)據(jù)輸入端并通過第二電阻r2后接地；第三遲滯比較器的正輸入端連接第二基準(zhǔn)電壓vref2，其使能端連接使能信號en，其輸出端連接數(shù)據(jù)選擇器的地址輸入端；數(shù)據(jù)選擇器的第二數(shù)據(jù)輸入端連接第二電流源i2并通過第三電阻r3后接地，其輸出端連接第四電阻r4的一端，第四電阻r4的另一端作為所述導(dǎo)通時(shí)間調(diào)整模塊的輸出端并通過第一電容c1接地。

具體的，所述計(jì)時(shí)模塊包括第一nmos管nm1、第二nmos管nm2、第三nmos管nm3、第四nmos管nm4、第一pmos管pm1、第二pmos管pm2、第三pmos管pm3、第三電流源i3、第三反相器和第二電容c2，

第一nmos管nm1的柵漏短接并連接第三電流源i3、第二nmos管nm2和第三nmos管nm3的柵極以及第四nmos管nm4的漏極，第四nmos管nm4的柵極作為所述計(jì)時(shí)模塊的控制端；第一pmos管pm1的柵漏短接并連接第二nmos管nm2和第三pmos管pm3的漏極以及第二pmos管pm2的柵極；第三反相器的輸入端作為所述計(jì)時(shí)模塊的控制端，其輸出端連接第三pmos管pm3的柵極；第二pmos管pm2和第三nmos管nm3的漏極互連并作為所述計(jì)時(shí)模塊的輸出端，第二電容c2接在所述計(jì)時(shí)模塊的輸出端和地之間；第一pmos管pm1、第二pmos管pm2和第三pmos管pm3的源極接電源電壓，第一nmos管nm1、第二nmos管nm2、第三nmos管nm3和第四nmos管nm4的源極接地。

具體的，當(dāng)不需要對導(dǎo)通時(shí)間進(jìn)行調(diào)整時(shí)所述控制電路的導(dǎo)通時(shí)間控制端懸空；當(dāng)需要對導(dǎo)通時(shí)間進(jìn)行調(diào)整時(shí)所述控制電路的導(dǎo)通時(shí)間控制端外接電阻。

本發(fā)明的工作原理為：

計(jì)時(shí)模塊輸出不同電壓值給第一遲滯比較器的負(fù)輸入端和第二遲滯比較器的正輸入端，使第一遲滯比較器和第二遲滯比較器的輸出端，即rs觸發(fā)器的r輸入端、s輸入端按不同組合方式控制rs觸發(fā)器，rs觸發(fā)器一方面通過qb輸出端輸出的信號控制計(jì)數(shù)器工作，輸出控制電路的輸出信號ot_out，另一方面通過q輸出端輸出的信號反饋回計(jì)時(shí)模塊來控制計(jì)時(shí)模塊的電壓變化。

當(dāng)使能信號en為高時(shí)，計(jì)時(shí)模塊開始工作，輸出電壓v2不斷增大，當(dāng)v2小于導(dǎo)通時(shí)間調(diào)整模塊的輸出電壓v1且小于第一基準(zhǔn)電壓vref1時(shí)，rs觸發(fā)器置0，計(jì)數(shù)器不工作，反饋到計(jì)時(shí)模塊使其輸出電壓v2繼續(xù)增大；隨著計(jì)時(shí)模塊輸出電壓v2不斷增大，當(dāng)v2大于第一基準(zhǔn)電壓vref1且小于v1時(shí)，狀態(tài)不變；當(dāng)電壓增加到v2大于v1時(shí)，rs觸發(fā)器置1，計(jì)數(shù)器工作，反饋到計(jì)時(shí)模塊使其輸出電壓減小；當(dāng)v2小于v1且大于第一基準(zhǔn)電壓vref1時(shí)，rs觸發(fā)器狀態(tài)維持不變；當(dāng)v2小于vref1時(shí)，rs觸發(fā)器重新置0。按照這種方式不斷循環(huán)，當(dāng)計(jì)數(shù)器計(jì)滿時(shí)間時(shí)，控制電路的輸出端ot_out輸出高電平，表明達(dá)到導(dǎo)通時(shí)間。

導(dǎo)通時(shí)間調(diào)整模塊的輸出電壓v1通過控制第一遲滯比較器的正輸入端電壓來改變導(dǎo)通時(shí)間。當(dāng)控制電路的導(dǎo)通時(shí)間控制端ot懸空時(shí)，第三遲滯比較器的負(fù)輸入端電壓為v4(即第二電阻r2上的壓降)，其輸出為低，數(shù)據(jù)選擇器的輸出為第二輸入端的電壓v3，經(jīng)濾波電路后輸出電壓v1；當(dāng)控制電路的導(dǎo)通時(shí)間控制端ot外接電阻r時(shí)，第三遲滯比較器的負(fù)輸入端電壓為v4'(即(r+r1)∥r2的電壓)，其輸出為高，數(shù)據(jù)選擇器的輸出為第一輸入端的電壓v4'，經(jīng)濾波電路后輸出電壓v1'。本發(fā)明提供的控制電路能夠自動(dòng)檢測導(dǎo)通時(shí)間控制端ot是否外接電阻，從而判斷是否需要對內(nèi)置的導(dǎo)通時(shí)間進(jìn)行調(diào)整，若沒有外接電阻，則采用默認(rèn)的導(dǎo)通時(shí)間。

所述控制電路的輸出端通過驅(qū)動(dòng)電路后連接開關(guān)管的柵極，通過驅(qū)動(dòng)電路控制開關(guān)管的柵極，從而達(dá)到精確控制開關(guān)電源中開關(guān)管的導(dǎo)通和關(guān)斷的目的。

本發(fā)明的有益效果為：本發(fā)明利用導(dǎo)通時(shí)間控制模塊來改變導(dǎo)通時(shí)間，同時(shí)將rs觸發(fā)器的q輸出端反饋到計(jì)時(shí)模塊用于控制計(jì)時(shí)，屏蔽了噪聲對mos管開關(guān)的影響，防止mos管誤關(guān)斷，使電路正常工作；另外本發(fā)明增加了計(jì)數(shù)器，滿足了電路對時(shí)間的要求。

附圖說明

圖1是本發(fā)明提供的一種導(dǎo)通時(shí)間可調(diào)的控制電路的原理圖；

圖2是本發(fā)明中導(dǎo)通時(shí)間調(diào)整模塊的結(jié)構(gòu)示意圖；

圖3是實(shí)施例中計(jì)時(shí)模塊的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖詳細(xì)描述本發(fā)明的技術(shù)方案：

如圖1所示為本發(fā)明提供的一種導(dǎo)通時(shí)間可調(diào)的控制電路的原理圖，包括導(dǎo)通時(shí)間調(diào)整模塊、計(jì)時(shí)模塊、第一反相器、第二反相器、第一遲滯比較器、第二遲滯比較器、rs觸發(fā)器和計(jì)數(shù)器，所述導(dǎo)通時(shí)間調(diào)整模塊的輸入端作為所述控制電路的導(dǎo)通時(shí)間控制端，其使能端連接使能信號en，其輸出端連接第一遲滯比較器的正輸入端；所述第一反相器的輸入端連接使能信號en，其輸出端連接所述計(jì)時(shí)模塊的使能端，其輸出端連接所述第一遲滯比較器的負(fù)輸入端和第二遲滯比較器的正輸入端，第一遲滯比較器的使能端連接使能信號en，其輸出端連接rs觸發(fā)器的r輸入端；第二遲滯比較器的負(fù)輸入端連接第一基準(zhǔn)電壓vref1，其輸出端連接rs觸發(fā)器的s輸入端，rs觸發(fā)器的清零端連接使能信號en，其q輸出端連接計(jì)時(shí)模塊的控制端，其qb輸出端連接第二反相器的輸入端，計(jì)數(shù)器的輸入端連接第二反相器的輸出端，其輸出端作為所述控制電路的輸出端。

如圖2所示是本發(fā)明中的導(dǎo)通時(shí)間調(diào)整模塊的結(jié)構(gòu)示意圖，包括第一電阻r1、第二電阻r2、第三電阻r3、第四電阻r4、第一電容c1、第一電流源i1、第二電流源i2、第三遲滯比較器和數(shù)據(jù)選擇器，第一電阻r1一端作為所述導(dǎo)通時(shí)間調(diào)整模塊的輸入端，另一端連接第一電流源i1、第三遲滯比較器的負(fù)輸入端和數(shù)據(jù)選擇器的第一數(shù)據(jù)輸入端并通過第二電阻r2后接地；第三遲滯比較器的正輸入端連接第二基準(zhǔn)電壓vref2，其使能端連接使能信號en，其輸出端連接數(shù)據(jù)選擇器的地址輸入端；數(shù)據(jù)選擇器的第二數(shù)據(jù)輸入端連接第二電流源i2并通過第三電阻r3后接地，其輸出端連接第四電阻r4的一端，第四電阻r4的另一端作為所述導(dǎo)通時(shí)間調(diào)整模塊的輸出端并通過第一電容c1接地。

如圖3所示是實(shí)施例中的計(jì)時(shí)模塊的結(jié)構(gòu)示意圖，計(jì)時(shí)模塊包括第一nmos管nm1、第二nmos管nm2、第三nmos管nm3、第四nmos管nm4、第一pmos管pm1、第二pmos管pm2、第三pmos管pm3、第三電流源i3、第三反相器和第二電容c2，第一nmos管nm1的柵漏短接并連接第三電流源i3、第二nmos管nm2和第三nmos管nm3的柵極以及第四nmos管nm4的漏極，第四nmos管nm4的柵極作為所述計(jì)時(shí)模塊的控制端；第一pmos管pm1的柵漏短接并連接第二nmos管nm2和第三pmos管pm3的漏極以及第二pmos管pm2的柵極；第三反相器的輸入端作為所述計(jì)時(shí)模塊的控制端，其輸出端連接第三pmos管pm3的柵極；第二pmos管pm2和第三nmos管nm3的漏極互連并作為所述計(jì)時(shí)模塊的輸出端，第二電容c2接在所述計(jì)時(shí)模塊的輸出端和地之間；第一pmos管pm1、第二pmos管pm2和第三pmos管pm3的源極接電源電壓，第一nmos管nm1、第二nmos管nm2、第三nmos管nm3和第四nmos管nm4的源極接地。

本實(shí)施例中計(jì)時(shí)模塊的具體工作原理為：計(jì)時(shí)模塊利用第二電容c2充放電時(shí)的電壓變化給第一遲滯比較器和第二遲滯比較器輸入不同的電壓，使其輸出端，即rs觸發(fā)器的r輸入端、s輸入端按不同組合方式控制rs觸發(fā)器，rs觸發(fā)器一方面通過qb輸出端輸出的信號控制計(jì)數(shù)器工作，輸出控制電路的輸出信號ot_out，另一方面通過q輸出端輸出的信號反饋回計(jì)時(shí)模塊來控制第二點(diǎn)電容c2充放電狀態(tài)。當(dāng)使能信號en為高時(shí)，使能信號en的反向信號enb為低，計(jì)時(shí)模塊開始工作，為第二電容c2充電，第二電容c2上的電壓v2不斷增大，當(dāng)v2小于v1且小于第一基準(zhǔn)電壓vref1時(shí)，rs觸發(fā)器置0，計(jì)數(shù)器不工作，反饋到計(jì)時(shí)模塊中的第三pmos管pm3關(guān)斷，第一pmos管pm1和第二pmos管pm2構(gòu)成的pmos電流鏡繼續(xù)給第二電容c2充電；隨著電壓v2不斷增大，當(dāng)v2大于第一基準(zhǔn)電壓vref1且小于v1時(shí)，狀態(tài)不變；當(dāng)電壓增加到v2大于v1時(shí)，rs觸發(fā)器置1，計(jì)數(shù)器工作，反饋到計(jì)時(shí)模塊中的第三pmos管pm3導(dǎo)通，第一pmos管pm1和第二pmos管pm2構(gòu)成的pmos電流鏡停止對第二電容c2充電，第二電容c2通過nmos電流鏡放電，電容電壓v2開始降低；當(dāng)v2小于v1且大于第一基準(zhǔn)電壓vref1時(shí)，rs觸發(fā)器狀態(tài)維持不變；當(dāng)v2小于vref1時(shí)，rs觸發(fā)器重新置0。按照這種方式不斷循環(huán)，當(dāng)計(jì)數(shù)器計(jì)滿時(shí)間時(shí)，控制電路的輸出端ot_out輸出高電平，表明達(dá)到導(dǎo)通時(shí)間。

本領(lǐng)域的普通技術(shù)人員可以根據(jù)本發(fā)明公開的這些技術(shù)啟示做出各種不脫離本發(fā)明實(shí)質(zhì)的其它各種具體變形和組合，這些變形和組合仍然在本發(fā)明的保護(hù)范圍內(nèi)。