一種測(cè)距儀用頻率合成器的制造方法
【專利摘要】本發(fā)明涉及一種測(cè)距儀用頻率合成器。本設(shè)計(jì)包括鎖相環(huán)電路、射頻部分電路和多節(jié)分頻器，鎖相環(huán)電路包括晶體振蕩器、鎖相環(huán)PLL、低通濾波器、壓控振蕩器和雙模分頻器，射頻部分電路包括第一放大器和第二放大器，其中晶體振蕩器與鎖相環(huán)PLL連接；鎖相環(huán)PLL與低通濾波器連接；低通濾波器與壓控振蕩器連接；壓控振蕩器分別與雙模分頻器及第一放大器連接；第一放大器與第二放大器連接；雙模分頻器與鎖相環(huán)PLL連接；鎖相環(huán)PLL與所述的多節(jié)分頻器連接。本設(shè)計(jì)達(dá)到了測(cè)距儀的設(shè)計(jì)需求，并具有輸出頻率穩(wěn)定度高，雜波抑制好、輸出幅度范圍寬、相位噪聲低性能可靠，集成度高及使用方便等特點(diǎn)。目前已成功應(yīng)用于產(chǎn)品。
【專利說明】一種測(cè)距儀用頻率合成器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及頻率合成器，尤其涉及一種測(cè)距儀用頻率合成器。
【背景技術(shù)】
[0002]測(cè)距儀是一種中距離民用導(dǎo)航系統(tǒng)，工作頻段在1000MHz左右。頻率合成器用于輸出與發(fā)射頻率相同且功率為1W的非調(diào)制連續(xù)波信號(hào)。
[0003]頻率合成技術(shù)是現(xiàn)代通信的重要組成部分，它是將一個(gè)高穩(wěn)定度和高準(zhǔn)確度的基準(zhǔn)頻率經(jīng)過四則運(yùn)算，產(chǎn)生同樣穩(wěn)定度和準(zhǔn)確度的任意頻率。為了配合測(cè)距儀的研制，勢(shì)必要進(jìn)行頻率合成器的設(shè)計(jì)。

【發(fā)明內(nèi)容】

[0004]為滿足測(cè)距儀的要求，本發(fā)明提供一種新的頻率合成器設(shè)計(jì)方案，測(cè)距儀用頻率合成器產(chǎn)生射頻連續(xù)波，射頻輸出+30dBm、+13dBm和+10dBm，其頻率可以在962_1213MHz之間選擇，波道間隔1MHz。測(cè)距儀用頻率合成器電路均采用了屏蔽方式，連續(xù)波經(jīng)三級(jí)低噪聲放大后輸出功率電平達(dá)30dBm，在后兩級(jí)有耦合輸出分別為13dBm、10dBm，總輸出平均功率大于1W。同時(shí)輸出頻率分別為fT/1280 (fT為所選的輸出頻率)和62.5kHz的脈沖信號(hào)被分別送到整機(jī)，以測(cè)試發(fā)射頻率和驗(yàn)證鎖相環(huán)PLL器件內(nèi)部的分頻器，以及8MHz的振蕩器的功能是否正常，如果頻率與所選波道的偏差超出允許范圍，將會(huì)產(chǎn)生報(bào)警信號(hào)，并且系統(tǒng)將切換到另一個(gè)頻率合成器。
[0005]本頻率合成器有三路不同幅值的射頻輸出，滿足了整機(jī)的要求，節(jié)省了兩個(gè)頻率合成器單元，降低了成本。同時(shí)具有兩路監(jiān)測(cè)信號(hào)輸出，可以驗(yàn)證鎖相環(huán)PLL器件內(nèi)部的分頻器以及8MHz的振蕩器的功能是否正常，為以后的故障查找和維修帶來很大方便。
[0006]本發(fā)明采取的技術(shù)方案是:一種測(cè)距儀用頻率合成器，其特征在于:包括鎖相環(huán)電路、射頻部分電路和多節(jié)分頻器，鎖相環(huán)電路包括晶體振蕩器、鎖相環(huán)PLL、低通濾波器、壓控振蕩器和雙模分頻器，射頻部分電路包括第一放大器和第二放大器，其中晶體振蕩器與鎖相環(huán)PLL連接；鎖相環(huán)PLL與低通濾波器連接；低通濾波器與壓控振蕩器連接；壓控振蕩器分別與雙模分頻器及第一放大器連接；第一放大器與第二放大器連接；雙模分頻器與鎖相環(huán)PLL連接；鎖相環(huán)PLL與所述的多節(jié)分頻器連接。
[0007]本發(fā)明產(chǎn)生的有益效果是:本設(shè)計(jì)達(dá)到了測(cè)距儀的設(shè)計(jì)需求，并具有輸出頻率穩(wěn)定度高，雜波抑制好、輸出幅度范圍寬、相位噪聲低性能可靠，集成度高及使用方便等特點(diǎn)。目前已成功應(yīng)用于產(chǎn)品。
【專利附圖】

【附圖說明】
[0008]圖1是本發(fā)明連接原理框圖；
圖2是本發(fā)明鎖相環(huán)PLL電路原理圖；
圖3是本發(fā)明低通濾波器電路原理圖；圖4是本發(fā)明雙模分頻器電路原理圖；
圖5是本發(fā)明多節(jié)分頻器電路原理圖。
【具體實(shí)施方式】
[0009]以下結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步說明:
參照?qǐng)D1，測(cè)距儀用頻率合成器包括鎖相環(huán)電路、射頻部分電路和多節(jié)分頻器，鎖相環(huán)電路包括晶體振蕩器、鎖相環(huán)PLL、低通濾波器、壓控振蕩器和雙模分頻器，射頻部分電路包括第一放大器和第二放大器，其中晶體振蕩器與鎖相環(huán)PLL連接；鎖相環(huán)PLL與低通濾波器連接；低通濾波器與壓控振蕩器連接；壓控振蕩器分別與雙模分頻器及第一放大器連接；第一放大器與第二放大器連接；雙模分頻器與鎖相環(huán)PLL連接；鎖相環(huán)PLL與所述的多節(jié)分頻器連接。
[0010]參照?qǐng)D2，本發(fā)明的鎖相環(huán)PLL電路包括芯片MC145152芯片N2和MC12032D芯片N7，MC145152芯片N2的10腳和25腳連接后共同接地，又分別通過電容C99、電容C95、電容C98、電容C100連接到接插件XP1的17腳、19腳、21腳、23腳，MC145152芯片N2的17腳和20腳連接后共同接地，18腳接+5V電壓，MC145152芯片N2的11腳、12腳、13腳、14腳、15腳、16腳分別與電容C94、電容C93、電容C91、電容C92、電容C97、電容C96的一端連接后接到接插件XP1的?腳、8腳、9腳、10腳、11腳、12腳，電容C94、電容C93、電容C91、電容C92、電容C97、電容C96的另一端共同接地，接插件XP1的4腳連接到LD端，MC145152芯片N2的3腳分別連接電解電容C3的正端和電容C4的一端，又連接電容C5的一端和電感L1的一端，電感L1的另一端接+5V電壓，電解電容C3的負(fù)端與電容C4、電容C5的另一端連接后共同接地，MC145152芯片N2的1腳連接FIN1端，8腳通過電阻R3接到0V端，7腳通過電阻R1接到0R端，28腳連接LD端，9腳連接M0D-C端，MC145152芯片N2的4腳和5腳連接后共同接+5V電壓，6腳接地，27腳通過電容C37連接電阻R21、電阻R22的一端，電阻R21的另一端連接晶振G1的3腳，晶振G1的4腳與電容C8的一端、電容C7的一端、電解電容C6的正端及電感L2的一端連接，電感L2的另一端接+5V電源，電容C8的另一端、電容C7的另一端、電解電容C6的負(fù)端與電阻R22的另一端連接后共同接地，晶振G1的2腳連接MC12032D芯片N7的1腳，MC12032D芯片N7的3腳和6腳接+5V電源，4腳接到FIN3端，8腳通過電容C29接地。
[0011]參照?qǐng)D3，本發(fā)明的低通濾波器電路包括AD822芯片N3和HE403B芯片N4，AD822芯片N3的2腳與電阻R6的一端連接后，通過電阻R2連接電容C9的一端，然后接到0R端，電容C9的另一端接地，AD822芯片N3的3腳與電阻R5的一端、電阻R4的一端連接，電阻R5的另一端通過電容C11接地，電阻R4的另一端通過電容C10接地，然后接到0V端，AD822芯片N3的4腳接地，電阻R6的一端通過電容C12與AD822芯片N3的1腳連接后，再通過電阻R7連接電阻R8的一端和電容C16的一端，電阻R8的另一端連接HE403B芯片N4的2腳，電阻R8的另一端又通過電容C39與電容C16的另一端連接后接地，AD822芯片N3的8腳連接電容C15的一端、電容C14的一端、電解電容C13的正端及電感L3的一端，電感L3的另一端接+5V電源，電 容C15的另一端、電容C14的另一端及電解電容C13的負(fù)端連接后共同接地，HE403B芯片N4的3腳接地，4腳接到FIN2端，1腳連接電解電容C17的正端、電容C18的一端、電容C19的一端及電感L4的一端，電感L4的另一端連接電解電容C123的正端及電感L18的一端，電感L18的另一端接+12V電源，電解電容C123的負(fù)端、電解電容C17的負(fù)端、電容C18的另一端及電容C19的另一端連接后共同接地。
[0012]參照?qǐng)D4，本發(fā)明的雙模分頻器電路包括MC12032D芯片N6和UPB1510芯片N1，MC12032D芯片N6的5腳接地，6腳接到M0D-C端，8腳通過電容C27接地，4腳與電阻R10的一端、電容C26的一端及電容C25的一端連接，電容C25的另一端接到FIN1端，電阻R10的另一端和電容C26的另一端連接后接地，MC12032D芯片N6的3腳接+5 V電源，2腳連接電容C22的一端、電容C21的一端、電解電容C20的正端及電感L5的一端，電感L5的另一端接+5 V電源，MC12032D芯片N6的1腳通過電容C24與電容C23的一端、電阻R9的一端及電阻R11的一端連接，電容C23的另一端和電阻R9的另一端連接后接地，電阻R11的另一端連接UPB1510芯片N1的1腳，2腳接到FIN2端，3腳通過電容C28接地。
[0013]參照?qǐng)D5，本發(fā)明的多節(jié)分頻器電路包括74AC244芯片D1、74HC390N芯片D3A和74HC390N芯片D3B，74HC390N芯片D3A的4腳與電阻R12的一端連接后接到FIN1端，電阻R12的另一端與74HC390N芯片D3A的16腳連接，再與電阻R13的一端連接后接+5 V電源，電阻R13的另一端與74HC390N芯片D3A的1腳連接后接到FIN3端，74HC390N芯片D3A的16腳和8腳分別連接電容C13的兩端，74HC390N芯片D3A的2腳和8腳連接后接地，74HC390N芯片D3A的3腳連接到74AC244芯片D1的11腳，7腳連接到74HC390N芯片D3B的12腳，74HC390N芯片D3B的15腳和10腳連接，14腳接地，13腳連接到74AC244芯片D1的2腳，74AC244芯片D1的1腳、4腳、6腳、8腳、19腳相連接，20腳接+5 V電源，并通過電容C1接地，9腳和18腳分別接到接插件XP2的12腳和17腳，10腳接地。
[0014]本發(fā)明的設(shè)計(jì)原理如下:
該頻率合成器是以1MHz (波道間隔)的步進(jìn)對(duì)962MHz?1213MHz的發(fā)射頻率進(jìn)行更改而設(shè)計(jì)的，不同的頻率值可通過鍵盤進(jìn)行選擇，鍵盤也可通過數(shù)據(jù)總路線重置鎖相環(huán)PLL器件內(nèi)部的一些分頻器。
[0015]1)鎖相環(huán)PLL模塊電路
若鎖相環(huán)失鎖，則所有的輸出都將沒有。所以，主要介紹一下鎖相環(huán)模塊電路。鎖相環(huán)模塊電路連接關(guān)系為:8MHz的晶體振蕩器、鎖相環(huán)PLL、低通濾波器、壓控振蕩器、雙模分頻器組成閉環(huán)電路。鎖相環(huán)PLL電路選用的芯片是MC145152 (N2)，這種鎖相環(huán)頻率合成器的穩(wěn)定度和準(zhǔn)確度與基準(zhǔn)頻率相當(dāng)，不產(chǎn)生額外的誤差，它在通信導(dǎo)航領(lǐng)域有著廣泛的應(yīng)用。晶振選用的是8MHz晶體(G1)，低通濾波器選用運(yùn)放芯片AD822 (N3);雙模分頻器選用 MC12032D (N6);壓控振蕩器 VC0 選用 HE403B (N4)。另外，8MHz 晶體(G1)經(jīng) MC12032D(N7)64分頻得到FIN3 (125kHz)，作為多節(jié)分頻器的輸入。如圖2、圖3和圖4所示。
[0016]頻率合成器工作時(shí)，壓控振蕩器VC0產(chǎn)生等同于發(fā)射頻率的射頻信號(hào)，先進(jìn)入第一分頻器4分頻，再通過一個(gè)雙模分頻器按照所要求的頻段進(jìn)行64分頻或65分頻。然后在PLL鎖相環(huán)內(nèi)與固定頻率fR (125kHz)進(jìn)行頻率和相位比較，該固定頻率fR是在PLL內(nèi)部獲得的(fR信號(hào)是8MHz通過64分頻后得到的，64分頻是根據(jù)電路設(shè)計(jì)要求設(shè)置的)。
[0017]8MHz的晶體振蕩器信號(hào)經(jīng)R分頻器分頻后形成fR信號(hào)。壓控振蕩器信號(hào)經(jīng)雙模(P/ (P+1))分頻器分頻，再經(jīng)A、N計(jì)數(shù)分頻器后形成fV信號(hào)，fV=fVC0/ (NP+A)。fR信號(hào)和fV信號(hào)在鑒相器中鑒相，輸出的誤差信號(hào)(ΦΚ Φν)經(jīng)低通濾波器形成直流信號(hào)，直流信號(hào)再去控制壓控振蕩器的頻率。[0018]當(dāng)整個(gè)環(huán)路鎖定后，fR=fV且同相，fVCO=(NP+A)fV=(NP+A)fR，便可產(chǎn)生和基準(zhǔn)頻率同樣穩(wěn)定度和準(zhǔn)確度的任意頻率。這樣就得到了頻率合成器的輸出信號(hào)。
[0019]2 )多節(jié)分頻器模塊電路
在鎖相環(huán)電路中，有一路固定頻率FIN3 (125kHz)進(jìn)入多節(jié)分頻器部分電路，經(jīng)集成電路74HC390N (D3A)進(jìn)行2分頻，得到62.5kHz的脈沖信號(hào)，經(jīng)接插件XP2送到整機(jī)，用來測(cè)試8MHz的振蕩器的功能是否正常。
[0020]頻率合成器的射頻輸出信號(hào)fT，由第一分頻器UPB1510 (N1)進(jìn)行4分頻，再通過一個(gè)雙模分頻器按照所要求的頻段進(jìn)行64分頻或65分頻，得到FIN1，進(jìn)入多節(jié)分頻器部分電路，經(jīng)集成電路74HC390N (D3B)進(jìn)行5分頻，得到fT/1280的脈沖信號(hào)，經(jīng)接插件XP2送到整機(jī)，用來驗(yàn)證PLL器件內(nèi)部的分頻器功能是否正常。如果頻率與所選波道的偏差超出允許范圍，將會(huì)產(chǎn)生報(bào)警信號(hào)并且系統(tǒng)將切換到另一個(gè)頻率合成器。如圖5所示。
[0021]3)射頻輸出模塊電路
壓控振蕩器的輸出是一個(gè)+10dBm的信號(hào)，此信號(hào)進(jìn)入放大器1進(jìn)行放大，得到+13dBm的信號(hào)，+13dBm的信號(hào)再進(jìn)入放大器2進(jìn)行放大得到+30dBm的信號(hào)。放大管選用MAR-8SM及 MAV-11SM。
[0022]鎖相環(huán)模塊芯片MC145152的功能及特點(diǎn):
MC145152是摩托羅拉公司生產(chǎn)的鎖相環(huán)頻率合成器專用芯片。該芯片具有如下特征:
(1)它與雙模(P/(P+1))分 頻器同步使用，有一路雙模分頻控制MC。當(dāng)MC為低電平時(shí)，雙模分頻器用(P+1)去除；當(dāng)MC為高電平時(shí)，雙模分頻器用模數(shù)P去除。
[0023](2)它有A計(jì)數(shù)器和N計(jì)數(shù)器兩個(gè)計(jì)數(shù)器。它們與雙模(P/(P+1))分頻器提供了總分頻值(NP+A)。其中，A、N計(jì)數(shù)器可預(yù)置。N的取值范圍3-1023，A的取值范圍0-63。A計(jì)數(shù)器計(jì)數(shù)期間，MC為低電平；N計(jì)數(shù)器計(jì)數(shù)(N-A)期間，MC為高電平。
[0024](3)它有一個(gè)參考振蕩器，可外接晶體振蕩器。
[0025](4)它有一個(gè)R計(jì)數(shù)器，用來給參考振蕩器分頻。R計(jì)數(shù)器的取值范圍:8，64，128，256,512,1024，1160,2048。
[0026](5)它有兩路鑒相信號(hào)輸出，其中，ΦΙ?、Φν用來輸出鑒相誤差信號(hào)，LD用來輸出相位鎖定信號(hào)。LD為高電平時(shí),鎖相環(huán)鎖定，電路有穩(wěn)定的輸出。
[0027]經(jīng)測(cè)試，本頻率合成器具有很低的相位噪聲，在偏離頻載10kHz時(shí)，相位噪聲大于90dBc。雜波抑制大于60dBc (± 1.6MHz范圍內(nèi))。頻率穩(wěn)定度也很高，在-15°C~+55°C的范圍內(nèi)，大于1.5X 10 5。
【權(quán)利要求】
1.一種測(cè)距儀用頻率合成器，其特征在于:包括鎖相環(huán)電路、射頻部分電路和多節(jié)分頻器，鎖相環(huán)電路包括晶體振蕩器、鎖相環(huán)PLL、低通濾波器、壓控振蕩器和雙模分頻器，射頻部分電路包括第一放大器和第二放大器，其中晶體振蕩器與鎖相環(huán)PLL連接；鎖相環(huán)PLL與低通濾波器連接；低通濾波器與壓控振蕩器連接；壓控振蕩器分別與雙模分頻器及第一放大器連接；第一放大器與第二放大器連接；雙模分頻器與鎖相環(huán)PLL連接；鎖相環(huán)PLL與所述的多節(jié)分頻器連接。
2.根據(jù)權(quán)利要求1所述的一種測(cè)距儀用頻率合成器，其特征在于:鎖相環(huán)PLL電路包括芯片MC145152芯片N2和MC12032D芯片N7, MC145152芯片N2的10腳和25腳連接后共同接地，又分別通過電容C99、電容C95、電容C98、電容C100連接到接插件XP1的17腳、19腳、21腳、23腳，MC145152芯片N2的17腳和20腳連接后共同接地，18腳接+5V電壓，MC145152芯片N2的11腳、12腳、13腳、14腳、15腳、16腳分別與電容C94、電容C93、電容C91、電容C92、電容C97、電容C96的一端連接后接到接插件XP1的7腳、8腳、9腳、10腳、11腳、12腳，電容C94、電容C93、電容C91、電容C92、電容C97、電容C96的另一端共同接地，接插件XP1的4腳連接到LD端，MC145152芯片N2的3腳分別連接電解電容C3的正端和電容C4的一端，又連接電容C5的一端和電感L1的一端，電感L1的另一端接+5V電壓，電解電容C3的負(fù)端與電容C4、電容C5的另一端連接后共同接地，MC145152芯片N2的1腳連接FIN1端，8腳通過電阻R3接到OV端，7腳通過電阻R1接到OR端，28腳連接LD端，9腳連接M0D-C端，MC145152芯片N2的4腳和5腳連接后共同接+5V電壓，6腳接地，27腳通過電容C37連接電阻R21、電阻R22的一端，電阻R21的另一端連接晶振G1的3腳，晶振G1的4腳與電容C8的一端、電容C7的一端、電解電容C6的正端及電感L2的一端連接，電感L2的另一端接+5V電源，電容C8的另一端、電容C7的另一端、電解電容C6的負(fù)端與電阻R22的另一端連接后共同接地，晶振G1的2腳連接MC12032D芯片N7的1腳，MC12032D芯片N7的3腳和6腳接+5V電源，4腳接到FIN3端，8腳通過電容C29接地。
3.根據(jù)權(quán)利要求1所述的一種測(cè)距儀用頻率合成器，其特征在于:低通濾波器電路包括AD822芯片N3和HE403B芯片N4，AD822芯片N3的2腳與電阻R6的一端連接后，通過電阻R2連接電容C9的一端，然后接到OR端，電容C9的另一端接地，AD822芯片N3的3腳與電阻R5的一端、電阻R4的一 端連接，電阻R5的另一端通過電容C11接地，電阻R4的另一端通過電容C10接地，然后接到0V端，AD822芯片N3的4腳接地，電阻R6的一端通過電容C12與AD822芯片N3的1腳連接后，再通過電阻R7連接電阻R8的一端和電容C16的一端，電阻R8的另一端連接HE403B芯片N4的2腳，電阻R8的另一端又通過電容C39與電容C16的另一端連接后接地，AD822芯片N3的8腳連接電容C15的一端、電容C14的一端、電解電容C13的正端及電感L3的一端，電感L3的另一端接+5V電源，電容C15的另一端、電容C14的另一端及電解電容C13的負(fù)端連接后共同接地，HE403B芯片N4的3腳接地，4腳接到FIN2端，1腳連接電解電容C17的正端、電容C18的一端、電容C19的一端及電感L4的一端，電感L4的另一端連接電解電容C123的正端及電感L18的一端，電感L18的另一端接+12V電源，電解電容C123的負(fù)端、電解電容C17的負(fù)端、電容C18的另一端及電容C19的另一端連接后共同接地。
4.根據(jù)權(quán)利要求1所述的一種測(cè)距儀用頻率合成器，其特征在于:雙模分頻器電路包括MC12032D芯片N6和UPB1510芯片N1，MC12032D芯片N6的5腳接地，6腳接到M0D-C端，8腳通過電容C27接地，4腳與電阻R10的一端、電容C26的一端及電容C25的一端連接，電容C25的另一端接到FIN1端，電阻R10的另一端和電容C26的另一端連接后接地，MC12032D芯片N6的3腳接+5 V電源，2腳連接電容C22的一端、電容C21的一端、電解電容C20的正端及電感L5的一端，電感L5的另一端接+5 V電源，MC12032D芯片N6的1腳通過電容C24與電容C23的一端、電阻R9的一端及電阻R11的一端連接，電容C23的另一端和電阻R9的另一端連接后接地，電阻R11的另一端連接UPB1510芯片N1的1腳，2腳接到FIN2端，3腳通過電容C28接地。
5.根據(jù)權(quán)利要求1所述的一種測(cè)距儀用頻率合成器，其特征在于:多節(jié)分頻器電路包括 74AC244 芯片 D1、74HC390N 芯片 D3A 和 74HC390N 芯片 D3B，74HC390N 芯片 D3A 的 4 腳與電阻R12的一端連接后接到FIN1端，電阻R12的另一端與74HC390N芯片D3A的16腳連接，再與電阻R13的一端連接后接+5 V電源，電阻R13的另一端與74HC390N芯片D3A的1腳連接后接到FIN3端，74HC390N芯片D3A的16腳和8腳分別連接電容C13的兩端，74HC390N芯片D3A的2腳和8腳連接后接地，74HC390N芯片D3A的3腳連接到74AC244芯片D1的11腳，7腳連接到74HC390N芯片D3B的12腳，74HC390N芯片D3B的15腳和10腳連接，14腳接地，13腳連接到74AC244芯片D1的2腳，74AC244芯片D1的1腳、4腳、6腳、8腳、19腳相連接，20腳接+5 V電源，并通過電容C1接地，9腳和18腳分別接到接插件XP2的12腳和17腳，10腳接地。
【文檔編號(hào)】H03L7/18GK103684446SQ201310688012
【公開日】2014年3月26日 申請(qǐng)日期:2013年12月16日 優(yōu)先權(quán)日:2013年12月16日
【發(fā)明者】付伯苓, 翟文廣 申請(qǐng)人:天津七六四通信導(dǎo)航技術(shù)有限公司