一種適用于連續(xù)變量量子密鑰分發(fā)的脈沖發(fā)生器的制造方法
【專(zhuān)利摘要】本發(fā)明提供了一種適用于連續(xù)變量量子密鑰分發(fā)的脈沖發(fā)生器，包括數(shù)字電路（1）和模擬電路（2）；數(shù)字電路（1）包括：第一可編程脈寬調(diào)制芯片（3）和第一可編程延遲線芯片（5），第二可編程脈寬調(diào)制芯片（4）和第二可編程延遲線芯片（6）；模擬電路（2）包括第一功率放大電路（7）和第二功率放大電路（8）；外部輸入的時(shí)鐘信號(hào)觸發(fā)數(shù)字電路（1）產(chǎn)生可精確調(diào)制脈寬和延時(shí)的兩路脈沖；該兩路脈沖分別經(jīng)過(guò)模擬電路（2）中的第一功率放大電路（7）和第二功率放大電路（8）后輸出。該脈沖發(fā)生器具有脈寬可精確調(diào)節(jié)、延時(shí)精度高、控制時(shí)間短、驅(qū)動(dòng)能力強(qiáng)、體積小、成本低等優(yōu)點(diǎn)，可以很好的集成在連續(xù)變量量子密鑰分發(fā)系統(tǒng)中。
【專(zhuān)利說(shuō)明】一種適用于連續(xù)變量量子密鑰分發(fā)的脈沖發(fā)生器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及脈沖發(fā)生器，特別涉及一種適用于連續(xù)變量量子密鑰分發(fā)的脈沖發(fā)生器，具體是一種用于驅(qū)動(dòng)Mach-Zehnder鈮酸鋰強(qiáng)度調(diào)制器產(chǎn)生高消光比脈沖光的雙通道脈沖發(fā)生器，可以很好的集成在連續(xù)變量量子密鑰分發(fā)系統(tǒng)中。
【背景技術(shù)】
[0002]基于量子力學(xué)基本原理的量子通信具有無(wú)條件的安全性，在國(guó)防、商業(yè)、網(wǎng)絡(luò)等領(lǐng)域有著非常廣闊的應(yīng)用前景。量子密鑰分發(fā)是該領(lǐng)域內(nèi)最接近實(shí)際應(yīng)用的一個(gè)方向，按編碼所用物理量是光場(chǎng)的分離譜還是連續(xù)譜可分為分離變量和連續(xù)變量?jī)蓚€(gè)方向。連續(xù)變量量子密鑰分發(fā)無(wú)需單光子的產(chǎn)生與探測(cè)，受到了國(guó)內(nèi)外科研學(xué)者的廣泛關(guān)注，相關(guān)理論和實(shí)驗(yàn)技術(shù)獲得了飛速的發(fā)展。目前兩個(gè)方向均已有產(chǎn)品投入商業(yè)領(lǐng)域。
[0003]脈沖信號(hào)發(fā)生器是連續(xù)變量量子密鑰分發(fā)系統(tǒng)中的重要組成器件之一。在連續(xù)變量量子密鑰分發(fā)系統(tǒng)中，發(fā)送端通過(guò)Mach-Zehnder鈮酸鋰強(qiáng)度調(diào)制器對(duì)激光器產(chǎn)生的1550nm激光進(jìn)行調(diào)制，產(chǎn)生脈寬約百納秒，重復(fù)速率為兆赫茲，高消光比的脈沖光。上述性能要求脈沖發(fā)生器的脈寬精度和延遲精度均為納秒級(jí)。Mach-Zehnder鈮酸鋰高消光比強(qiáng)度調(diào)制器的半波電壓約6至7伏，輸入阻抗為50歐姆，因此要求脈沖發(fā)生器有足夠的驅(qū)動(dòng)電壓和驅(qū)動(dòng)電流?，F(xiàn)有的高性能商用雙通道脈沖發(fā)生器可實(shí)現(xiàn)該功能，但是體積較大，價(jià)格昂貴(幾萬(wàn)元)，還需要專(zhuān)用的通信接口(USB、GPIB等)來(lái)調(diào)節(jié)參數(shù)，控制時(shí)間長(zhǎng)，不能很好的集成在量子密鑰分發(fā)系統(tǒng)中。如使用FPGA開(kāi)發(fā)，不但僅開(kāi)發(fā)周期長(zhǎng)，難度較高，而且由于時(shí)鐘頻率的限制(百兆赫茲)，所產(chǎn)生的脈沖沒(méi)有足夠的脈寬精度。利用當(dāng)前的多功能數(shù)據(jù)采集卡進(jìn)行開(kāi)發(fā)也面臨著成本高，時(shí)鐘精度有限，輸出功率有限等問(wèn)題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于針對(duì)現(xiàn)有技術(shù)存在的問(wèn)題提供一種脈寬可精確調(diào)節(jié)、延時(shí)精度高、控制時(shí)間短、驅(qū)動(dòng)能力強(qiáng)、體積小、成本低、可驅(qū)動(dòng)Mach-Zehnder鈮酸鋰強(qiáng)度調(diào)制器產(chǎn)生高消光比光脈沖的雙通道脈沖發(fā)生器。其可以很好的集成在連續(xù)變量量子密鑰分發(fā)系統(tǒng)中。
[0005]本發(fā)明提供的一種適用于連續(xù)變量量子密鑰分發(fā)的脈沖發(fā)生器，包括數(shù)字電路和模擬電路；數(shù)字電路包括:第一可編程脈寬調(diào)制芯片和第一可編程延遲線芯片，第二可編程脈寬調(diào)制芯片和第二可編程延遲線芯片；模擬電路包括第一功率放大電路和第二功率放大電路；外部輸入的時(shí)鐘信號(hào)同時(shí)觸發(fā)第一可編程脈寬調(diào)制芯片和第二可編程脈寬調(diào)制芯片產(chǎn)生可精確調(diào)制脈寬的兩路脈沖，然后再分別經(jīng)過(guò)第一可編程延遲線芯片和第二可編程延遲線芯片進(jìn)行精確延時(shí)；數(shù)字電路產(chǎn)生的兩路脈沖分別經(jīng)過(guò)模擬電路中的第一功率放大電路和第二功率放大電路后輸出。
[0006]所述的數(shù)字電路的控制接口為數(shù)字I/O總線，外界可通過(guò)數(shù)字I/O總線設(shè)置脈沖發(fā)生器的脈寬和延時(shí)參數(shù)。[0007]所述的數(shù)字電路設(shè)有外部時(shí)鐘接口，可與外部系統(tǒng)的時(shí)鐘同步。
[0008]所述的第一可編程延遲線芯片和第二可編程延遲線芯片均可由相級(jí)聯(lián)的多個(gè)延遲線芯片替代，以增加脈沖延遲的范圍。
[0009]所述的第一功率放大電路和第二功率放大電路均由運(yùn)算放大器和緩沖器以及外圍電路構(gòu)成；其中緩沖器位于運(yùn)算放大器的反饋環(huán)路中，用于增強(qiáng)電路的電流輸出能力，反饋環(huán)路中的可變電容可避免電路的振蕩，又可對(duì)脈沖的上升沿和下降沿進(jìn)行微調(diào)。
[0010]與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)和效果:
[0011]現(xiàn)有的高性能商用雙通道脈沖發(fā)生器可實(shí)現(xiàn)該功能，但是體積較大，價(jià)格昂貴(幾萬(wàn)元)。如需實(shí)現(xiàn)計(jì)算機(jī)控制，還需要專(zhuān)用的通信接口(USB、GPIB等)來(lái)調(diào)節(jié)參數(shù)，控制時(shí)間長(zhǎng)，不能很好的集成在系統(tǒng)中。使用FPGA開(kāi)發(fā)，不僅開(kāi)發(fā)周期長(zhǎng)，難度較高，而且由于時(shí)鐘頻率(百兆赫茲)的限制，所產(chǎn)生脈沖沒(méi)有足夠的脈寬和延時(shí)精度。利用當(dāng)前的多功能數(shù)據(jù)采集卡進(jìn)行開(kāi)發(fā)也面臨著成本高，時(shí)鐘頻率限制，輸出功率有限等問(wèn)題。
[0012]當(dāng)前可編程脈寬調(diào)制芯片和延遲線芯片的精度可達(dá)到百皮秒(DS1023等)，對(duì)應(yīng)的時(shí)鐘頻率為幾個(gè)GHz ;該類(lèi)芯片可用數(shù)字I/O總線直接控制，控制時(shí)間短，開(kāi)發(fā)難度低；且該類(lèi)芯片成本較低，價(jià)格只有百元左右。
[0013]利用低噪聲運(yùn)算放大器和高速緩沖器研制的功率放大電路足以驅(qū)動(dòng)Mach-Zehnder銀酸鋰強(qiáng)度調(diào)制器,而且成本低，容易實(shí)現(xiàn)。
[0014]該雙通道脈沖發(fā)生器體積小，控制方式為數(shù)字I/O總線，易于集成在連續(xù)變量量子密鑰分發(fā)系統(tǒng)中。該脈沖發(fā)生器由系統(tǒng)數(shù)據(jù)采集卡輸出的時(shí)序信號(hào)進(jìn)行控制，自身無(wú)需微型控制單元；脈沖產(chǎn)生所需的時(shí)鐘觸發(fā)信號(hào)由系統(tǒng)的數(shù)據(jù)采集卡提供，自身無(wú)需時(shí)鐘產(chǎn)生電路。上述特點(diǎn)縮短了開(kāi)發(fā)周期，降低了開(kāi)發(fā)成本，提高了系統(tǒng)的控制性和緊湊性。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0015]圖1本發(fā)明脈沖發(fā)生器的原理圖
[0016]圖2脈沖發(fā)生器中功率放大電路的原理圖
[0017]圖3連續(xù)變量量子密鑰分發(fā)兩種脈沖產(chǎn)生方案的原理圖
[0018]圖4延遲線芯片串行模式下的時(shí)序圖
[0019]圖5第一種方案下數(shù)字電路部分輸出的脈沖
[0020]圖6第二種方案下數(shù)字電路部分輸出的脈沖
[0021]圖7第一種方案下脈沖發(fā)生器輸出的脈沖
[0022]圖8第二種方案下脈沖發(fā)生器輸出的脈沖
【具體實(shí)施方式】
[0023]圖1所示的是一種適用于連續(xù)變量量子密鑰分發(fā)的脈沖發(fā)生器，包括數(shù)字電路I和模擬電路2 ;數(shù)字電路I包括:第一可編程脈寬調(diào)制芯片3和第一可編程延遲線芯片5，第二可編程脈寬調(diào)制芯片4和第二可編程延遲線芯片6 ;模擬電路2包括第一功率放大電路7和第二功率放大電路8 ;外部輸入的時(shí)鐘信號(hào)同時(shí)觸發(fā)第一可編程脈寬調(diào)制芯片3和第二可編程脈寬調(diào)制芯片4產(chǎn)生可精確調(diào)制脈寬的兩路脈沖，然后再分別經(jīng)過(guò)第一可編程延遲線芯片5和第二可編程延遲線芯片6進(jìn)行精確延時(shí)；數(shù)字電路I產(chǎn)生的兩路脈沖分別經(jīng)過(guò)模擬電路2中的第一功率放大電路7和第二功率放大電路8后輸出。所述的數(shù)字電路I的控制接口為數(shù)字I/O總線，外界可通過(guò)數(shù)字I/O總線設(shè)置脈沖發(fā)生器的脈寬和延時(shí)參數(shù)。所述的數(shù)字電路I設(shè)有外部時(shí)鐘接口，可與外部系統(tǒng)的時(shí)鐘同步。所述的第一可編程延遲線芯片5和第二可編程延遲線芯片6可由相級(jí)聯(lián)的多個(gè)延遲線芯片替代，以增加脈沖延遲的精度或范圍。所述的第一功率放大電路7和第二功率放大電路8均由運(yùn)算放大器9和緩沖器10以及外圍電路構(gòu)成；其中緩沖器10位于運(yùn)算放大器9的反饋環(huán)路中，用于增強(qiáng)電路的電流輸出能力，反饋環(huán)路中的可變電容11可避免電路的振蕩，又可對(duì)脈沖的上升沿和下降沿進(jìn)行微調(diào)。
[0024]本實(shí)施方式所采用的可編程脈寬調(diào)制芯片、可編程延遲線芯片均是由Dallas半導(dǎo)體公司生產(chǎn)的8位可編程延遲線芯片DS1023，該芯片有脈寬調(diào)制和延時(shí)兩種工作模式?？删幊堂}寬調(diào)制芯片3和4均由脈寬調(diào)制模式的延遲線芯片DS1023S-100實(shí)現(xiàn)，可編程延遲線芯片5和6均由延時(shí)模式的延遲線芯片DS1023S-500實(shí)現(xiàn)。
[0025]圖2是功率放大電路的原理圖。運(yùn)算放大器9采用的是低噪聲、寬帶運(yùn)算放大器AD829，緩沖器10采用的是高速緩沖器BUF634。
[0026]圖3是連續(xù)變量量子密鑰分發(fā)領(lǐng)域內(nèi)兩種高消光比脈沖光產(chǎn)生方案的原理圖，我們將結(jié)合每種方案對(duì)脈沖發(fā)生器輸出的兩通道脈沖CHl和CH2進(jìn)行測(cè)試。方案一中激光光源產(chǎn)生1550nm的連續(xù)光，再經(jīng)過(guò)兩個(gè)級(jí)聯(lián)的由雙通道脈沖發(fā)生器驅(qū)動(dòng)的高消光比Mach-Zehnder鈮酸鋰調(diào)制器后，可產(chǎn)生高消光比的脈沖光。該方案中要求脈沖發(fā)生器兩通道輸出的脈沖需滿足如下要求:脈寬(半值寬度)為IOOns ;上升沿和下降沿較緩，約30-40ns ;當(dāng)負(fù)載為50歐姆時(shí)輸出電壓可達(dá)到6-7V ;兩脈沖延遲時(shí)間差可調(diào)，用于補(bǔ)償兩強(qiáng)度調(diào)制器間的光程差。較緩的上升沿有利于連續(xù)變量量子密鑰分發(fā)系統(tǒng)接收端的脈沖平衡零拍探測(cè)器獲得較高的共模抑制比。方案二中的激光光源產(chǎn)生1550nm脈沖光。雙通道脈沖發(fā)生器產(chǎn)生的一路脈沖用于脈沖光源的產(chǎn)生；另一路脈沖用于驅(qū)動(dòng)高消光比Mach-Zehnder鈮酸鋰強(qiáng)度調(diào)制器對(duì)脈沖光源進(jìn)行重調(diào)制。重調(diào)制可以減少脈沖光源上升沿和下降沿過(guò)程中的噪聲，減少脈沖光源消光時(shí)段內(nèi)熒光的強(qiáng)度，從而減少連續(xù)變量量子密鑰分發(fā)系統(tǒng)的額外噪聲。該方案中要求脈沖發(fā)生器兩通道輸出的脈沖需滿足如下要求:CH1脈寬(半值寬度)為240ns ；CH2脈寬(半值寬度)為100ns，上升沿和下降沿較緩，約30_40ns，且CH2延遲后位于CHl中部；當(dāng)負(fù)載為50歐姆時(shí)輸出電壓可達(dá)到6-7V。兩種方案產(chǎn)生的高消光比脈沖光經(jīng)分束器后分為信號(hào)光和本地光，信號(hào)光由數(shù)據(jù)采集卡輸出的模擬電壓進(jìn)行振幅和相位的調(diào)制。
[0027]發(fā)送端數(shù)據(jù)采集卡的數(shù)字I/O總線，可輸出圖4所示的時(shí)序，用于控制DS1023S-100的脈寬調(diào)制參數(shù)和DS1023S-500的延時(shí)參數(shù)。時(shí)序的寫(xiě)入采用了串行輸入模式，MS為模式選擇端，LE為芯片的寫(xiě)入使能端，D為串行數(shù)據(jù)脈沖的輸入端，CLK為相應(yīng)的時(shí)鐘脈沖輸入端。數(shù)據(jù)采集卡的時(shí)鐘輸出端PFI與DS1023S-100的輸入引腳相連，時(shí)鐘信號(hào)的上升沿觸發(fā)DS1023S-100產(chǎn)生脈寬調(diào)制信號(hào)，然后進(jìn)入DS1023S-500，經(jīng)過(guò)延時(shí)后輸出。該數(shù)據(jù)I/O控制方式與商用脈沖發(fā)生器的接口控制方式(USB，GPIB, COM等)相比，所需時(shí)間短。DS1023S-100的時(shí)鐘觸發(fā)信號(hào)由數(shù)據(jù)采集卡提供，即可使脈沖發(fā)生器與整個(gè)系統(tǒng)的時(shí)鐘同步，又避免了時(shí)鐘電路的制作，減小了整個(gè)脈沖發(fā)生器的體積，降低了成本。通信系統(tǒng)的每個(gè)時(shí)鐘上升沿觸發(fā)模擬電壓端AO輸出隨機(jī)的調(diào)制電壓，需要求脈沖發(fā)生器產(chǎn)生的脈沖通過(guò)延遲位于模擬調(diào)制電壓的平坦部分，避開(kāi)上升沿或下降沿，以達(dá)到精確的振幅和相位調(diào)制。
[0028]功率放大電路可提高脈沖發(fā)生器的電壓輸出和電流輸出能力。如圖2所示，我們將緩沖器BUF634接入到低噪聲運(yùn)算放大器AD829的反饋環(huán)路中，用于增強(qiáng)功率放大電路的電流輸出能力。可變電容C既可用于消除電路的振蕩，又可對(duì)脈沖放大器的上升沿和下降沿時(shí)間進(jìn)行微調(diào)。
[0029]電路制作過(guò)程中為了減少干擾信號(hào)，元器件全部采用了貼片封裝，數(shù)字地與模擬地通過(guò)零歐姆電阻相連，脈沖信號(hào)的輸入信號(hào)與輸出信號(hào)的線路應(yīng)盡量短，電路板單面敷銅。
[0030]圖5為第一種方案下數(shù)字電路部分輸出的脈沖，兩脈沖脈寬均為100ns，第一通道CHl延遲1250ns，幅度為2.5V ;第二通道CH2延遲1265ns，幅度為2.5V。圖6為第二種方案下數(shù)字電路部分輸出的脈沖圖，第一通道輸出脈寬為240ns，延遲1200ns，幅度為2.5V ；第二通道輸出脈寬為100ns，延遲1265ns，幅度為2.5V。兩圖中均給出了振幅調(diào)制電壓的輸出，位于CH3通道，可以看出脈沖發(fā)生器與數(shù)據(jù)采集卡同步，兩通道脈沖均處于數(shù)據(jù)采集卡輸出的模擬調(diào)制電壓的平坦輸出范圍內(nèi)。此時(shí)脈沖重復(fù)速率為500kHz，示波器CHl，CH2的輸入阻抗為50歐姆，CH3的輸入阻抗為IM歐姆。
[0031]圖7為第一種方案下脈沖發(fā)生器最終輸出的脈沖，兩脈沖脈寬(半值寬度)均為100ns，第一通道CHl延遲1250ns，幅度為6.3V ;第二通道CH2延遲1265ns，幅度為6.3V。圖8為第二種方案下脈沖發(fā)生器最終輸出的脈沖圖，第一通道CHl延遲1200ns，脈沖寬度(半值寬度)為240ns，幅度為6.3V ;第二通道CH2延遲1265ns，脈沖寬度(半值寬度)為100ns，幅度為6.3V。兩圖中均給出了振幅調(diào)制電壓的輸出，位于CH3通道，可以看出脈沖發(fā)生器與數(shù)據(jù)采集卡同步，兩通道脈沖均處于數(shù)據(jù)采集卡輸出的模擬調(diào)制電壓的平坦輸出范圍內(nèi)。此時(shí)脈沖重復(fù)速率為500kHz，示波器CH1，CH2的輸入阻抗為50歐姆，CH3的輸入阻抗為IM歐姆。
【權(quán)利要求】
1.一種適用于連續(xù)變量量子密鑰分發(fā)的脈沖發(fā)生器，其特征在于，包括數(shù)字電路(1)和模擬電路(2);所述的數(shù)字電路(1)包括:第一可編程脈寬調(diào)制芯片(3)和第一可編程延遲線芯片(5)，第二可編程脈寬調(diào)制芯片(4)和第二可編程延遲線芯片(6);所述的模擬電路(2)包括第一功率放大電路(7)和第二功率放大電路(8);外部輸入的時(shí)鐘信號(hào)同時(shí)觸發(fā)第一可編程脈寬調(diào)制芯片(3)和第二可編程脈寬調(diào)制芯片(4)產(chǎn)生可精確調(diào)制脈寬的兩路脈沖，然后再分別經(jīng)過(guò)第一可編程延遲線芯片(5)和第二可編程延遲線芯片(6)進(jìn)行精確延時(shí)；數(shù)字電路(1)產(chǎn)生的兩路脈沖分別經(jīng)過(guò)模擬電路(2)中的第一功率放大電路(7)和第二功率放大電路(8)后輸出。
2.如權(quán)利要求1所述的一種適用于連續(xù)變量量子密鑰分發(fā)的脈沖發(fā)生器，其特征在于，所述的數(shù)字電路(1)的控制接口為數(shù)字I/O總線。
3.一種適用于連續(xù)變量量子密鑰分發(fā)的脈沖發(fā)生器，其特征在于，所述的數(shù)字電路(I)設(shè)有外部時(shí)鐘接口。
4.一種適用于連續(xù)變量量子密鑰分發(fā)的脈沖發(fā)生器，其特征在于，所述的第一可編程延遲線芯片(5)或第二可編程延遲線芯片(6)由相級(jí)聯(lián)的多個(gè)延遲線芯片替代。
5.一種適用于連續(xù)變量量子密鑰分發(fā)的脈沖發(fā)生器，其特征在于，所述的第一功率放大電路(7)或第二功率放大電路(8)由運(yùn)算放大器(9)和緩沖器(10)以及外圍電路構(gòu)成。
【文檔編號(hào)】H03K3/017GK103905185SQ201410146307
【公開(kāi)日】2014年7月2日 申請(qǐng)日期:2014年4月14日 優(yōu)先權(quán)日:2014年4月14日
【發(fā)明者】王旭陽(yáng), 李永民, 劉建強(qiáng) 申請(qǐng)人:山西大學(xué)