本實(shí)用新型屬于電子技術(shù)領(lǐng)域，涉及數(shù)字電子技術(shù)與模擬電子技術(shù)的應(yīng)用，特別涉及一種多路不相干脈沖合并計(jì)數(shù)系統(tǒng)。

背景技術(shù)：

在產(chǎn)品數(shù)量統(tǒng)計(jì)和人數(shù)統(tǒng)計(jì)中，經(jīng)常存在多路數(shù)據(jù)合并的問(wèn)題?，F(xiàn)有的方法是先對(duì)每一路傳感器輸出的脈沖進(jìn)行計(jì)數(shù)，再將每一路數(shù)據(jù)通過(guò)通信接口電路以有線或無(wú)線方式傳送到一個(gè)加法器、中央處理器或計(jì)算機(jī)進(jìn)行求和統(tǒng)計(jì)。這種方法每一路都用到計(jì)數(shù)電路、通信電路、顯示裝置，使得系統(tǒng)比較復(fù)雜。特別是多門(mén)房間的人數(shù)統(tǒng)計(jì)中，由于每個(gè)門(mén)的計(jì)數(shù)數(shù)據(jù)可能為負(fù)，需要考慮符號(hào)位，使得電路更復(fù)雜，成本高，性價(jià)比低，維護(hù)難度大。

顯然，每一路傳感器輸出的脈沖在時(shí)間上是互不相干的。本實(shí)用新型的目的是要提供一種多路不相干脈沖合并計(jì)數(shù)的簡(jiǎn)單電路方法，避免在計(jì)數(shù)系統(tǒng)中重復(fù)使用計(jì)數(shù)電路、通信電路、顯示裝置等，從而大幅提高性價(jià)比，大幅減小維護(hù)難度。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型所解決的技術(shù)問(wèn)題是，針對(duì)上述現(xiàn)有技術(shù)的缺陷，本實(shí)用新型提供一種多路不相干脈沖合并計(jì)數(shù)系統(tǒng)，電路簡(jiǎn)單，成本低廉，可靠性高，很好地解決了多路不相干脈沖的合并計(jì)數(shù)問(wèn)題。

本實(shí)用新型所提供的技術(shù)方案為：

一種多路不相干脈沖合并計(jì)數(shù)系統(tǒng)，包括n個(gè)級(jí)聯(lián)的兩路不相干脈沖合并電路和一個(gè)計(jì)數(shù)器；n為整數(shù)，且n≥2；

每一個(gè)兩路不相干脈沖合并電路用于實(shí)現(xiàn)輸入的兩路不相干脈沖分時(shí)合并；

級(jí)聯(lián)方式為：

第1路脈沖和第2路脈沖輸入第1個(gè)兩路不相干脈沖合并電路，輸出分時(shí)合并脈沖U_o1；

第i-1個(gè)兩路不相干脈沖合并電路輸出的分時(shí)合并脈沖U_o(i-1)和第i+1路脈沖輸入第i個(gè)兩路不相干脈沖合并電路，輸出分時(shí)合并脈沖U_oi；i＝1，2，…，n；

第n個(gè)兩路不相干脈沖合并電路輸出的分時(shí)合并脈沖U_on輸入計(jì)數(shù)器時(shí)鐘端。

每一個(gè)兩路不相干脈沖合并電路均包括延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路、脈沖時(shí)序比較電路、單穩(wěn)態(tài)觸發(fā)器、RC微分電路、電壓比較器和脈沖組合電路；

將第i個(gè)兩路不相干脈沖合并電路輸入的兩路不相干脈沖分別記為Ua和Ub；Ua和Ub同時(shí)送往脈沖時(shí)序比較電路、延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路和脈沖組合電路；脈沖時(shí)序比較電路的輸出信號(hào)Ud和延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路的輸出信號(hào)Uc分別連接單穩(wěn)態(tài)觸發(fā)器的兩個(gè)輸入端；單穩(wěn)態(tài)觸發(fā)器的輸出信號(hào)Ue連接到RC微分電路的輸入端，所述RC微分電路的輸出信號(hào)Uf連接到電壓比較器的輸入端，所述電壓比較器的輸出信號(hào)Ug連接到所述脈沖組合電路，所述脈沖組合電路的輸出信號(hào)即為分時(shí)合并脈沖U_oi。

所述Ua和Ub為兩個(gè)不相干的正窄脈沖或負(fù)窄脈沖。

當(dāng)Ua和Ub為兩個(gè)不相干的正窄脈沖時(shí)，兩路不相干脈沖合并電路結(jié)構(gòu)為：

所述延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路包括或非門(mén)U2A和二極管D3；或非門(mén)U2A的兩個(gè)輸入端分別連接Ua和Ub；或非門(mén)U2A的輸出端連接二極管D3陰極；

所述脈沖時(shí)序比較電路包括與非門(mén)U3A；與非門(mén)U3A的兩個(gè)輸入端分別連接Ua和Ub；

所述單穩(wěn)態(tài)觸發(fā)器包括LM555CM芯片U1、電阻R1、電容C1和電容C2；U1的放電端和閾值端【DIS端和THR端】均連接二極管D3的陽(yáng)極，U1的觸發(fā)端【TRI端】連接與非門(mén)U3A的輸出端；電阻R1一端連接U1的放電端和閾值端，另一端連接電源VDD；電容C1一端連接U1的放電端和閾值端，另一端連接電源地；電容C2一端連接U1的控制電源端【CON端】，另一端連接電源地；

所述RC微分電路包括電容C3、電阻R2、電阻R3和二極管D4；電容C3的一端接U1的輸出端，另一端記為連接點(diǎn)S，連接點(diǎn)S經(jīng)電阻R2接電源VDD；電阻R3的一端和二極管D4的陰極均接連接點(diǎn)S，電阻R3的另一端和二極管D4的陽(yáng)極均接電源地；

所述電壓比較器包括LM393D芯片U4A、電阻R4、電阻R5、電容C4和電阻R6；U4A的正向輸入端經(jīng)電阻R4接電源VDD，經(jīng)電阻R5接電源地；電容C4與電阻R5并聯(lián)；U4A的反向輸入端接連接點(diǎn)S；U4A的輸出端經(jīng)電阻R6接電源VDD；

所述脈沖組合電路包括二極管D1、二極管D2、二極管D5和電阻R7；

二極管D1、二極管D2和二極管D5的陽(yáng)極分別接Ua、Ub和U4A的輸出端；電阻R7一端接電源地，另一端與D1、D2和D5的陰極相連，即為輸出U_oi。

當(dāng)Ua和Ub為兩個(gè)不相干的負(fù)窄脈沖時(shí)，兩路不相干脈沖合并電路結(jié)構(gòu)為：

所述延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路包括與門(mén)U2A和二極管D3；與門(mén)U2A的兩個(gè)輸入端分別連接Ua和Ub；與門(mén)U2A的輸出端連接二極管D3陰極；

所述脈沖時(shí)序比較電路包括或門(mén)U3A；或門(mén)U3A的兩個(gè)輸入端分別連接Ua和Ub；

所述單穩(wěn)態(tài)觸發(fā)器包括LM555CM芯片U1、電阻R1、電容C1和電容C2；U1的放電端和閾值端均連接二極管D3的陽(yáng)極，U1的觸發(fā)端連接或門(mén)U3A的輸出端；電阻R1一端連接U1的放電端和閾值端，另一端連接電源VDD；電容C1一端連接U1的放電端和閾值端，另一端連接電源地；電容C2一端連接U1的控制電源端，另一端連接電源地；

所述RC微分電路包括電容C3、電阻R2、電阻R3和二極管D4；電容C3的一端接U1的輸出端，另一端記為連接點(diǎn)S，連接點(diǎn)S經(jīng)電阻R2接電源VDD；電阻R3的一端和二極管D4的陰極均接連接點(diǎn)S，電阻R3的另一端和二極管D4的陽(yáng)極均接電源地；

所述電壓比較器包括LM393D芯片U4A、電阻R4、電阻R5、電容C4和電阻R6；U4A的反向輸入端經(jīng)電阻R4接電源VDD，經(jīng)電阻R5接電源地；電容C4與電阻R4并聯(lián)；U4A的正向輸入端接連接點(diǎn)S；U4A的輸出端經(jīng)電阻R6接電源VDD；

所述脈沖組合電路包括二極管D1、二極管D2、二極管D5和電阻R7；

二極管D1、二極管D2和二極管D5的陰極分別接Ua、Ub和U4A的輸出端；電阻R7一端接電源VDD，另一端與D1、D2和D5的陽(yáng)極相連，即為輸出U_oi。

兩路傳感器輸出的脈沖Ua、Ub是占空比很小的窄脈沖，在時(shí)間上是互不相干的。因此合并計(jì)數(shù)需要考慮Ua、Ub在時(shí)間上完全錯(cuò)開(kāi)、完全重疊或部分重疊等各種情況。為此，將兩路不相干脈沖Ua、Ub同時(shí)送往脈沖時(shí)序比較電路、延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路和脈沖組合電路。所述脈沖時(shí)序比較電路輸出Ud和延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路輸出Uc都連接到單穩(wěn)態(tài)觸發(fā)器，所述單穩(wěn)態(tài)觸發(fā)器輸出Ue連接到RC微分電路，所述RC微分電路輸出Uf連接到電壓比較器，所述電壓比較器輸出Ug連接到所述脈沖組合電路，所述脈沖組合電路輸出U_oi即為合并計(jì)數(shù)脈沖，送往計(jì)數(shù)器的時(shí)鐘端就可實(shí)現(xiàn)合并計(jì)數(shù)。

當(dāng)兩路不相干脈沖Ua、Ub在時(shí)間上完全錯(cuò)開(kāi)時(shí)，所述脈沖時(shí)序比較電路無(wú)脈沖輸出，所述單穩(wěn)態(tài)觸發(fā)器和電壓比較器不翻轉(zhuǎn)，只有Ua、Ub直接送到脈沖組合電路合并后輸出兩個(gè)脈沖。

當(dāng)兩路不相干脈沖Ua、Ub在時(shí)間上完全重疊或部分重疊時(shí)，則脈沖時(shí)序比較電路輸出一個(gè)脈沖依次經(jīng)過(guò)單穩(wěn)態(tài)觸發(fā)器、RC微分電路和電壓比較器進(jìn)行延時(shí)整形后送往脈沖組合電路，與Ua、Ub合并而成的一個(gè)脈沖進(jìn)行組合，從而也輸出兩個(gè)脈沖。

為了確保依次經(jīng)過(guò)單穩(wěn)態(tài)觸發(fā)器、RC微分電路和電壓比較器延時(shí)整形后的脈沖不會(huì)與Ua、Ub在時(shí)間上重疊，采用延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路檢測(cè)到Ua、Ub過(guò)后才開(kāi)始觸發(fā)延時(shí)，使得電壓比較器輸出Ug與Ua、Ub在時(shí)間上完全錯(cuò)開(kāi)。

有益效果：

本實(shí)用新型應(yīng)用邏輯門(mén)電路、單穩(wěn)態(tài)觸發(fā)器、電壓比較器等中小規(guī)模集成電路實(shí)現(xiàn)多路不相干脈沖合并計(jì)數(shù)，電路簡(jiǎn)單，成本低廉，可靠性高，很好地解決了多路不相干脈沖的合并計(jì)數(shù)問(wèn)題。

本實(shí)用新型所述系統(tǒng)解決了現(xiàn)有技術(shù)在多路數(shù)據(jù)統(tǒng)計(jì)中重復(fù)采用計(jì)數(shù)電路、通信電路和顯示裝置造成系統(tǒng)復(fù)雜、成本高、維護(hù)難度大的缺陷，使得近距離多路不相干脈沖的合并計(jì)數(shù)電路變得簡(jiǎn)單可靠，成本低廉。

附圖說(shuō)明

圖1為兩路不相干脈沖合并電路的結(jié)構(gòu)框圖。

圖2為兩路不相干脈沖合并電路的工作波形圖。

圖3為本實(shí)用新型實(shí)施例的整體結(jié)構(gòu)框圖。

圖4為兩路不相干的正窄脈沖合并電路的電路圖。

圖5為兩路不相干的負(fù)窄脈沖合并電路的電路圖。

具體實(shí)施方式

以下結(jié)合附圖和具體實(shí)施方式對(duì)本實(shí)用新型進(jìn)行進(jìn)一步具體說(shuō)明。

本實(shí)用新型公開(kāi)了一種多路不相干脈沖合并計(jì)數(shù)系統(tǒng)，計(jì)數(shù)系統(tǒng)包括n個(gè)級(jí)聯(lián)的兩路不相干脈沖合并電路和一個(gè)計(jì)數(shù)器；n為整數(shù)，且n≥2；每一個(gè)兩路不相干脈沖合并電路用于實(shí)現(xiàn)輸入的兩路不相干脈沖分時(shí)合并；

級(jí)聯(lián)方式為：

第1路脈沖和第2路脈沖輸入第1個(gè)兩路不相干脈沖合并電路，輸出分時(shí)合并脈沖U_o1；

第i-1個(gè)兩路不相干脈沖合并電路輸出的分時(shí)合并脈沖U_o(i-1)和第i+1路脈沖輸入第i個(gè)兩路不相干脈沖合并電路，輸出分時(shí)合并脈沖U_oi；i＝1，2，…，n；

第n個(gè)兩路不相干脈沖合并電路輸出的分時(shí)合并脈沖U_on輸入計(jì)數(shù)器時(shí)鐘端。

如圖1所示，為兩路不相干脈沖合并電路的結(jié)構(gòu)框圖，由延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路1、單穩(wěn)態(tài)觸發(fā)器2、脈沖組合電路3、脈沖時(shí)序比較電路4、RC微分電路5和電壓比較器6組成。兩路不相干脈沖Ua、Ub同時(shí)送往脈沖時(shí)序比較電路4、延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路1和脈沖組合電路3輸入端，脈沖時(shí)序比較電路4輸出Ud和延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路1輸出Uc都連接到單穩(wěn)態(tài)觸發(fā)器2的觸發(fā)輸入端，單穩(wěn)態(tài)觸發(fā)器2輸出Ue連接到RC微分電路5輸入端，RC微分電路5輸出Uf連接到電壓比較器6輸入端，電壓比較器6輸出Ug連接到脈沖組合電路3輸入端，脈沖組合電路3則把Ua、Ub和Ug三路脈沖信號(hào)合并成一路脈沖信號(hào)Uo1輸出，Uo1的脈沖個(gè)數(shù)即為Ua、Ub脈沖個(gè)數(shù)的總和。將Uo1送往計(jì)數(shù)器的時(shí)鐘端就可實(shí)現(xiàn)Ua、Ub的合并計(jì)數(shù)。

兩路不相干脈沖Ua、Ub可以是正窄脈沖，也可以是負(fù)窄脈沖。

如圖2所示，Ua、Ub為正窄脈沖，在時(shí)間上互不相干，即Ua、Ub在時(shí)間上可能完全錯(cuò)開(kāi)，也可能完全重疊或部分重疊。當(dāng)Ua、Ub在時(shí)間上完全錯(cuò)開(kāi)時(shí)，脈沖時(shí)序比較電路4輸出Ud一直處于高電平，即無(wú)脈沖輸出，單穩(wěn)態(tài)觸發(fā)器2處于穩(wěn)態(tài)不翻轉(zhuǎn)，輸出Ue為低電平，RC微分電路5輸出Uf無(wú)微分脈沖，電壓比較器6不翻轉(zhuǎn)，輸出Ug一直處于低電平而無(wú)正脈沖，只有Ua、Ub直接送到脈沖組合電路3輸入端，經(jīng)脈沖組合電路3合并后輸出Uo1含兩個(gè)脈沖，將其送往計(jì)數(shù)器時(shí)鐘端即可實(shí)現(xiàn)正確計(jì)數(shù)。

當(dāng)Ua、Ub在時(shí)間上完全重疊或部分重疊時(shí)，則脈沖時(shí)序比較電路4輸出Ud在Ua和Ub的重疊期間翻轉(zhuǎn)為低電平，使單穩(wěn)態(tài)觸發(fā)器2進(jìn)入暫穩(wěn)態(tài)，輸出Ue變?yōu)楦唠娖?，RC微分電路5輸出Uf出現(xiàn)正向微分脈沖，電壓比較器6仍不翻轉(zhuǎn)，輸出Ug一直處于低電平。然而，在Ua和Ub為高電平期間，延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路1輸出Uc為低電平，使單穩(wěn)態(tài)觸發(fā)器2的定時(shí)電容并未開(kāi)始充電，只有當(dāng)Ua和Ub高電平脈沖過(guò)后，Uc變?yōu)楦唠娖剑箚畏€(wěn)態(tài)觸發(fā)器2的定時(shí)電容開(kāi)始充電，經(jīng)過(guò)一定時(shí)間τ后單穩(wěn)態(tài)觸發(fā)器2回到穩(wěn)態(tài)，輸出Ue由高電平變?yōu)榈碗娖?，RC微分電路5輸出Uf出現(xiàn)負(fù)向微分脈沖，使電壓比較器6發(fā)生翻轉(zhuǎn)而使輸出Ug出現(xiàn)一個(gè)正窄脈沖，送往脈沖組合電路3的一個(gè)輸入端，與Ua、Ub合并而成的一個(gè)脈沖進(jìn)行組合，從而使Uo1出現(xiàn)兩個(gè)脈沖，將其送往計(jì)數(shù)器時(shí)鐘端即可實(shí)現(xiàn)正確計(jì)數(shù)。

特別說(shuō)明，延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路1輸出Uc用于控制單穩(wěn)態(tài)觸發(fā)器2中的定時(shí)電容的充電起點(diǎn)。由圖2可以看出，Ua和Ub的重疊時(shí)間不同，延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路1輸出Uc為低電平的時(shí)間不同，則單穩(wěn)態(tài)觸發(fā)器2中的定時(shí)電容的充電起點(diǎn)不同，使得單穩(wěn)態(tài)觸發(fā)器2處于暫穩(wěn)態(tài)的時(shí)間t_W不同，輸出Ue恢復(fù)為低電平的時(shí)間不同，從而使RC微分電路5輸出Uf出現(xiàn)負(fù)向微分脈沖的時(shí)間不同，導(dǎo)致電壓比較器6輸出Ug出現(xiàn)正窄脈沖的時(shí)間總是在Ua、Ub高電平脈沖過(guò)后，確保任何情況下Ug不會(huì)與Ua、Ub重疊。

綜上所述，無(wú)論兩路不相干正脈沖Ua、Ub在時(shí)間上完全錯(cuò)開(kāi)還是完全重疊或部分重疊，輸出Uo1的脈沖個(gè)數(shù)總是為Ua、Ub脈沖個(gè)數(shù)之和。將Uo1送往計(jì)數(shù)器的時(shí)鐘端就可實(shí)現(xiàn)Ua、Ub的合并計(jì)數(shù)。

圖3為本實(shí)用新型實(shí)施例的整體結(jié)構(gòu)框圖。將第3路不相干脈沖Uc與第1個(gè)兩路不相干脈沖合并電路【(1)#兩路不相干脈沖合并電路】的輸出Uo1同時(shí)輸入第2個(gè)兩路不相干脈沖合并電路【(2)#兩路不相干脈沖合并電路】就可將三路不相干脈沖合并輸出Uo2；將第4路不相干脈沖Ud與第2個(gè)兩路不相干脈沖合并電路【(2)#兩路不相干脈沖合并電路】的輸出Uo2同時(shí)輸入第3個(gè)兩路不相干脈沖合并電路【(3)#兩路不相干脈沖合并電路】就可將四路不相干脈沖合并輸出Uo3；以此類推，將第n+1路不相干脈沖Un+1與第(n-1)個(gè)兩路不相干脈沖合并電路【(n-1)#兩路不相干脈沖合并電路】的輸出Uo(n-1)同時(shí)輸入第n個(gè)兩路不相干脈沖合并電路【(n)#兩路不相干脈沖合并電路】就可將n+1路不相干脈沖合并輸出Uon；將Uon送往計(jì)數(shù)器的時(shí)鐘端就可實(shí)現(xiàn)n+1路不相干脈沖的合并計(jì)數(shù)。

圖4為兩路不相干的正窄脈沖合并電路的電路圖。Ua、Ub為兩個(gè)不相干的正窄脈沖；或非門(mén)U2A的兩個(gè)輸入端連接Ua、Ub，U2A的輸出端連接二極管D3陰極構(gòu)成延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路1，D3陽(yáng)極連接到LM555CM芯片U1的放電端和閾值端【DIS端和THR端】；與非門(mén)U3A構(gòu)成脈沖時(shí)序比較電路4，U3A的兩個(gè)輸入端連接Ua、Ub，U3A的輸出端連接到U1的觸發(fā)端【TRI端】；U1、電阻R1、電容C1和C2構(gòu)成單穩(wěn)態(tài)觸發(fā)器2，U1輸出端連接電容C3的一端；電容C3、電阻R2、電阻R3、二極管D4構(gòu)成RC微分電路5；LM393D芯片U4A、電阻R4、電阻R5、電容C4、電阻R6構(gòu)成電壓比較器6；二極管D1、二極管D2、二極管D5、電阻R7連接組成的二極管或門(mén)電路構(gòu)成脈沖組合電路3，D1、D2、D5的陰極與R7的連接端即為輸出U_o1。

當(dāng)Ua、Ub在時(shí)間上完全錯(cuò)開(kāi)時(shí)，與非門(mén)U3A輸出Ud一直處于高電平，即無(wú)脈沖輸出，U1處于穩(wěn)態(tài)不翻轉(zhuǎn)，U1輸出Ue為低電平，C3與R3的連接點(diǎn)輸出Uf＝Vcc/2(無(wú)微分脈沖)，U4A“-”端電壓高于“+”端電壓，U4A輸出Ug一直處于低電平而無(wú)正脈沖，只有Ua、Ub分別經(jīng)D1、D2到達(dá)輸出端Uo1(含兩個(gè)脈沖)，將其送往計(jì)數(shù)器時(shí)鐘端即可實(shí)現(xiàn)正確計(jì)數(shù)。

當(dāng)Ua、Ub在時(shí)間上完全重疊或部分重疊時(shí)，則與非門(mén)U3A輸出Ud在Ua和Ub的重疊期間翻轉(zhuǎn)為低電平，使U1進(jìn)入暫穩(wěn)態(tài)，U1輸出Ue變?yōu)楦唠娖剑珻3與R2、R3的連接點(diǎn)輸出Uf出現(xiàn)正向微分脈沖，U4A的“-”端高于“+”端，U4A仍不翻轉(zhuǎn)，U4A輸出Ug一直處于低電平。然而，在Ua和Ub為高電平期間，U2A輸出低電平，D3導(dǎo)通，使U1外接的定時(shí)電容C1短接而并未開(kāi)始充電；只有當(dāng)Ua和Ub高電平過(guò)后，U2A輸出端變?yōu)楦唠娖?，D3截止，使U1外接的定時(shí)電容C1開(kāi)始充電，經(jīng)過(guò)一定時(shí)間τ后U1回到穩(wěn)態(tài)，U1輸出端Ue由高電平變?yōu)榈碗娖?，C3與R2、R3的連接點(diǎn)輸出Uf出現(xiàn)負(fù)向微分脈沖，使U4A的“-”端低于“+”端而發(fā)生翻轉(zhuǎn)，使U4A輸出端Ug出現(xiàn)一個(gè)正窄脈沖，經(jīng)過(guò)D5到達(dá)輸出端Uo1，而Ua、Ub經(jīng)過(guò)D1、D2、R7或運(yùn)算也得到一個(gè)脈沖，因此使Uo1出現(xiàn)兩個(gè)脈沖，將其送往計(jì)數(shù)器時(shí)鐘端即可實(shí)現(xiàn)正確計(jì)數(shù)。

如圖5所示，為兩路不相干的負(fù)窄脈沖合并電路的電路圖。當(dāng)Ua、Ub為兩個(gè)不相干的負(fù)窄脈沖時(shí)，則可采用與門(mén)構(gòu)成延時(shí)起點(diǎn)自動(dòng)調(diào)節(jié)電路1，采用或門(mén)構(gòu)成脈沖時(shí)序比較電路4，采用二極管與門(mén)電路構(gòu)成脈沖組合電路3，同樣可實(shí)現(xiàn)兩路不相干脈沖的合并輸出。

上面結(jié)合附圖對(duì)本實(shí)用新型的實(shí)施方式作了詳細(xì)說(shuō)明，但是本實(shí)用新型并不限于上述實(shí)施方式，在本領(lǐng)域普通技術(shù)人員所具備的知識(shí)范圍內(nèi)，還可以在不脫離本實(shí)用新型宗旨的前提下作出各種變化。