本實用新型屬于半導(dǎo)體集成電路中設(shè)計領(lǐng)域，尤其涉及一種多相非交疊時鐘產(chǎn)生電路。
背景技術(shù)：
：在開關(guān)電容和電荷泵等電路中必不可少的單元是非交疊時鐘信號產(chǎn)生電路。在開關(guān)電容電路中經(jīng)常需要使用兩相不交疊時鐘來控制電路的工作，這時鐘相位有相差，用來控制不同開關(guān)在不同相位工作。非交疊時鐘信號產(chǎn)生電路的功能是產(chǎn)生互相不交疊的時鐘信號，避免時鐘信號控制的開關(guān)同時開啟，也由于一相時鐘較另一相提前關(guān)斷，減少了開關(guān)的電荷注入效應(yīng)的影響。傳統(tǒng)的非交疊時鐘信號產(chǎn)生電路存在結(jié)構(gòu)相對復(fù)雜、功耗較高、占用面積大、可靠性低、不可移植、不可編程等缺陷。技術(shù)實現(xiàn)要素：本實用新型所要解決的技術(shù)問題是提供一種多相非交疊時鐘產(chǎn)生電路，結(jié)構(gòu)簡單、功耗低、占用面積小、可靠性高、可編程、可移植。為解決上述技術(shù)問題，本實用新型提供一種多相非交疊時鐘產(chǎn)生電路，其特征是，由邏輯門電路產(chǎn)生多相非交疊時鐘信號。由邏輯門電路構(gòu)成產(chǎn)生兩相非交疊時鐘信號的兩相非交疊時鐘信號產(chǎn)生電路，包括第一與門and1、第一非門inv1、第二非門inv2、第一反相器INV1、第三反相器INV3、第二與門and2、第四非門inv4、第五非門inv5和第二反相器INV2；輸入信號IN作為第一與門and1的一路輸入，第一與門and1的輸出out1連接第一非門inv1的輸入端，第一非門inv1的輸出端連接第二非門inv2的輸入端，第二非門inv2的輸出端與第一反相器INV1的輸入端連接并同時作為第二與門and2的另一路輸入信號in4，第一反相器INV1的輸出為第一時鐘信號CC0；輸入信號IN經(jīng)第三反相器INV3反相后的信號作為第二與門and2的一路輸入信號in3；第二與門and2的輸出out2連接第四非門inv4的輸入端，第四非門inv4的輸出端連接第五非門inv5的輸入端，第五非門inv5的輸出端與第二反相器INV2的輸入端連接并同時作為第一與門and1的另一路輸入信號in2，第二反相器INV2的輸出為第二時鐘信號CC1；第一時鐘信號CC0和第二時鐘信號CC1即為兩相非交疊時鐘信號。由邏輯門電路構(gòu)成產(chǎn)生四相非交疊時鐘信號的四相非交疊時鐘信號產(chǎn)生電路，包括第一與非門G1、第二非門G2、第三與非門G3、第四或非門G4、第五或非門G5和第六非門G6；輸入的信號包括主時鐘信號CLKA，比主時鐘信號CLKA延時第一設(shè)定時間的第一延時時鐘信號CLKB，比第一延時時鐘信號CLKB延時第二設(shè)定時間的第二延時時鐘信號CLKC，比第二延時時鐘信號CLKC延時第三設(shè)定時間的第三延時時鐘信號CLKD；主時鐘信號CLKA與第三延時時鐘信號CLKD輸入到第一與非門G1的輸入端，第一與非門G1的輸出端連接到第二非門G2的輸入端，第二非門G2的輸出端信號為第一時鐘信號CLKOUT1；第二延時時鐘信號CLKC與第一延時時鐘信號CLKB輸入到第三與非門G3的輸入端，第三與非門G3的輸出端信號為第二時鐘信號CLKOUT2；第三延時時鐘信號CLKD與主時鐘信號CLKA輸入到第四或非門G4的輸入端，第四或非門G4的輸出端信號為第三時鐘信號CLKOUT3；第二延時時鐘信號CLKC與第一延時時鐘信號CLKB輸入到第五或非門G5的輸入端，第五或非門G5的輸出端連接到第六非門G6的輸入端，第六非門G6的輸出端信號為第四時鐘信號CLKOUT4；第一時鐘信號CLKOUT1、第二時鐘信號CLKOUT2、第三時鐘信號CLKOUT3和第四時鐘信號CLKOUT4即為四相非交疊時鐘信號。主時鐘信號CLKA經(jīng)過第一延時單元D1延時第一設(shè)定時間生成第一延時時鐘信號CLKB。第一延時時鐘信號CLKB經(jīng)過第二延時單元D2延時第二設(shè)定時間生成第二延時時鐘信號CLKC。第二延時時鐘信號CLKC經(jīng)過第二延時單元D3延時第三設(shè)定時間生成第三延時時鐘信號CLKD。本實用新型所達到的有益效果：本實用新型的多相非交疊時鐘產(chǎn)生電路，利用延時單元將主時鐘信號延時生成一個延時時鐘信號，并通過與非門、或非門及非門等器件產(chǎn)生多相非交疊時鐘，通過延時單元的延時Td進行調(diào)節(jié)，Td調(diào)節(jié)通過可編程的方式來調(diào)節(jié)，擴大了電路的應(yīng)用范圍。該電路相較傳統(tǒng)非交疊時鐘信號電路具有結(jié)構(gòu)簡單、功耗低、占用面積小、可靠性高、可編程、可移植等特點。附圖說明圖1為本實用新型所述兩相非交疊時鐘產(chǎn)生電路。圖2為本實用新型所述與非門及時鐘。圖3為本實用新型所述兩相非交疊時鐘仿真結(jié)果及局部放大圖。圖4為實用新型所述四相非交疊時鐘信號產(chǎn)生電路示意圖。圖5為本實用新型所述四相非交疊時鐘信號產(chǎn)生電路波形圖。具體實施方式下面結(jié)合附圖對本實用新型作進一步描述。以下實施例僅用于更加清楚地說明本實用新型的技術(shù)方案，而不能以此來限制本實用新型的保護范圍。以下以一種兩相和四相非交疊時鐘信號產(chǎn)生電路為例結(jié)合附圖對本實用新型進行詳細說明。實施例1一種兩相非交疊時鐘信號產(chǎn)生電路。電路結(jié)構(gòu)如圖1所示。在開關(guān)電容電路中經(jīng)常需要使用兩相不交疊時鐘來控制電路的工作，這兩個時鐘相位相差略大于180度，用來控制不同開關(guān)在不同相位工作。非交疊時鐘產(chǎn)生的原理非常簡單，對于一個與非門來說，其電路結(jié)構(gòu)如圖2所示。對與門and1來說，當與門輸出電平由高變低時，輸入in1和in2需同時為高電平方可，同時輸入in1和in2由于反饋的作用存在一定的延遲時，因此電平在t1時刻時發(fā)生翻轉(zhuǎn)。當與門輸出電平由低變高時，輸入in1和in2只需一端為低電平即發(fā)生翻轉(zhuǎn)，翻轉(zhuǎn)時間計為t2時刻。輸入信號IN作為與門and1的一路輸入in1。與門and1的輸出out1經(jīng)非門inv1和非門inv2后的信號in4，經(jīng)反相器INV1后輸出第一時鐘信號CC0，同時信號in4作為與門and2的另一路輸入信號。對與門and2來說，輸入in4的信號與輸出out1同相，存在一定延遲，延遲時間為經(jīng)過非門inv1和inv2的時間，輸入in3為輸入信號IN經(jīng)一級反相器INV3的信號，分析過程同與門and1。與門and2的輸出out2經(jīng)非門inv4和非門inv5后的信號in2，經(jīng)反相器INV2后輸出第二時鐘信號CC1，同時信號in2作為與門and2的另一路輸入in2。因此從圖2中的時序圖可知，時鐘信號產(chǎn)生了非交疊。該電路主要利用與非門的特性來實現(xiàn)非交疊，而非交疊時間則由與、非門后的反相器INV1、INV2來決定。電路結(jié)果如圖3所示，從圖中可以看到，該電路結(jié)構(gòu)可以很好的實現(xiàn)時鐘的非交疊。實施例2如圖4所示，一種四相非交疊時鐘信號產(chǎn)生電路，該電路包括第一延時單元D1、第二延時單元D2、第三延時單元D3、與非門G1、非門G2、與非門G3、或非門G4、或非門G5和非門G6。其中，主時鐘信號CLKA經(jīng)過第一延時單元D1生成延時時鐘信號CLKB，延時時鐘信號CLKB經(jīng)過第二延時單元D2生成延時時鐘信號CLKC，延時時鐘信號CLKC經(jīng)過第二延時單元D3生成延時時鐘信號CLKD。主時鐘信號CLKA與延時時鐘信號CLKD輸入到與非門G1的輸入端，與非門G1的輸出端連接到非門G2的輸入端，非門G2的輸出端信號即為第一時鐘信號CLKOUT1；延時時鐘信號CLKC與延時時鐘信號CLKB輸入到與非門G3的輸入端，與非門G3的輸出端信號即為第二時鐘信號CLKOUT2；延時時鐘信號CLKD與主時鐘信號CLKA輸入到或非門G4的輸入端，或非門G4的輸出端信號即為第三時鐘信號CLKOUT3；延時時鐘信號CLKC與延時時鐘信號CLKB輸入到或非門G5的輸入端，或非門G5的輸出端連接到非門G6的輸入端，非門G6的輸出端信號即為第四時鐘信號CLKOUT4；第一時鐘信號CLKOUT1、第二時鐘信號CLKOUT2、第三時鐘信號CLKOUT3和第四時鐘信號CLKOUT4即為四相非交疊時鐘信號。通過第一延時單元D1、第二延時單元D2、第三延時單元D3的延時Td進行調(diào)節(jié)，Td調(diào)節(jié)通過可編程的方式來調(diào)節(jié)，擴大了電路的應(yīng)用范圍。結(jié)合圖5波形圖對圖4所示的電路圖進行具體描述。①主時鐘信號CLKA與延時時鐘信號CLKD輸入到與非門G1的輸入端，與非門G1的輸出端連接到非門G2的輸入端，非門G2的輸出端信號即為第一時鐘信號CLKOUT1。二輸入與非門G1真值表如表1所示。當二輸入與非門G1的兩個輸入都為1時，輸出為0；當二輸入與非門G1的兩個輸入都為0時，輸出為1；當二輸入與非門G1的兩個輸入分別哦為0和1時，輸出為1。表1與非門G1真值表非門G2真值表如表2所示。當二輸入與非門G1的輸出為1時，非門G2輸出為0；當二輸入與非門G1的輸出為0時，非門G2輸出為1。表2非門G2真值表YCLKOUT11001因此，第一時鐘信號CLKOUT1波形如圖5所示。②延時時鐘信號CLKC與延時時鐘信號CLKB輸入到與非門G3的輸入端，與非門G3的輸出端信號即為第二時鐘信號CLKOUT2。二輸入與非門G3真值表如表3所示。當二輸入與非門G3的兩個輸入都為1時，輸出為0；當二輸入與非門G3的兩個輸入都為0時，輸出為1；當二輸入與非門G3的兩個輸入分別哦為0和1時，輸出為1。表3與非門G3真值表因此，第二時鐘信號CLKOUT2波形如圖5所示。③延時時鐘信號CLKD與主時鐘信號CLKA輸入到或非門G4的輸入端，或非門G4的輸出端信號即為第三時鐘信號CLKOUT3。二輸入或非門G4真值表如表4所示。當二輸入或非門G4的兩個輸入都為1時，輸出為0；當二輸入或非門G4的兩個輸入都為0時，輸出為1；當二輸入或非門G4的兩個輸入分別為0和1時，輸出為0。表4或非門G4真值表因此，第三時鐘信號CLKOUT3波形如圖5所示。④延時時鐘信號CLKC與延時時鐘信號CLKB輸入到或非門G5的輸入端，或非門G5的輸出端連接到非門G6的輸入端，非門G6的輸出端信號即為第四時鐘信號CLKOUT4。二輸入或非門G5真值表如表5所示。當二輸入或非門G5的兩個輸入都為1時，輸出為0；當二輸入或非門G5的兩個輸入都為0時，輸出為1；當二輸入或非門G5的兩個輸入分別哦為0和1時，輸出為0。表5或非門G5真值表非門G6真值表如表6所示。當二輸入與非門G5的輸出為1時，非門G6輸出為0；當二輸入與非門G5的輸出為0時，非門G6輸出為1。表6非門G6真值表YCLKOUT41001因此，第四時鐘信號CLKOUT4波形如圖5所示。以上所述僅是本實用新型的優(yōu)選實施方式，應(yīng)當指出，對于本
技術(shù)領(lǐng)域：
的普通技術(shù)人員來說，在不脫離本實用新型技術(shù)原理的前提下，還可以做出若干改進和變形，這些改進和變形也應(yīng)視為本實用新型的保護范圍。當前第1頁1 2 3