本發(fā)明涉及半導(dǎo)體集成電路制造，尤其是涉及一種晶振驅(qū)動(dòng)電路。

背景技術(shù)：

1、在時(shí)序電路中，晶體振蕩器，簡(jiǎn)稱晶振，是最基本的電子元器件，在集成電路中被廣泛使用。

2、現(xiàn)有技術(shù)的晶振驅(qū)動(dòng)電路如圖1所示，包含有3個(gè)pmos管(mp1～mp3)，3個(gè)nmos管(mn1～mn3)，pmos管mp2與nmos管mn2串接，pmos管mp3與nmos管mn3串接，pmos管mp1、pmos管mp2、pmos管mp3的柵極連在一起并與pmos管mp2的漏極短接，pmos管mp1與nmos管mn1之間通過(guò)一電阻r1串接，且nmos管mn1的柵極與pmos管mp1的漏極連接，nmos管mn2的柵極與nmos管mn1的漏極連接，nmos管mn3的柵極與晶振的一端連接再通過(guò)電阻rf連接到pmos管mp3的漏極，晶振的另一端連接pmos管mp3的漏極。晶振震蕩信號(hào)x1和x2通過(guò)運(yùn)算放大器amp輸出正向時(shí)鐘信號(hào)ckp和反向時(shí)鐘信號(hào)ckn。nmos管mn2的寬長(zhǎng)比是nmos管mn1寬長(zhǎng)比的n倍，在電阻r1上產(chǎn)生電流:ib＝(kt/q)*lnn/r1；其中k為波爾茲曼常數(shù)，t為溫度，q為電荷常量。運(yùn)算放大器amp將x1和x2的信號(hào)放大到電源對(duì)地。

3、然而，現(xiàn)有技術(shù)的晶振驅(qū)動(dòng)電路存在如下缺點(diǎn)：由于晶振起振后維持振蕩需要的電流較小，但啟動(dòng)的時(shí)候?yàn)榱颂岣邌?dòng)速度，需要的偏置電流較大。所以當(dāng)使用固定的偏置電流驅(qū)動(dòng)時(shí)，如果電流較小，則晶振電路啟動(dòng)較慢，如果使用較大的偏置電流，則在晶振啟振后，又會(huì)造成電流浪費(fèi)。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于提供一種晶振驅(qū)動(dòng)電路，在晶振啟振前，可以提高偏置電流，提高電路的啟動(dòng)速度，晶振啟振后，降低偏置電流，減小功耗。

2、為了達(dá)到上述目的，本發(fā)明提供了一種晶振驅(qū)動(dòng)電路，包括：

3、第一pmos管～第五pmos管、第一nmos管～第三nmos管、第一電阻～第三電阻、第一開關(guān)、第二開關(guān)以及電容；

4、所述第一pmos管的源極、所述第二pmos管的源極、第三pmos管的源極和第四pmos管的源極均接電源，所述第一pmos管的柵極與第二pmos管的柵極、第三pmos管的柵極和第四pmos管的柵極均連接，所述第一pmos管的漏極通過(guò)所述第一電阻與所述第一nmos管的漏極連接；

5、所述第一nmos管的源極、第二nmos管的源極和第三nmos管的源極均接地；

6、所述第二pmos管的漏極與第二nmos管的漏極連接；

7、所述第三pmos管的漏極與第三nmos管的漏極、第五pmos管的漏極、第二電阻的第一端均連接，并且還連接到晶振的第一端；

8、所述第二電阻的第二端連接所述第三nmos管的柵極，并且還連接到晶振的第二端；

9、所述第四pmos管的漏極與第五pmos管的源極連接，所述第五pmos管的柵極接det控制信號(hào)，所述第五pmos管的漏極與第三pmos管的漏極連接；

10、所述第一nmos管的柵極接所述第一pmos管的漏極，所述第一nmos管的漏極與所述第二nmos管的柵極連接；

11、所述第一開關(guān)的第一端接電源，所述第一開關(guān)的第二端與第二開關(guān)的第一端連接，所述第二開關(guān)的第二端通過(guò)所述第三電阻接地，所述第二開關(guān)的第二端輸出det控制信號(hào)；

12、所述電容的第一端與所述第一開關(guān)的第一端連接，所述電容的第二端接地。

13、可選的，在所述的晶振驅(qū)動(dòng)電路中，所述第二nmos管的寬長(zhǎng)比為第一nmos管的寬長(zhǎng)比的n倍，其中n為正整數(shù)。

14、可選的，在所述的晶振驅(qū)動(dòng)電路中，還包括運(yùn)算放大器，所述運(yùn)算放大器的第一輸入端接晶振的第一端，第二輸入端接晶振的第二端，第一輸出端輸出正向時(shí)鐘信號(hào)，第二輸出端輸出反向時(shí)鐘信號(hào)。

15、可選的，在所述的晶振驅(qū)動(dòng)電路中，所述第一開關(guān)受所述正向時(shí)鐘信號(hào)控制，所述第二開關(guān)受所述反向時(shí)鐘信號(hào)控制。

16、可選的，在所述的晶振驅(qū)動(dòng)電路中，所述第一開關(guān)、第二開關(guān)以及電容組成開關(guān)電容，所述開關(guān)電容等效電阻為：req＝1/(c*f)，其中c為電容容值，f為晶振頻率，req為等效電阻。

17、可選的，在所述的晶振驅(qū)動(dòng)電路中，所述第三電阻的阻值為所述開關(guān)電容的等效電阻的9倍～11倍。

18、可選的，在所述的晶振驅(qū)動(dòng)電路中，在所述晶振起振前，所述開關(guān)電容不工作。

19、可選的，在所述的晶振驅(qū)動(dòng)電路中，在所述晶振起振前，所述det控制信號(hào)為低電平，所述第五pmos管導(dǎo)通，流過(guò)所述第三nmos管的電流為流過(guò)第三pmos管和第四pmos管的電流之和。

20、可選的，在所述的晶振驅(qū)動(dòng)電路中，在所述晶振起振后，所述開關(guān)電容工作。

21、可選的，在所述的晶振驅(qū)動(dòng)電路中，所述開關(guān)電容工作后，所述det控制信號(hào)為高電平，所述第五pmos管關(guān)斷，流過(guò)所述第三nmos管的電流為流過(guò)第三pmos管的電流。

22、在本發(fā)明提供的晶振驅(qū)動(dòng)電路中，包括：第一pmos管～第五pmos管、第一nmos管～第三nmos管、第一電阻～第三電阻、第一開關(guān)、第二開關(guān)以及電容；第一pmos管的源極、第二pmos管的源極、第三pmos管的源極和第四pmos管的源極均接電源，第一pmos管的柵極與第二pmos管的柵極、第三pmos管的柵極和第四pmos管的柵極均連接，第一pmos管的漏極通過(guò)第一電阻與第一nmos管的漏極連接；第一nmos管的源極、第二nmos管的源極和第三nmos管的源極均接地；第二pmos管的漏極與第二nmos管的漏極連接；第三pmos管的漏極與第三nmos管的漏極、第五pmos管的漏極、第二電阻的第一端均連接，并且還連接到晶振的第一端；第二電阻的第二端連接第三nmos管的柵極，并且還連接到晶振的第二端；第四pmos管的漏極與第五pmos管的源極連接，第五pmos管的柵極接det控制信號(hào)，第五pmos管的漏極與第三pmos管的漏極連接；第一nmos管的柵極接第一pmos管的漏極，第一nmos管的漏極與第二nmos管的柵極連接；第一開關(guān)的第一端接電源，第一開關(guān)的第二端與第二開關(guān)的第一端連接，第二開關(guān)的第二端通過(guò)第三電阻接地，第二開關(guān)的第二端輸出det控制信號(hào)；電容的第一端與第一開關(guān)的第一端連接，電容的第二端接地。在晶振起振前，第一開關(guān)、第二開關(guān)以及電容組成的開關(guān)電容不工作，det控制信號(hào)為低電平，第五pmos管導(dǎo)通。流過(guò)第三nmos管的電流為流過(guò)第三pmos管和第四pmos管的電流之和。所以相對(duì)于只有第三pmos管的電流流過(guò)第三nmos管，提高了偏置電流，提高了晶振的啟動(dòng)時(shí)間。在晶振起振后，第一開關(guān)、第二開關(guān)以及電容組成的開關(guān)電容工作。det控制信號(hào)為高電平，第五pmos管關(guān)斷，第四pmos管的支路關(guān)閉，僅剩第三pmos管的支路，流過(guò)第三nmos管的電流為流過(guò)第三pmos管的電流。所以在晶振起振后，減少了功耗。

技術(shù)特征：

1.一種晶振驅(qū)動(dòng)電路，其特征在于，包括：

2.如權(quán)利要求1所述的晶振驅(qū)動(dòng)電路，其特征在于，所述第二nmos管的寬長(zhǎng)比為第一nmos管的寬長(zhǎng)比的n倍，其中n為正整數(shù)。

3.如權(quán)利要求1所述的晶振驅(qū)動(dòng)電路，其特征在于，還包括運(yùn)算放大器，所述運(yùn)算放大器的第一輸入端接晶振的第一端，第二輸入端接晶振的第二端，第一輸出端輸出正向時(shí)鐘信號(hào)，第二輸出端輸出反向時(shí)鐘信號(hào)。

4.如權(quán)利要求3所述的晶振驅(qū)動(dòng)電路，其特征在于，所述第一開關(guān)受所述正向時(shí)鐘信號(hào)控制，所述第二開關(guān)受所述反向時(shí)鐘信號(hào)控制。

5.如權(quán)利要求1所述的晶振驅(qū)動(dòng)電路，其特征在于，所述第一開關(guān)、第二開關(guān)以及電容組成開關(guān)電容，所述開關(guān)電容等效電阻為：req＝1/(c*f)，其中c為電容容值，f為晶振頻率，req為等效電阻。

6.如權(quán)利要求5所述的晶振驅(qū)動(dòng)電路，其特征在于，所述第三電阻的阻值為所述開關(guān)電容的等效電阻的9倍～11倍。

7.如權(quán)利要求5所述的晶振驅(qū)動(dòng)電路，其特征在于，在所述晶振起振前，所述開關(guān)電容不工作。

8.如權(quán)利要求1所述的晶振驅(qū)動(dòng)電路，其特征在于，在所述晶振起振前，所述det控制信號(hào)為低電平，所述第五pmos管導(dǎo)通，流過(guò)所述第三nmos管的電流為流過(guò)第三pmos管和第四pmos管的電流之和。

9.如權(quán)利要求5所述的晶振驅(qū)動(dòng)電路，其特征在于，在所述晶振起振后，所述開關(guān)電容工作。

10.如權(quán)利要求9所述的晶振驅(qū)動(dòng)電路，其特征在于，所述開關(guān)電容工作后，所述det控制信號(hào)為高電平，所述第五pmos管關(guān)斷，流過(guò)所述第三nmos管的電流為流過(guò)第三pmos管的電流。

技術(shù)總結(jié)
本發(fā)明提供了一種晶振驅(qū)動(dòng)電路，包括：第三PMOS管的漏極與第三NMOS管、第五PMOS管的漏極、第二電阻的第一端均連接，還連接到晶振的第一端；第二電阻的第二端連接第三NMOS管的柵極，還連接到晶振的第二端；第四PMOS管的漏極與第五PMOS管的源極連接，第五PMOS管的柵極接DET控制信號(hào)，第五PMOS管的漏極與第三PMOS管的漏極連接；第一NMOS管的柵極接第一PMOS管的漏極，漏極與第二NMOS管的柵極連接；第一開關(guān)的第一端接電源，第二端與第二開關(guān)的第一端連接，第二開關(guān)的第二端輸出DET控制信號(hào)；電容的第一端與第一開關(guān)的第一端連接。

技術(shù)研發(fā)人員：邵博聞
受保護(hù)的技術(shù)使用者：上海華虹宏力半導(dǎo)體制造有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15