一種基于北斗的衛(wèi)星移動通信終端信息交互測試方法
【專利摘要】本發(fā)明公開了一種基于“北斗”的衛(wèi)星移動通信終端信息交互測試方法，該方法用于測試基于“北斗”的衛(wèi)星移動通信終端的FPGA的模擬接口，其方法是：在工作狀態(tài)中，F(xiàn)PGA通過模擬HPI接口設置DSP內(nèi)部的HPI對應的RAM的位置0的內(nèi)存數(shù)值，設定時間到達后，DSP檢查內(nèi)部的HPI對應的RAM的位置0的內(nèi)存數(shù)值是否為該數(shù)值，如果是，則模擬接口正確。本發(fā)明基于“北斗”的衛(wèi)星移動通信終端信息交互測試方法，很好的測試了基于“北斗”的衛(wèi)星移動通信終端FPGA的模擬HPI接口、模擬復位控制接口信息交互的性能，從而保證了基于“北斗”的衛(wèi)星移動通信終端信息交互的性能。
【專利說明】一種基于北斗的衛(wèi)星移動通信終端信息交互測試方法
【技術領域】
[0001]本發(fā)明涉及衛(wèi)星移動通信領域，特別涉及一種基于“北斗”的衛(wèi)星移動通信終端信息交互測試方法。
【背景技術】
[0002]數(shù)字無線電系統(tǒng)的低頻部分采用數(shù)字電路，與傳統(tǒng)無線電系統(tǒng)相比，軟件無線電系統(tǒng)的A/D、D/A變換移到了中頻，并盡可能靠近射頻端。軟件無線電以可編程力強的FPGA、DSP器件代替專用數(shù)字電路，使系統(tǒng)硬件結構與功能相對獨立?，F(xiàn)場可編程陣列FPGA技術先進之處在于緊湊的占位空間能夠高速處理，同時也保持軟件無線電技術的靈活性和可編程性。FPGA在高速、計算密集、可重新配置應用(FFT、FIR和其他乘法一累加運算)中是具有優(yōu)勢的。從FPGA可實現(xiàn)可重新配置核，在FPGA中能夠?qū)崿F(xiàn)調(diào)制器，解調(diào)器和CODEC功能。FPGA已從靈活的邏輯設計平臺發(fā)展到信號處理引擎。FPGA因有效的適合于高速并行乘法累加函數(shù)。現(xiàn)代FPGA可執(zhí)行18 X 18乘法運算，速度超過200MHz。這使得FPGA成為FET、FIR，數(shù)字下復頻器DDC、數(shù)字上變頻器DUC、相關器和脈沖壓縮(用于雷達處理)運算的理想
T D O
[0003]然而，這不意味著所有DSP功能可以在FPGA中實現(xiàn)。用FPGA實現(xiàn)浮點運算是困難的，這是由于器件需要大量的有效區(qū)域。另外，包括短陣反演(或除法)的處理更適合DSP/GPP平臺。因此，F(xiàn)PGA和DSP將共存很長時間，一個靈活的平臺將包括二者的混合。
[0004]如圖1所示，一種基于“北斗”的衛(wèi)星移動通信終端包括FPGA芯片XC5VLX50T、DSP 芯片 TMS320C6455 和 ARM 芯片 S3C2410A，其中，XC5VLX50T 和 TMS320C6455 之間通過地址總線接口、數(shù)據(jù)總線接口、EMIFA接口和HPI接口相互通信，在XC5VLX50T的對應可編程接口引腳上通過編程設置有對應的模擬地址總線接口、模擬數(shù)據(jù)總線接口、模擬EMIFA接口、模擬復位控制接口和模擬HPI接口 ；TMS320C6455和S3C2410A之間通過MCBSPO接口和UARTO接口通信；XC5VLX50T通過復位控制信號控制TMS320C6455，以使在正常工作時，XC5VLX50T先啟動，再控制TMS320C6455啟動，然后XC5VLX50T通過HPI接口向TMS320C6455發(fā)送控制信息和短信內(nèi)容，XC5VLX50T的模擬EMIFA接口控制相應的輸出內(nèi)存，獲得TMS320C6455的內(nèi)容；TMS320C6455啟動后，通過串口向S3C2410A傳送XC5VLX50T和TMS320C6455的狀態(tài)信息，同時S3C2410A也將用戶發(fā)出的指令傳送給TMS320C6455。
[0005]該基于“北斗”的衛(wèi)星移動通信終端，通過在FPGA芯片XC5VLX50T的對應可編程接口引腳上編程設置對應的模擬地址總線接口、模擬數(shù)據(jù)總線接口、模擬EMIFA接口、模擬復位控制接口和模擬HPI接口，從而實現(xiàn)FPGA芯片與DSP芯片的通信。該基于“北斗”的衛(wèi)星移動通信終端對各模擬接口數(shù)據(jù)傳輸性能要求非常高，事先驗證各模擬接口功能指標是否達到設計要求顯得非常重要，現(xiàn)有技術中，沒有對圖1中基于“北斗”的衛(wèi)星移動通信終端的信息交互測試方法。

【發(fā)明內(nèi)容】
[0006]本發(fā)明的目的在于克服現(xiàn)有技術中所存在的對基于“北斗”的衛(wèi)星移動通信終端缺乏接口信息交互測試方法的不足，提供一種基于“北斗”的衛(wèi)星移動通信終端信息交互測試方法。[0007]為了實現(xiàn)上述發(fā)明目的，本發(fā)明提供了以下技術方案:
一種基于“北斗”的衛(wèi)星移動通信終端信息交互測試方法，該方法用于測試基于“北斗”的衛(wèi)星移動通信終端的FPGA的模擬HPI接口、模擬復位控制接口，其方法是:在工作狀態(tài)中，F(xiàn)PGA通過模擬HPI接口設置DSP內(nèi)部的HPI對應的RAM的位置O的內(nèi)存數(shù)值，設定時間到達后，DSP檢查內(nèi)部的HPI對應的RAM的位置O的內(nèi)存數(shù)值是否為該數(shù)值，如果是，則FPGA的模擬HPI接口、模擬復位控制接口正確，如果不是，則報錯。
[0008]所述測試方法用于測試基于“北斗”的衛(wèi)星移動通信終端的FPGA的模擬HPI接口，其具體測試步驟包括:
(1)、FPGA啟動以后，DSP設置內(nèi)部的HPI對應的RAM的位置O的數(shù)值為DATA1，所述DATAl為O~OxFFFFFFFF之間的一個數(shù)值，DSP同時啟動計時器開始計時，所述計時器為計時時間=IOms的計時器；
(2)、FPGA每Ims通過模擬HPI接口檢查一次DSP內(nèi)部的HPI對應的RAM的位置O的數(shù)值，如果該數(shù)值為DATA1，則啟動讀寫RAM的程序，如果該數(shù)值不為DATA1，則報錯；
(3)、FPGA通過模擬HPI接口設置DSP內(nèi)部的HPI對應的RAM的位置l~0xFFFFFF的內(nèi)存數(shù)值，其數(shù)值是從OxFFFFFF~l依次遞減，然后設置對應的RAM的位置O的內(nèi)存數(shù)值為DATA2，所述DATA2為DATAl與OxFFFFFFFF進行異或運算后的值；
(4)、計時器計時結束后，DSP檢查HPI對應的RAM的位置O的內(nèi)存數(shù)值是否為DATA2，如果是DATA2，則繼續(xù)檢查，不是則報錯；
(5)、DSP檢查HPI對應的RAM的位置fOxFFFFFF的內(nèi)存數(shù)值，檢查其數(shù)值是否從OxFFFFFF^I依次遞減，如果是，則FPGA的模擬HPI接口正確，不是則報錯。
[0009]進一步的，所述步驟(1)中計時器為IOms計時器。
[0010]進一步的，所述步驟(2)中讀寫RAM的程序包括步驟:
a),FPGA設置與DSP的HPI接口的地址總線相連的IO引腳的地址，此地址指向DSP內(nèi)部的HPI對應的RAM的位置O ;
b)、FPGA設置與DSP的HPI接口的控制信號線相連的IO引腳的地址；
c)、FPGA檢查DSP的HPI接口的控制信號線的輸出信號，檢查到DSP已經(jīng)把RAM數(shù)據(jù)放在輸出數(shù)據(jù)線上時，通過相連的IO接口，讀入RAM的數(shù)據(jù)。
[0011]其中，所述測試方法用于測試基于“北斗”的衛(wèi)星移動終端的FPGA的模擬復位控制接口，具體測試步驟包括:
(1)、通過DSP的第一I/O 口和FPGA的第二 I/O 口連接DSP和FPGA ；
(2)、DSP在上電復位初始化以后，設置第一I/O 口為高電平，F(xiàn)PGA檢查到DSP的第一I/O 口為高電平；
(3)、開始運行測試復位程序，其操作是:DSP設置第一I/O 口為低電平，DSP同時啟動定時器，F(xiàn)PGA檢查到DSP的第一 I/O 口為低電平，對低電平做反應，即進行步驟(4)的操作，其中，所述定時器為計時時間> 400ms的定時器；
(4)、FPGA通過模擬HPI接口設置DSP內(nèi)部的HPI對應的RAM的位置O的內(nèi)存數(shù)值為DATA,所述DATA為O?OxFFFFFFFF之間的一個數(shù)值；
(5)、定時器計時結束后，DSP檢查HPI對應的RAM的位置O的內(nèi)存數(shù)值是否為DATA，如果是DATA，則FPGA的模擬復位控制接口正確，不是則報錯。
[0012]進一步的，所述步驟(3)中定時器為500ms定時器。
[0013]與現(xiàn)有技術相比，本發(fā)明的有益效果:本發(fā)明基于“北斗”的衛(wèi)星移動通信終端信息交互測試方法，F(xiàn)PGA通過模擬HPI接口設置DSP內(nèi)部的HPI對應的RAM的位置O的內(nèi)存數(shù)值，設定時間到達后，DSP檢查內(nèi)部的HPI對應的RAM的位置O的內(nèi)存數(shù)值是否為該數(shù)值，很好的測試了基于“北斗”的衛(wèi)星移動通信終端FPGA的模擬HPI接口、模擬復位控制接口信息交互的性能，并判斷FPGA的模擬HPI接口、模擬復位控制接口是否達到設計要求，從而保證了基于“北斗”的衛(wèi)星移動通信終端信息交互的性能。
[0014]【專利附圖】

【附圖說明】:
圖1為本發(fā)明測試對象基于“北斗”的衛(wèi)星移動通信終端的結構示意圖。
【具體實施方式】
[0015]下面結合試驗例及【具體實施方式】對本發(fā)明作進一步的詳細描述。但不應將此理解為本發(fā)明上述主題的范圍僅限于以下的實施例，凡基于本
【發(fā)明內(nèi)容】
所實現(xiàn)的技術均屬于本發(fā)明的范圍。
[0016]參見圖1，本發(fā)明測試對象基于“北斗”的衛(wèi)星移動通信終端中包括:FPGA芯片XC5VLX50T、DSP 芯片 TMS320C6455 和 ARM 微處理器芯片 S3C2410A，其中:XC5VLX50T 和TMS320C6455之間通過地址總線接口、數(shù)據(jù)總線接口、EMIFA接口和HPI接口相互通信，在XC5VLX50T的對應可編程接口引腳上通過編程設置有對應的模擬地址總線接口、模擬數(shù)據(jù)總線接口、模擬EMIFA接口、模擬復位控制接口和模擬HPI接口 ；TMS320C6455和S3C2410A之間通過多通道緩沖串行接口 MCBSPO接口和串口 UARTO接口通信，F(xiàn)PGA XC5VLX50T通過JTAG 和 PC 機相連，DSP TMS320C6455 通過 JTAG 和 PC 機相連，ARM S3C2410A 通過 JTAG 和PC機相連，ARM也通過串口 UART2和PC機相連。
[0017]FPGA XC5VLX50T對應的模擬HPI接口控制信號的作用是實現(xiàn)對應的DSP的HPI接口需要的功能。在使用過程中FPGA XC5VLX50T向?qū)腄SP的HPI接口讀寫數(shù)據(jù)，DSP對HPI接口發(fā)出的讀寫信號做出響應，從而達到FPGA向DSP傳送數(shù)據(jù)的目的。
[0018]XC5VLX50T通過模擬復位控制信號控制TMS320C6455，以使在正常工作時，XC5VLX50T 先啟動，再控制 TMS320C6455 啟動，然后 XC5VLX50T 通過 HPI 接口向 TMS320C6455發(fā)送控制信息和短信內(nèi)容，XC5VLX50T的模擬EMIFA接口控制相應的輸出內(nèi)存，獲得TMS320C6455 的內(nèi)容；TMS320C6455 啟動后，通過串口向 S3C2410A 傳送 XC5VLX50T 和TMS320C6455的狀態(tài)信息，同時S3C2410A也將用戶發(fā)出的指令傳送給TMS320C6455。
[0019]該基于“北斗”的衛(wèi)星移動通信終端中，XC5VLX50T與ARM、DSP之間通過設計優(yōu)化的接口相連接，上述相連的接口必須符合基于“北斗”的衛(wèi)星移動通信終端的數(shù)據(jù)流和控制要求的特點。上述相連的接口是否滿足基于“北斗”的衛(wèi)星移動通信終端接口數(shù)據(jù)傳輸性能的要求，需要通過本發(fā)明基于“北斗”的衛(wèi)星移動通信終端信息交互測試方法進行驗證。
[0020]本發(fā)明基于“北斗”的衛(wèi)星移動通信終端信息交互測試方法，用于測試如圖1所示的基于“北斗”的衛(wèi)星移動通信終端的FPGA的模擬HPI接口、模擬復位控制接口信息交互性能，其方法為:在工作狀態(tài)中，F(xiàn)PGA通過模擬HPI接口設置DSP內(nèi)部的HPI對應的RAM的位置O的內(nèi)存數(shù)值，設定時間到達后，DSP檢查內(nèi)部的HPI對應的RAM的位置O的內(nèi)存數(shù)值是否為該數(shù)值，如果是，則FPGA的模擬HPI接口、模擬復位控制接口正確，即FPGA的模擬HPI接口、模擬復位控制接口設計滿足基于“北斗”的衛(wèi)星移動通信終端的接口數(shù)據(jù)傳輸要求，如果不是，則報錯。
[0021]其中，所述測試方法用于測試基于“北斗”的衛(wèi)星移動終端的FPGA XC5VLX50T模擬HPI接口，具體測試步驟包括:
(I)、FPGA啟動以后，DSP設置內(nèi)部的HPI對應的RAM的位置O的數(shù)值為0xAA5555AA，DSP同時啟動IOms計時器開始計時。
[0022]IOms是FPGA可以及時響應的最低要求，計時器的計時時間要求為=10ms。按照理論，使用計時時間越短的計時器越好，但是考慮到電源參數(shù)的偏移，經(jīng)過實際測試，IOms滿足系統(tǒng)的要求。
[0023](2),FPGA每Ims通過模擬HPI接口檢查一次DSP內(nèi)部的HPI對應的RAM的位置O的數(shù)值，如果該數(shù)值為0xAA5555AA，則啟動讀寫RAM的程序，如果該數(shù)值不為0xAA5555AA，則報錯；其中，讀寫RAM的程序的步驟包括:
a),FPGA設置與DSP的HPI接口的地址總線相連的IO引腳的地址，此地址指向DSP內(nèi)部的HPI對應的RAM的位置O ;
b)、FPGA設置與DSP的HPI接口的控制信號線相連的IO引腳的地址；
c)、FPGA檢查DSP的HPI接口的控制信號線的輸出信號，檢查到DSP已經(jīng)把RAM數(shù)據(jù)放在輸出數(shù)據(jù)線上時，通過相連的IO接口，讀入RAM的數(shù)據(jù)。
[0024]需要說明的是，在硬件設計上，DSP和FPGA同時啟動，同時開始初始化，但FPGA的初始化時間要短于DSP的初始化時間，所以在DSP啟動IOms定時器之前，F(xiàn)PGA已經(jīng)開始每Ims通過模擬HPI接口檢查一次DSP內(nèi)部的HPI對應的RAM的位置O的數(shù)值。
[0025](3)、FPGA通過模擬HPI接口設置DSP內(nèi)部的HPI對應的RAM的位置I~OxFFFFFF的內(nèi)存數(shù)值，其數(shù)值是從OxFFFFFF~l依次遞減，然后設置對應的RAM的位置O的內(nèi)存數(shù)值為 0x55AAAA55。
[0026](4)、IOms計時器計時到IOms后，DSP檢查HPI對應的RAM的位置O的內(nèi)存數(shù)值是否為0x55AAAA55，如果是0x55AAAA55，則繼續(xù)檢查，不是則報錯。
[0027](5)、DSP檢查HPI對應的RAM的位置f OxFFFFFF的內(nèi)存數(shù)值，檢查其數(shù)值是否從OxFFFFF廣I依次遞減，如果是依次遞減，則FPGA的模擬HPI接口正確，不是則報錯。
[0028]所述測試方法用于測試基于“北斗”的衛(wèi)星移動終端的FPGA XC5VLX50T模擬復位控制接口，具體測試步驟包括:
(1)、將DSP 的 I/O 口 AF6 與 FPGA 的 I/O 口 AA28 連接；
(2)、DSP在上電復位初始化以后，設置I/O口 AF6為高電平，F(xiàn)PGA檢查到DSP的I/O 口AF6為高電平，但是對高電平不做反應；
(3)、開始運行測試復位程序，其操作是:DSP設置I/O口 AF6為低電平，DSP同時啟動500ms定時器，F(xiàn)PGA檢查到DSP的I/O 口 AF6為低電平，對低電平做反應，即進行步驟(4)的操作；
按照FPGA手冊要求，F(xiàn)PGA的完整啟動和初始化的時間是4 OOms，定時器的要求是^ 400ms，本實施例中選取定時器為500ms定時器，IOOms是裕量，經(jīng)過測試，符合要求。
[0029](4)、FPGA通過模擬HPI接口設置DSP內(nèi)部的HPI對應的RAM的位置O的內(nèi)存數(shù)值為 0xF8410148 ；
(5),500ms定時器計時到500ms后，DSP檢查HPI對應的RAM的位置O的內(nèi)存數(shù)值是否為0xF8410148，如果是0xF8410148，則FPGA的模擬復位控制接口正確，不是則報錯。
[0030]本發(fā)明基于“北斗”的衛(wèi)星移動通信終端信息交互測試方法，保證了基于“北斗”的衛(wèi)星移動通信終端的FPGA的模擬HPI接口控制信號實現(xiàn)對應的DSP的HPI接口需要的功能，從而達到FPGA向DSP傳送數(shù)據(jù)的目的；保證了 FPGA通過模擬復位控制信號控制TMS320C6455，以使在正常工作時，XC5VLX50T先啟動，再控制TMS320C6455啟動，然后XC5VLX50T通過HPI接口向TMS320C6455發(fā)送控制信息和短信內(nèi)容。
[0031]本發(fā)明基于“北斗”的衛(wèi)星移動通信終端信息交互測試方法是通過多次設計優(yōu)化得來的，是首次在基于“北斗”的衛(wèi)星移動通信試驗系統(tǒng)中使用，在實際應用中達到了要求。本發(fā)明基于“北斗”的衛(wèi)星移動通信終端的信息交互測試方法，F(xiàn)PGA通過模擬HPI接口設置DSP內(nèi)部的HPI對應的RAM的位置O的內(nèi)存數(shù)值，設定時間到達后，DSP檢查內(nèi)部的HPI對應的RAM的位置O的內(nèi)存數(shù)值是否為該數(shù)值，很好的測試了基于“北斗”的衛(wèi)星移動通信終端FPGA的模擬HPI接口、模擬復位控制接口信息交互的性能，并判斷FPGA的模擬HPI接口、模擬復位控制接口是否達到設計要求，從而保證了基于“北斗”的衛(wèi)星移動通信終端信息交互的性能 。
【權利要求】
1.一種基于“北斗”的衛(wèi)星移動通信終端信息交互測試方法，其特征在于，該方法用于測試基于“北斗”的衛(wèi)星移動通信終端的FPGA的模擬HPI接口和模擬復位控制接口，其方法是:在工作狀態(tài)中，F(xiàn)PGA通過模擬HPI接口設置DSP內(nèi)部的HPI對應的RAM的位置O的內(nèi)存數(shù)值，設定時間到達后，DSP檢查內(nèi)部的HPI對應的RAM的位置O的內(nèi)存數(shù)值是否為該數(shù)值，如果是，則FPGA的模擬HPI接口和模擬復位控制接口正確，若果不是，則報錯。
2.根據(jù)權利要求1所述的基于“北斗”的衛(wèi)星移動通信終端信息交互測試方法，其特征在于，所述測試方法用于測試基于“北斗”的衛(wèi)星移動通信終端的FPGA的模擬HPI接口，其具體測試步驟包括: (1)、FPGA啟動以后，DSP設置內(nèi)部的HPI對應的RAM的位置O的數(shù)值為DATA1，所述DATAl為O~OxFFFFFFFF之間的一個數(shù)值，DSP同時啟動計時器開始計時，所述計時器為計時時間=IOms的計時器； (2)、FPGA每Ims通過模擬HPI接口檢查一次DSP內(nèi)部的HPI對應的RAM的位置O的數(shù)值，如果該數(shù)值為DATA1，則啟動讀寫RAM的程序，如果該數(shù)值不為DATA1，則報錯； (3)、FPGA通過模擬HPI接口設置DSP內(nèi)部的HPI對應的RAM的位置l~0xFFFFFF的內(nèi)存數(shù)值，其數(shù)值是從OxFFFFFF~l依次遞減，然后設置對應的RAM的位置O的內(nèi)存數(shù)值為DATA2，所述DATA2為DATAl與OxFFFFFFFF進行異或運算后的值； (4)、計時器計時結束后，DSP檢查HPI對應的RAM的位置O的內(nèi)存數(shù)值是否為DATA2，如果是DATA2，則繼續(xù)檢查，不是則報錯； (5)、DSP檢查HPI對應的RAM的位置fOxFFFFFF的內(nèi)存數(shù)值，檢查其數(shù)值是否從OxFFFFFF^I依次遞減，如果是，則FPGA的模擬HPI接口正確，不是則報錯。
3.根據(jù)權利要求2所述的基于“北斗”的衛(wèi)星移動通信終端信息交互測試方法，其特征在于，步驟(1)中所述計時器為IOms計時器。
4.根據(jù)權利要求2所述的基于“北斗”的衛(wèi)星移動通信終端信息交互測試方法，其特征在于，步驟(2)中讀寫RAM的程序包括步驟: a),FPGA設置與DSP的HPI接口的地址總線相連的IO引腳的地址，此地址指向DSP內(nèi)部的HPI對應的RAM的位置O ; b)、FPGA設置與DSP的HPI接口的控制信號線相連的IO引腳的地址； c)、FPGA檢查DSP的HPI接口的控制信號線的輸出信號，檢查到DSP已經(jīng)把RAM數(shù)據(jù)放在輸出數(shù)據(jù)線上時，通過相連的IO接口，讀入RAM的數(shù)據(jù)。
5.根據(jù)權利要求1所述的基于“北斗”的衛(wèi)星移動通信終端信息交互測試方法，其特征在于，所述測試方法用于測試基于“北斗”的衛(wèi)星移動終端的FPGA的模擬復位控制接口，具體測試步驟包括: (1)、通過DSP的第一I/O 口和FPGA的第二 I/O 口連接DSP和FPGA ； (2)、DSP在上電復位初始化以后，設置第一I/O 口為高電平，F(xiàn)PGA檢查到DSP的第一I/O 口為高電平； (3)、開始運行測試復位程序，其操作是:DSP設置第一I/O 口為低電平，DSP同時啟動定時器，F(xiàn)PGA檢查到DSP的第一 I/O 口為低電平，對低電平做反應，即進行步驟(4)的操作，其中所述定時器為計時時間≥400ms的定時器； (4)、FPGA通過模擬HPI接口設置DSP內(nèi)部的HPI對應的RAM的位置O的內(nèi)存數(shù)值為DATA,所述DATA為O~OxFFFFFFFF之間的一個數(shù)值； (5)、定時器計時結束后，DSP檢查HPI對應的RAM的位置O的內(nèi)存數(shù)值是否為DATA，如果是DATA，則FPGA的模擬復位控制接口正確，不是則報錯。
6.根據(jù)權利要求5所述的基于“北斗”的衛(wèi)星移動通信終端信息交互測試方法，其特征在于，步驟(3)中所述定 時器為500ms定時器。
【文檔編號】H04L12/26GK103532770SQ201210233266
【公開日】2014年1月22日 申請日期:2012年7月6日 優(yōu)先權日:2012年7月6日
【發(fā)明者】吳偉林, 李承鏞, 張代紅, 稅成俠, 宋慧 申請人:成都林海電子有限責任公司