本申請(qǐng)涉及數(shù)據(jù)處理，尤其涉及一種數(shù)據(jù)壓縮方法、裝置、電子設(shè)備、存儲(chǔ)介質(zhì)及芯片。

背景技術(shù)：

1、在用戶使用終端進(jìn)行語(yǔ)音通話時(shí)，會(huì)存在信號(hào)微弱導(dǎo)致語(yǔ)音通話接通率低的情況。為了提高語(yǔ)音通話接通率，在第三代合作伙伴計(jì)劃(3rd?generation?partnershipproject，3gpp)協(xié)議中需要對(duì)網(wǎng)絡(luò)之間互連的協(xié)議(internet?protocol，ip)多媒體子系統(tǒng)(multimedia?subsystem，ims)的ip數(shù)據(jù)進(jìn)行數(shù)據(jù)壓縮處理。

2、目前，在多核處理器中，主要使用一個(gè)上行數(shù)據(jù)壓縮(uplink?data?compression，udc)引擎按照待壓縮的ip數(shù)據(jù)的順序，依次對(duì)ip數(shù)據(jù)進(jìn)行串行壓縮處理。

3、然而，在待壓縮的ip數(shù)據(jù)的數(shù)據(jù)量較大的情況下，使用這種串行壓縮處理方式會(huì)導(dǎo)致壓縮速度慢、壓縮時(shí)間變長(zhǎng)，進(jìn)而導(dǎo)致多核處理器的壓縮效率降低。

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本申請(qǐng)?zhí)峁┝艘环N數(shù)據(jù)壓縮處理方法、裝置、電子設(shè)備、存儲(chǔ)介質(zhì)及芯片，主要目的在于改善目前使用串行壓縮處理方式會(huì)導(dǎo)致壓縮速度慢、壓縮時(shí)間變長(zhǎng)，進(jìn)而導(dǎo)致多核處理器的壓縮效率降低的技術(shù)問題。

2、第一方面，本申請(qǐng)?zhí)峁┝艘环N數(shù)據(jù)壓縮處理方法，包括：

3、獲取待壓縮的ip數(shù)據(jù)中多個(gè)第一ip數(shù)據(jù)；

4、依據(jù)所述多個(gè)第一ip數(shù)據(jù)，確定所述多個(gè)第一ip數(shù)據(jù)對(duì)應(yīng)的先驗(yàn)信息；

5、基于所述先驗(yàn)信息，通過多個(gè)上行數(shù)據(jù)壓縮udc引擎對(duì)所述多個(gè)第一ip數(shù)據(jù)進(jìn)行并行壓縮。

6、第二方面，本申請(qǐng)?zhí)峁┝艘环N數(shù)據(jù)壓縮處理裝置，包括：

7、獲取模塊，被配置為獲取待壓縮的ip數(shù)據(jù)中多個(gè)第一ip數(shù)據(jù)；

8、確定模塊，被配置為依據(jù)所述多個(gè)第一ip數(shù)據(jù)，確定所述多個(gè)第一ip數(shù)據(jù)對(duì)應(yīng)的先驗(yàn)信息；

9、壓縮模塊，被配置為基于所述先驗(yàn)信息，通過多個(gè)上行數(shù)據(jù)壓縮udc引擎對(duì)所述多個(gè)第一ip數(shù)據(jù)進(jìn)行并行壓縮。

10、第三方面，本申請(qǐng)?zhí)峁┝艘环N計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)第一方面所述的數(shù)據(jù)壓縮處理方法。

11、第四方面，本申請(qǐng)?zhí)峁┝艘环N電子設(shè)備，包括存儲(chǔ)介質(zhì)、處理器及存儲(chǔ)在存儲(chǔ)介質(zhì)上并可在處理器上運(yùn)行的計(jì)算機(jī)程序，所述處理器執(zhí)行所述計(jì)算機(jī)程序時(shí)實(shí)現(xiàn)第一方面所述的數(shù)據(jù)壓縮處理方法。

12、第五方面，本申請(qǐng)?zhí)峁┝艘环N芯片，包括一個(gè)或多個(gè)接口電路和一個(gè)或多個(gè)處理器；所述接口電路用于從電子設(shè)備的存儲(chǔ)器接收信號(hào)，并向所述處理器發(fā)送所述信號(hào)，所述信號(hào)包括存儲(chǔ)器中存儲(chǔ)的計(jì)算機(jī)指令；當(dāng)所述處理器執(zhí)行所述計(jì)算機(jī)指令時(shí)，使得所述電子設(shè)備執(zhí)行第一方面所述的數(shù)據(jù)壓縮處理方法。

13、借由上述技術(shù)方案，本申請(qǐng)?zhí)峁┑囊环N數(shù)據(jù)壓縮處理方法、裝置、電子設(shè)備、存儲(chǔ)介質(zhì)及芯片，具體首先獲取待壓縮的ip數(shù)據(jù)中多個(gè)第一ip數(shù)據(jù)；然后依據(jù)所述多個(gè)第一ip數(shù)據(jù)，確定所述多個(gè)第一ip數(shù)據(jù)對(duì)應(yīng)的先驗(yàn)信息；再基于所述先驗(yàn)信息，通過多個(gè)上行數(shù)據(jù)壓縮udc引擎對(duì)所述多個(gè)第一ip數(shù)據(jù)進(jìn)行并行壓縮。與目前現(xiàn)有技術(shù)相比，本申請(qǐng)通過將待壓縮的ip數(shù)據(jù)分成多個(gè)第一ip數(shù)據(jù)，分別確認(rèn)第一ip數(shù)據(jù)的先驗(yàn)信息，實(shí)現(xiàn)對(duì)大量的ip數(shù)據(jù)進(jìn)行并行壓縮，同時(shí)使用多個(gè)udc引擎進(jìn)行壓縮，可以提高壓縮速度、減少壓縮時(shí)間、成倍的提高多核處理器處理udc文件壓縮的效率，還可以提高上行帶寬的使用效率。

14、上述說明僅是本申請(qǐng)技術(shù)方案的概述，為了能夠更清楚了解本申請(qǐng)的技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本申請(qǐng)的上述和其它目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉本申請(qǐng)的具體實(shí)施方式。

技術(shù)特征：

1.一種數(shù)據(jù)壓縮處理方法，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述依據(jù)所述多個(gè)第一ip數(shù)據(jù)，確定所述多個(gè)第一ip數(shù)據(jù)對(duì)應(yīng)的先驗(yàn)信息，包括：

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，除所述首個(gè)第一ip數(shù)據(jù)之外的多個(gè)第一ip數(shù)據(jù)的字節(jié)長(zhǎng)度是基于所述第一預(yù)設(shè)字節(jié)依次遞增的；

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述針對(duì)除所述首個(gè)第一ip數(shù)據(jù)之外的多個(gè)第一ip數(shù)據(jù)，依據(jù)上一個(gè)第一ip數(shù)據(jù)，確定下一個(gè)第一ip數(shù)據(jù)的先驗(yàn)信息，包括：

5.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述基于所述配置信息分析結(jié)果，確定所述首個(gè)第一ip數(shù)據(jù)的先驗(yàn)信息，包括：

6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述基于所述配置信息分析結(jié)果，確定所述首個(gè)第一ip數(shù)據(jù)的先驗(yàn)信息，還包括：

7.根據(jù)權(quán)利要求1所述的方法，其特征在于，在基于所述先驗(yàn)信息，通過多個(gè)上行數(shù)據(jù)壓縮udc引擎對(duì)所述多個(gè)第一ip數(shù)據(jù)進(jìn)行并行壓縮之前，所述方法還包括：

8.根據(jù)權(quán)利要求1所述的方法，其特征在于，在基于所述先驗(yàn)信息，通過多個(gè)上行數(shù)據(jù)壓縮udc引擎對(duì)所述多個(gè)第一ip數(shù)據(jù)進(jìn)行并行壓縮之前，所述方法還包括：

9.根據(jù)權(quán)利要求1所述的方法，其特征在于，在獲取待壓縮的ip數(shù)據(jù)中多個(gè)第一ip數(shù)據(jù)之前，所述方法還包括：

10.一種數(shù)據(jù)壓縮處理裝置，其特征在于，包括：

11.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，其特征在于，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)權(quán)利要求1至9中任一項(xiàng)所述的方法。

12.一種電子設(shè)備，包括存儲(chǔ)介質(zhì)、處理器及存儲(chǔ)在存儲(chǔ)介質(zhì)上并可在處理器上運(yùn)行的計(jì)算機(jī)程序，其特征在于，所述處理器執(zhí)行所述計(jì)算機(jī)程序時(shí)實(shí)現(xiàn)權(quán)利要求1至9中任一項(xiàng)所述的方法。

13.一種芯片，其特征在于，包括一個(gè)或多個(gè)接口電路和一個(gè)或多個(gè)處理器；所述接口電路用于從電子設(shè)備的存儲(chǔ)器接收信號(hào)，并向所述處理器發(fā)送所述信號(hào)，所述信號(hào)包括存儲(chǔ)器中存儲(chǔ)的計(jì)算機(jī)指令；當(dāng)所述處理器執(zhí)行所述計(jì)算機(jī)指令時(shí)，使得所述電子設(shè)備執(zhí)行權(quán)利要求1至9任一項(xiàng)所述的方法。

技術(shù)總結(jié)
本申請(qǐng)公開了一種數(shù)據(jù)壓縮處理方法、裝置、電子設(shè)備、存儲(chǔ)介質(zhì)及芯片，涉及通信技術(shù)領(lǐng)域，其中方法包括：首先獲取待壓縮的IP數(shù)據(jù)中多個(gè)第一IP數(shù)據(jù)；然后依據(jù)多個(gè)第一IP數(shù)據(jù)，確定多個(gè)第一IP數(shù)據(jù)對(duì)應(yīng)的先驗(yàn)信息；再基于先驗(yàn)信息，通過多個(gè)上行數(shù)據(jù)壓縮UDC引擎對(duì)多個(gè)第一IP數(shù)據(jù)進(jìn)行并行壓縮。與目前現(xiàn)有技術(shù)相比，本申請(qǐng)通過將待壓縮的IP數(shù)據(jù)分成多個(gè)第一IP數(shù)據(jù)，分別確認(rèn)第一IP數(shù)據(jù)的先驗(yàn)信息，實(shí)現(xiàn)對(duì)IP數(shù)據(jù)進(jìn)行并行壓縮，同時(shí)使用多個(gè)UDC引擎進(jìn)行壓縮，可以提高壓縮速度、減少壓縮時(shí)間、成倍的提高多核處理器處理UDC文件壓縮的效率，還可以提高上行帶寬的使用效率。

技術(shù)研發(fā)人員：王振偉
受保護(hù)的技術(shù)使用者：上海玄戒技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/19