本發(fā)明涉及網(wǎng)絡通訊芯片領域，具體涉及一種支持多速率多通道通信的時分復用介質(zhì)無關接口（time?division?multiplexing?mii，tdmii）及方法。

背景技術：

1、在網(wǎng)絡通訊芯片中，協(xié)議棧底層通常包括介質(zhì)接入控制層（mac）、物理編碼子層（pcs）和串并轉換器組（serdes）等，如圖1所示。其中，mac與pcs之間的接口稱之為介質(zhì)無關接口（mii），該mii接口是一種用于將不同介質(zhì)類型的物理層與相同速率類型介質(zhì)接入控制層進行對接的邏輯接口；pcs與serdes之間的接口稱之為物理介質(zhì)附件（pma）接口，該pma接口是高速串并轉換器中的物理介質(zhì)適配接口。目前，為了使得網(wǎng)絡通訊芯片能夠應用于更多的通信場景，通常存在兩方面設計需求：一是支持多速率，即能夠根據(jù)應用場景需求，將serdes通道配置為不同的速率。例如，ieee?802.3以太網(wǎng)標準系列定義的serdes通道速率包括10.3125gbps、25.78125gbps、53.125gbps等；二是支持多通道，即能夠根據(jù)應用場景需求，實現(xiàn)不同數(shù)目serdes通道的靈活綁定與網(wǎng)絡端口拆分。例如，ieee?802.3以太網(wǎng)標準系列定義的單個200g網(wǎng)絡端口可以通過綁定8個25.78125gbps速率的serdes通道實現(xiàn)，而這個200g網(wǎng)絡端口可以通過重新配置拆分為兩個100g網(wǎng)絡端口，其中每個網(wǎng)絡端口通過綁定4個25.78125gbps速率的serdes通道實現(xiàn)。上述網(wǎng)絡端口是指包含mac、pcs和serdes的具備數(shù)據(jù)發(fā)送和接收功能的單元。

2、為了使網(wǎng)絡通訊芯片實現(xiàn)對多速率多通道特征的支持，不僅要求底層的serdes通道支持配置為多種速率模式，而且要求pcs和mac具備對多速率多通道的支撐能力。為此，現(xiàn)有技術通常將多種速率的pcs和mac簡單封裝在一起，通過復用器（mux）和解復用器（demux）與底層的支持多速率的serdes通道相連接。如圖2所示，假設該serdes共包含8個通道，且其單通道速率可配置為10.3125gbps和25.78125gbps。為了支持配置為1×200g、2×100g、4×50g、2×40g、8×25g、8×10g等多速率多通道網(wǎng)絡端口模式，通常需要集成如下ip邏輯模塊：1個200g?mac、1個200g-r8?pcs、2個100g?mac、2個100g-r4?pcs、4個50g?mac、4個50g-r2pcs、2個40g?mac、2個40g-r4?pcs、8個25g?mac、8個25g-r1?pcs、8個10g?mac、8個10g-r1pcs。在該實現(xiàn)結構中，不同速率的mac及其相對應的pcs采用不同的mii接口連接。具體而言，200g?mac與200g-r8?pcs之間采用cdmii接口，100g?mac與100g-r4?pcs之間采用cgmii接口，50g?mac與50g-r2?pcs之間采用lgmii接口，40g?mac與40g-r4?pcs之間采用xlgmii接口，10g?mac與10g-r1?pcs之間采用xgmii接口。

3、圖3和圖4分別給出了現(xiàn)有技術的cdmii接口和cgmii接口的信號定義示例。其中，*mii_txd和*mii_txc分別是從*mac到*pcs的數(shù)據(jù)發(fā)送信號和控制發(fā)送信號，*mii_txclk_ena是*pcs給*mac的反壓控制信號，*mii_rxd和*mii_rxc分別是從*pcs到*mac的數(shù)據(jù)接收信號和控制接收信號，*mii_rxclk_ena是*pcs給*mac的接收數(shù)據(jù)和控制的有效信號（上述符號*表示cd或cg）。

4、由此可見，為了支持網(wǎng)絡通訊芯片多速率多通道通信，現(xiàn)有mii接口技術存在兩方面缺點：（1）接口種類繁多。例如在圖2所示的實現(xiàn)結構，mii接口的類型就包括cdmii、cgmii、lgmii、xlgmii和xgmii等等。（2）接口信號繁多。例如在圖2所示的實現(xiàn)結構中，僅僅是cdmii和cgmii接口的信號數(shù)目就達到1158根（578+290×2=1158）。隨著底層serdes技術的不斷向著更高速率發(fā)展，網(wǎng)絡通訊芯片設計將需要集成更多種類的mii接口，其信號線數(shù)目也將會進一步增大，這不僅不利于網(wǎng)絡通訊芯片前端設計過程中多速率多通道m(xù)ac和pcs的集成，而且也會對網(wǎng)絡通訊芯片后端設計過程中多速率多通道m(xù)ac和pcs的布局布線造成困難。

技術實現(xiàn)思路

1、本發(fā)明要解決的技術問題：針對現(xiàn)有技術的上述問題，提供一種支持多速率多通道通信的時分復用介質(zhì)無關接口及方法，本發(fā)明旨在解決現(xiàn)有介質(zhì)無關接口技術接口種類和接口信號繁多問題，實現(xiàn)對大速率范圍的多速率多通道以太網(wǎng)的兼容。

2、為了解決上述技術問題，本發(fā)明采用的技術方案為：

3、一種支持多速率多通道通信的時分復用介質(zhì)無關接口，包括支持多速率多通道通信的介質(zhì)接入控制層模塊umac和物理編碼子層模塊upcs，所述介質(zhì)接入控制層模塊umac和物理編碼子層模塊upcs之間共用同一路時鐘信號tdmii_clk和通道模式配置信號cfg_tdmii[23:0]，介質(zhì)接入控制層模塊umac輸出至物理編碼子層模塊upcs的信號包括發(fā)送通道時間槽信號tdmii_txchanslot[2:0]、發(fā)送數(shù)據(jù)信號tdmii_txdata、發(fā)送控制信號tdmii_txctrl和發(fā)送數(shù)據(jù)和控制的有效信號tdmii_txvalid[2:0]；物理編碼子層模塊upcs輸出至介質(zhì)接入控制層模塊umac的信號包括發(fā)送使能信號tdmii_txenable、接收通道時間槽信號tdmii_rxchanslot[2:0]、接收數(shù)據(jù)信號tdmii_rxdata、接收控制信號tdmii_rxctrl和接收數(shù)據(jù)和控制的有效信號tdmii_rxvalid[2:0]。

4、可選地，通道模式配置信號cfg_tdmii[23:0]最大支持劃分為8個通道，其通道編號分別為0、1、2、3、4、5、6、7，且其中第i號通道的模式由通道模式配置信號cfg_tdmii的位域cfg_tdmii[i*3+2?:?i*3]進行控制，包括：當位域cfg_tdmii[i*3+2?:?i*3]=3’b001，表示第i號通道模式為10g-r1，i取值范圍為{0、1、2、3、4、5、6、7}；當位域cfg_tdmii[i*3+2?:i*3]=3’b010，表示第i號通道模式為25g-r1，i取值范圍為{0、1、2、3、4、5、6、7}；當位域cfg_tdmii[i*3+2?:?i*3]=3’b011，表示第i號通道模式為40g-r4，i取值范圍為{0、4}；當位域cfg_tdmii[i*3+2?:?i*3]=3’b100，表示第i號通道模式為50g-r2，i取值范圍為{0、2、4、6}；當位域cfg_tdmii[i*3+2?:?i*3]=3’b101，表示第i號通道模式為100g-r4，i取值范圍為{0、4}；當位域cfg_tdmii[i*3+2?:?i*3]=3’b110，表示第i號通道模式為200g-r8，i取值范圍為{0}，其中10g-r1表示網(wǎng)絡端口底層為單個serdes通道，且其serdes通道速率配置為10.3125gbps；25g-r1表示網(wǎng)絡端口底層為單個serdes通道，且其serdes通道速率配置為25.78125gbps；40g-r4表示網(wǎng)絡端口底層綁定4個serdes通道，且其各個serdes通道速率均配置為10.3125gbps；50g-r2表示網(wǎng)絡端口底層綁定2個serdes通道，且其各個serdes通道速率均配置為25.78125gbps；100g-r4表示網(wǎng)絡端口底層綁定4個serdes通道，且其各個serdes通道速率均配置為25.78125gbps；200g-r8表示網(wǎng)絡端口底層綁定8個serdes通道，且其各個serdes通道速率均配置為25.78125gbps。

5、可選地，所述發(fā)送數(shù)據(jù)和控制的有效信號tdmii_txvalid[2:0]用于控制發(fā)送數(shù)據(jù)信號tdmii_txdata、發(fā)送控制信號tdmii_txctrl的有效位寬，所述時分復用介質(zhì)無關接口的接收方向的有效位寬以時分復用方式進行控制，發(fā)送數(shù)據(jù)和控制的有效信號tdmii_txvalid[2:0]在每個時鐘周期的賦值決定本時鐘周期內(nèi)對應的發(fā)送通道編號，根據(jù)本時鐘周期的發(fā)送通道編號和通道模式配置信號cfg_tdmii[23:0]確定網(wǎng)絡端口在本時鐘周期的發(fā)送通道模式，所述本時鐘周期的發(fā)送通道模式?jīng)Q定本時鐘周期的發(fā)送數(shù)據(jù)和控制的有效信號tdmii_txvalid[2:0]的具體取值范圍。

6、可選地，所述本時鐘周期的發(fā)送通道模式?jīng)Q定本時鐘周期的發(fā)送數(shù)據(jù)和控制的有效信號tdmii_txvalid[2:0]的具體取值范圍包括：（1）如果通道模式為10g-r1，則發(fā)送數(shù)據(jù)和控制的有效信號tdmii_txvalid[2:0]的取值范圍是{3’b000?}；（2）如果通道模式為25g-r1，則發(fā)送數(shù)據(jù)和控制的有效信號tdmii_txvalid[2:0]的取值范圍是{3’b000?}；（3）如果通道模式為40g-r4，則發(fā)送數(shù)據(jù)和控制的有效信號tdmii_txvalid[2:0]的取值范圍是{3’b000?}；（4）如果通道模式為50g-r2，則發(fā)送數(shù)據(jù)和控制的有效信號tdmii_txvalid[2:0]的取值范圍是{3’b000?}；（5）如果通道模式為100g-r4，則發(fā)送數(shù)據(jù)和控制的有效信號tdmii_txvalid[2:0]的取值范圍是{3’b000?}；（6）如果通道模式為200g-r8，則發(fā)送數(shù)據(jù)和控制的有效信號tdmii_txvalid[2:0]的取值范圍是{3’b000?}；在每種發(fā)送通道模式下，發(fā)送數(shù)據(jù)和控制的有效信號tdmii_txvalid[2:0]具體取值是3’b000與否，取決于k個時鐘周期前的發(fā)送使能信號tdmii_txenable的值，如果k個時鐘周期前的發(fā)送使能信號tdmii_txenable=1，則發(fā)送數(shù)據(jù)和控制的有效信號tdmii_txvalid[2:0]在本時鐘周期內(nèi)取非3’b000值；否則，如果k個時鐘周期前發(fā)送使能信號tdmii_txenable=0，則發(fā)送數(shù)據(jù)和控制的有效信號tdmii_txvalid[2:0]在本時鐘周期內(nèi)取3’b000值。

7、可選地，所述接收數(shù)據(jù)和控制的有效信號tdmii_rxvalid[2:0]用于控制接收數(shù)據(jù)信號tdmii_rxdata、接收控制信號tdmii_rxctrl的有效位寬，所述時分復用介質(zhì)無關接口的接收方向的有效位寬以時分復用方式進行控制，接收數(shù)據(jù)和控制的有效信號tdmii_rxvalid[2:0]在每個時鐘周期的賦值決定本時鐘周期內(nèi)對應的接收通道編號，根據(jù)本時鐘周期的接收通道編號和通道模式配置信號cfg_tdmii[23:0]確定網(wǎng)絡端口在本時鐘周期的接收通道模式，本時鐘周期的接收通道模式?jīng)Q定本時鐘周期的接收數(shù)據(jù)和控制的有效信號tdmii_rxvalid[2:0]的具體取值范圍。

8、可選地，所述本時鐘周期的接收通道模式?jīng)Q定本時鐘周期的接收數(shù)據(jù)和控制的有效信號tdmii_rxvalid[2:0]的具體取值范圍包括：（1）如果通道模式為10g-r1，則接收數(shù)據(jù)和控制的有效信號tdmii_rxvalid[2:0]的取值范圍是{3’b001}；（2）如果通道模式為25g-r1，則接收數(shù)據(jù)和控制的有效信號tdmii_rxvalid[2:0]的取值范圍是{3’b001}；（3）如果通道模式為40g-r4，則tdmii_txvalid[2:0]和tdmii_rxvalid[2:0]的取值范圍是{3’b001}；（4）如果通道模式為50g-r2，則接收數(shù)據(jù)和控制的有效信號tdmii_rxvalid[2:0]的取值范圍是{3’b001}；（5）如果通道模式為100g-r4，則接收數(shù)據(jù)和控制的有效信號tdmii_rxvalid[2:0]的取值范圍是{3’b010}；（6）如果通道模式為200g-r8，則接收數(shù)據(jù)和控制的有效信號tdmii_rxvalid[2:0]的取值范圍是{3’b100}；在每種接收通道模式下，接收數(shù)據(jù)和控制的有效信號tdmii_rxvalid[2:0]具體取值是3’b000與否，取決于物理編碼子層模塊upcs在本時鐘周期內(nèi)對應的接收通道是否有數(shù)據(jù)向介質(zhì)接入控制層模塊umac傳輸；如果有數(shù)據(jù)需要傳輸，則接收數(shù)據(jù)和控制的有效信號tdmii_rxvalid[2:0]在本時鐘周期內(nèi)取非3’b000值；否則，如果沒有數(shù)據(jù)需要傳輸，則接收數(shù)據(jù)和控制的有效信號tdmii_rxvalid[2:0]在本時鐘周期內(nèi)取3’b000值。

9、此外，本發(fā)明還提供一種前述支持多速率多通道通信的時分復用介質(zhì)無關接口的應用方法，包括將多個支持多速率多通道通信的時分復用介質(zhì)無關接口構成下述6種同構網(wǎng)絡端口通道模式中的一種：（1）8×10g-r1，表示將時分復用介質(zhì)無關接口按序拆分為8個通道模式為10g-r1的網(wǎng)絡端口使用，分配的通道編號分別為{0、1、2、3、4、5、6、7}，其通道模式配置信號cfg_tdmii的值為{8{3’b001}}；（2）8×25g-r1，表示將時分復用介質(zhì)無關接口按序拆分為8個通道模式為25g-r1的網(wǎng)絡端口使用，分配的通道編號分別為{0、1、2、3、4、5、6、7}，其通道模式配置信號cfg_tdmii的值為{8{3’b010}}；（3）2×40g-r4，表示將時分復用介質(zhì)無關接口按序拆分為2個通道模式為40g-r4的網(wǎng)絡端口使用，分配的通道分別編號為{0、4}，其通道模式配置信號cfg_tdmii的值為?{2{{3’b011},3{3’bzzz}}}；（4）4×50g-r2，表示將時分復用介質(zhì)無關接口按序拆分為4個通道模式為50g-r2的網(wǎng)絡端口使用，分配的通道編號分別為{0、2、4、6}，其通道模式配置信號cfg_tdmii的值為{4{{3’b100},?{3’bzzz}}}；（5）2×100g-r4，表示將時分復用介質(zhì)無關接口按序拆分為2個通道模式為100g-r4的網(wǎng)絡端口使用，分配的通道編號分別為{0、4}，其通道模式配置信號cfg_tdmii的值為{2{{3’b101},3{3’bzzz}}}；（6）1×200g-r8，表示將時分復用介質(zhì)無關接口作為1個通道模式為200g-r8的網(wǎng)絡端口使用，分配的通道編號為{0}，其通道模式配置信號cfg_tdmii的值為{{3’b101},7{3’bzzz}}}，其中{3’bzzz?}表示每位為任意取值的3位信號。

10、可選地，所述6種同構網(wǎng)絡端口通道模式中：（1）8×10g-r1同構網(wǎng)絡端口通道模式中，發(fā)送通道時間槽信號tdmii_txchanslot[2:0]和接收通道時間槽信號tdmii_rxchanslot[2:0]在第1調(diào)度周期到第8調(diào)度周期的賦值分別為{0、4、2、6、1、5、3、7}，每個通道模式為25g-r1的網(wǎng)絡端口分配1/8的時鐘周期；（2）8×25g-r1同構網(wǎng)絡端口通道模式中，發(fā)送通道時間槽信號tdmii_txchanslot[2:0]和接收通道時間槽信號tdmii_rxchanslot[2:0]在第1調(diào)度周期到第8調(diào)度周期的賦值分別為{0、4、2、6、1、5、3、7}，即為每個通道模式為25g-r1的網(wǎng)絡端口分配1/8的時鐘周期；（3）2×40g-r4同構網(wǎng)絡端口通道模式中，發(fā)送通道時間槽信號tdmii_txchanslot[2:0]和接收通道時間槽信號tdmii_rxchanslot[2:0]在第1調(diào)度周期到第8調(diào)度周期的賦值分別為{0、4、0、4、0、4、0、4}，每個通道模式為40g-r4的網(wǎng)絡端口分配4/8的時鐘周期；（4）4×50g-r2同構網(wǎng)絡端口通道模式中，發(fā)送通道時間槽信號tdmii_txchanslot[2:0]和接收通道時間槽信號tdmii_rxchanslot[2:0]在第1調(diào)度周期到第8調(diào)度周期的賦值分別為{0、4、2、6、0、4、2、6}，為每個通道模式為50g-r2的網(wǎng)絡端口分配2/8的時鐘周期；（5）2×100g-r4同構網(wǎng)絡端口通道模式中，發(fā)送通道時間槽信號tdmii_txchanslot[2:0]和接收通道時間槽信號tdmii_rxchanslot[2:0]在第1調(diào)度周期到第8調(diào)度周期的賦值分別為{0、4、0、4、0、4、0、4}，為每個通道模式為100g-r4的網(wǎng)絡端口分配4/8的時鐘周期；（6）1×200g-r8同構網(wǎng)絡端口通道模式中，發(fā)送通道時間槽信號tdmii_txchanslot[2:0]和接收通道時間槽信號tdmii_rxchanslot[2:0]在第1調(diào)度周期到第8調(diào)度周期的賦值分別為{0、0、0、0、0、0、0、0}，為單個通道模式為200g-r8的網(wǎng)絡端口分配所有8/8的時鐘周期。

11、此外，本發(fā)明還提供一種前述支持多速率多通道通信的時分復用介質(zhì)無關接口的應用方法，包括將多個支持多速率多通道通信的時分復用介質(zhì)無關接口構成下述4種異構網(wǎng)絡端口通道模式中的一種：（1）1×100g-r4+2×50g-r2，將時分復用介質(zhì)無關接口按序拆分為1個通道模式為100g-r4的網(wǎng)絡端口和2個通道模式為50g-r2的網(wǎng)絡端口，分配的通道編號分別為{0、4、6}，其通道模式配置信號值為cfg_tdmii[23:0]={{3’b101},3{3’bzzz},2{{3’b100},{3’bzzz}}}；（2）4×25g-r1+1×40g-r4，將時分復用介質(zhì)無關接口按序拆分為4個通道模式為25g-r1的網(wǎng)絡端口和1個通道模式為40g-r4的網(wǎng)絡端口，其分配的通道編號分別為{0、1、2、3、4}，其通道模式配置信號值為cfg_tdmii[23:0]={4{3’b010},{3’b011},3{3’bzzz}}；（3）1×50g-r2+2×25g-r1+1×100g-r4，將時分復用介質(zhì)無關接口按序拆分為1個通道模式為50g-r2的網(wǎng)絡端口、2個通道模式為25g-r1的網(wǎng)絡端口和1個通道模式為100g-r4的網(wǎng)絡端口，其分配的通道編號分別為{0、2、3、4}，其通道模式配置信號值為cfg_tdmii[23:0]={{3’b100},{3’bzzz},?2{3’b010},{3’b101},3{3’bzzz}}；（4）2×10g-r1+1×50g-r2+2×25g-r1+1×50g-r2，將時分復用介質(zhì)無關接口按序拆分為2個通道模式為10g-r1的網(wǎng)絡端口、1個通道模式為50g-r2的網(wǎng)絡端口、2個通道模式為25g-r1的網(wǎng)絡端口和1個通道模式為50g-r2的網(wǎng)絡端口，其分配的通道編號分別為{0、1、2、4、5、6}，其通道模式配置信號值為cfg_tdmii[23:0]?={2{3’b001},{3’b001},{3’bzzz},2{3’b010},{3’b100},{3’bzzz}}，其中{3’bzzz?}表示每位為任意取值的3位信號。

12、可選地，所述4種異構網(wǎng)絡端口通道模式中：（1）1×100g-r4+2×50g-r2異構網(wǎng)絡端口通道模式下，通道時間槽信號tdmii_txchanslot[2:0]和tdmii_rxchanslot[2:0]在第1調(diào)度周期到第8調(diào)度周期的賦值分別為{0、4、0、6、0、4、0、6}，為單個通道模式為100g-r4的網(wǎng)絡端口分配4/8的時鐘周期，為每個通道模式為50g-r2的網(wǎng)絡端口分配2/8的時鐘周期；（2）4×25g-r1+1×40g-r4異構網(wǎng)絡端口通道模式下，通道時間槽信號tdmii_txchanslot[2:0]和tdmii_rxchanslot[2:0]在第1調(diào)度周期到第8調(diào)度周期的賦值分別為{0、4、2、4、1、4、3、4}，為每個通道模式為25g-r1的網(wǎng)絡端口分配1/8的時鐘周期，為單個通道模式為40g-r4的網(wǎng)絡端口分配4/8的時鐘周期；（3）1×50g-r2+2×25g-r1+1×100g-r4異構網(wǎng)絡端口通道模式下，通道時間槽信號tdmii_txchanslot[2:0]和tdmii_rxchanslot[2:0]在第1調(diào)度周期到第8調(diào)度周期的賦值分別為{0、4、2、4、0、4、3、4}，為單個通道模式為50g-r2的網(wǎng)絡端口分配2/8的時鐘周期，為每個通道模式為25g-r1的網(wǎng)絡端口分配1/8的時鐘周期，為單個通道模式為100g-r4的網(wǎng)絡端口分配4/8的時鐘周期；（4）2×10g-r1+1×50g-r2+2×25g-r1+1×50g-r2異構網(wǎng)絡端口通道模式下，通道時間槽信號tdmii_txchanslot[2:0]和tdmii_rxchanslot[2:0]在第1調(diào)度周期到第8調(diào)度周期的賦值分別為{0、4、2、6、1、4、3、6}，為每個通道模式為10g-r1的網(wǎng)絡端口分配1/8的時鐘周期，為單個通道模式為50g-r2的網(wǎng)絡端口分配2/8的時鐘周期，為每個通道模式為25g-r1的網(wǎng)絡端口分配1/8的時鐘周期，為單個通道模式為50g-r2的網(wǎng)絡端口分配2/8的時鐘周期。

13、和現(xiàn)有技術相比，本發(fā)明主要具有下述優(yōu)點：本發(fā)明的時分復用介質(zhì)無關接口包括支持多速率多通道通信的介質(zhì)接入控制層模塊和物理編碼子層模塊，所述介質(zhì)接入控制層模塊和物理編碼子層模塊之間共用同一路時鐘信號和通道模式配置信號，介質(zhì)接入控制層模塊輸出至物理編碼子層模塊的信號包括發(fā)送通道時間槽信號、發(fā)送數(shù)據(jù)信號、發(fā)送控制信號和發(fā)送數(shù)據(jù)和控制的有效信號；物理編碼子層模塊輸出至介質(zhì)接入控制層模塊的信號包括發(fā)送使能信號、接收通道時間槽信號、接收數(shù)據(jù)信號、接收控制信號和接收數(shù)據(jù)和控制的有效信號，本發(fā)明的時分復用介質(zhì)無關接口能夠解決現(xiàn)有介質(zhì)無關接口技術接口種類和接口信號繁多問題，考慮到200g、100g、50g、40g、10g是當前以太網(wǎng)市場應用的主流，而且單通道25.78125gbps和10.3125gbps是其常用的速率配置本發(fā)明主要針對該單通道速率范圍的以太網(wǎng)，本發(fā)明的時分復用介質(zhì)無關接口能夠實現(xiàn)對200g、100g、50g、40g、10g、25.78125gbps和10.3125gbps的大速率范圍的多速率多通道以太網(wǎng)的兼容。本發(fā)明能夠適用于多速率多通道通信的物理編碼子層pcs和介質(zhì)接入控制層mac之間的時分復用介質(zhì)無關接口tdmii連接。相對于現(xiàn)有技術的介質(zhì)無關接口mii技術，本發(fā)明能夠以通道化時分復用的方式實現(xiàn)多速率多通道pcs與多速率多通道m(xù)ac之間的通信，從而簡化多速率多通道pcs與多速率多通道m(xù)ac之間的連接信號，解決現(xiàn)有介質(zhì)無關接口mii技術存在的接口種類和接口信號繁多的問題。本發(fā)明方法既有利于網(wǎng)絡通訊芯片前端設計過程中多速率多通道m(xù)ac和多速率多通道pcs的集成，又有利于網(wǎng)絡通訊芯片后端設計過程中多速率多通道m(xù)ac和多速率多通道pcs的布局布線。