本發(fā)明涉及芯片設計，特別是涉及一種數(shù)據(jù)包軟件處理時延監(jiān)測方法、電子設備及存儲介質。

背景技術：

1、在數(shù)據(jù)傳輸過程中，當服務器向處理器發(fā)送數(shù)據(jù)包時，該數(shù)據(jù)包需經(jīng)歷多個處理階段才能最終被處理器獲取。首先，數(shù)據(jù)包需要通過服務器與處理器之間的物理連線進行傳輸，此過程會產(chǎn)生一定的時間延遲。其次，數(shù)據(jù)包到達處理器后，還需經(jīng)過處理器內(nèi)部的軟件處理，這一步驟同樣會引入額外的時間延遲。因此，處理器實際獲取數(shù)據(jù)包的時間包含了物理連線的時間延遲以及處理器內(nèi)部軟件處理的時間延遲，導致整體時間延遲較長。

2、此外，數(shù)據(jù)包在發(fā)送時通常會攜帶一個發(fā)出的時間戳，以記錄數(shù)據(jù)包的發(fā)送時間。然而，由于上述時間延遲的存在，該時間戳與處理器實際獲取數(shù)據(jù)包的時間之間存在顯著的差異。這種時間差異可能導致系統(tǒng)難以進行有效的同步處理，進而影響到同步的精度。特別是在對時間準確性有嚴格要求的應用場景中，這種時間延遲和同步精度的下降可能會帶來不利的影響。

技術實現(xiàn)思路

1、針對上述技術問題，本發(fā)明采用的技術方案為：一種數(shù)據(jù)包軟件處理時延監(jiān)測方法，所述方法包括：

2、s100，獲取服務器、處理器和擴展卡；其中，所述服務器與所述處理器之間通過高速接口互連；所述擴展卡通過高速接口與所述服務器互連，通過輸出接口與所述處理器互連。

3、s200，所述服務器向所述處理器發(fā)送數(shù)據(jù)包。

4、s300，當所述擴展卡監(jiān)測到所述服務器發(fā)出所述數(shù)據(jù)包時，向所述處理器發(fā)送控制信號。

5、s400，當所述處理器接收到所述控制信號時，所述處理器內(nèi)部記錄當前的時間戳t1。

6、s500，當所述處理器接收到所述數(shù)據(jù)包時，所述處理器記錄其接收到所述數(shù)據(jù)包的時間戳t2；根據(jù)t1和t2獲取數(shù)據(jù)包的軟件處理時延。

7、此外，本發(fā)明還提供了一種非瞬時性計算機可讀存儲介質，所述存儲介質中存儲有至少一條指令或至少一段程序，所述至少一條指令或所述至少一段程序由處理器加載并執(zhí)行以實現(xiàn)上述方法。

8、此外，本發(fā)明還提供了一種電子設備，包括處理器和上述非瞬時性計算機可讀存儲介質。

9、本發(fā)明至少具有以下有益效果：

10、本發(fā)明提供的一種數(shù)據(jù)包軟件處理時延監(jiān)測方法、電子設備及存儲介質，其通過當擴展卡監(jiān)測到服務器發(fā)出數(shù)據(jù)包時，向處理器發(fā)送控制信號，使處理器記錄接收到該控制信號的時間t1；處理器記錄接收到數(shù)據(jù)包的時間t2；根據(jù)t1和t2得到數(shù)據(jù)包的軟件處理時延，其中t1和t2均為處理器自身的時間戳，解決了服務器發(fā)出數(shù)據(jù)包和處理器接收數(shù)據(jù)包的時間不同步的問題。

技術特征：

1.一種數(shù)據(jù)包軟件處理時延監(jiān)測方法，其特征在于，所述方法包括：

2.根據(jù)權利要求1所述的方法，其特征在于，s100還包括網(wǎng)絡分析儀，所述網(wǎng)絡分析儀連接在所述服務器和所述處理器之間，用于獲取服務器和處理器之間傳輸?shù)臄?shù)據(jù)包。

3.根據(jù)權利要求2所述的方法，其特征在于，s100還包括：

4.根據(jù)權利要求3所述的方法，其特征在于，所述網(wǎng)絡分析儀還用于：獲取數(shù)據(jù)包的時間戳t3，通過所述t3追蹤觸發(fā)所述網(wǎng)絡分析儀獲取數(shù)據(jù)包的目標控制信號，通過所述目標控制信號獲取誤差范圍內(nèi)服務器發(fā)出的數(shù)據(jù)包，以及在所述服務器發(fā)出數(shù)據(jù)包之前調(diào)用的目標函數(shù)，得到目標控制信號、t3、數(shù)據(jù)包以及目標函數(shù)之間的對齊信息。

5.根據(jù)權利要求1所述的方法，其特征在于，s400還包括，當所述處理器接收到所述控制信號時，所述處理器內(nèi)部為接收數(shù)據(jù)包進行預處理操作。

6.根據(jù)權利要求5所述的方法，其特征在于，所述預處理操作包括以下操作中的一種或者多種：

7.根據(jù)權利要求1所述的方法，其特征在于，所述數(shù)據(jù)包的軟件處理時延△t滿足：△t=t2-t1。

8.根據(jù)權利要求1所述的方法，其特征在于，所述處理器內(nèi)部記錄時間戳的方式為使用一個或多個硬件計數(shù)器來跟蹤時間；當處理器接收到控制信號時，立即讀取計數(shù)器的值，并將其存儲在一個寄存器或內(nèi)存位置中。

9.一種非瞬時性計算機可讀存儲介質，所述存儲介質中存儲有至少一條指令或至少一段程序，其特征在于，所述至少一條指令或所述至少一段程序由處理器加載并執(zhí)行以實現(xiàn)如權利要求1-8中任意一項的所述方法。

10.一種電子設備，其特征在于，包括處理器和權利要求9中所述的非瞬時性計算機可讀存儲介質。

技術總結
本發(fā)明涉及芯片設計技術領域，特別是涉及一種數(shù)據(jù)包軟件處理時延監(jiān)測方法、電子設備及存儲介質，其通過獲取服務器、處理器和擴展卡；其中，服務器與處理器之間通過高速接口互連；擴展卡通過高速接口與服務器互連，通過輸出接口與處理器互連；服務器向處理器發(fā)送數(shù)據(jù)包；當擴展卡監(jiān)測到服務器發(fā)出的數(shù)據(jù)包時，向處理器發(fā)送控制信號；當處理器接收到控制信號時，記錄接收到控制信號的時間t1；當處理器接收到數(shù)據(jù)包時，記錄接收到數(shù)據(jù)包的時間t2；根據(jù)t1和t2得到數(shù)據(jù)包的軟件處理時延。t1和t2均為處理器自身的時間戳，解決了服務器發(fā)出數(shù)據(jù)包和處理器接收數(shù)據(jù)包的時間不同步的問題。

技術研發(fā)人員：周偉,劉志國,吳志華
受保護的技術使用者：沐曦科技（成都）有限公司
技術研發(fā)日：
技術公布日：2025/5/15