本發(fā)明屬于mems傳感器和cmos芯片制造領(lǐng)域，具體涉及一種單片集成cmos電路的壓阻芯片的制造方法。

背景技術(shù)：

1、mems(micro?electro?mechanical?system)即微電子機(jī)械系統(tǒng)，是新興的跨學(xué)科的高新技術(shù)研究領(lǐng)域，能夠?qū)崿F(xiàn)力、電、光、磁、聲等信號的感應(yīng)、處理及執(zhí)行，已經(jīng)在工業(yè)、汽車電子、航空航天、生物醫(yī)療等領(lǐng)域得到了廣泛應(yīng)用。壓阻芯片由于具有體積小、可靠性高、信號調(diào)理電路簡單、加工工藝簡單等優(yōu)點(diǎn)，被大量制造為mems壓阻式傳感器，用于壓力、加速度、流量等物理量的檢測，其市場規(guī)模與需求在近年來迅速增加。

2、壓阻芯片，即完成壓阻敏感單元制備，但尚未針對傳感器類型進(jìn)行mems結(jié)構(gòu)加工的芯片。其工作原理基于壓阻效應(yīng)，即半導(dǎo)體材料制備的壓阻敏感單元具有在受應(yīng)力作用下電阻值發(fā)生變化的特性，從而將非電信號轉(zhuǎn)換為電信號輸出。因此，壓阻芯片的性能，主要取決于壓阻敏感單元的性能，包括靈敏度、線性度、溫度系數(shù)、噪聲等。制造具有良好性能的壓阻芯片，是后續(xù)制造具有良好性能的mems壓阻式傳感器的基礎(chǔ)。

3、為實(shí)現(xiàn)具有良好性能的壓阻芯片，目前除了調(diào)整壓阻敏感單元的設(shè)計(jì)，如尺寸和摻雜濃度分布，另一途徑是將壓阻芯片與cmos電路進(jìn)行單片集成。利用cmos電路可對信號進(jìn)行快速精確處理的優(yōu)點(diǎn)，將壓阻芯片的輸出進(jìn)行信號放大、溫度漂移補(bǔ)償、非線性度修正、模數(shù)轉(zhuǎn)換等處理，同時(shí)排除引線連接產(chǎn)生的額外噪聲，從而提高其性能。

4、但要實(shí)現(xiàn)與cmos電路單片集成的壓阻芯片，且可以量產(chǎn)滿足市場需求，在制造工藝上仍存在著挑戰(zhàn)。其中，主要難題是如何在與cmos電路單片集成的前提下，制造壓阻敏感單元。目前壓阻敏感單元的制造使用單次離子注入工藝，如需設(shè)計(jì)不同的壓阻敏感單元，則需調(diào)整這次離子注入工藝的參數(shù)，如注入的能量、劑量、雜質(zhì)種類等。在實(shí)驗(yàn)室環(huán)境中，調(diào)節(jié)離子注入的工藝參數(shù)是容易的，可以反復(fù)進(jìn)行實(shí)驗(yàn)以制造出具有最優(yōu)性能的壓阻芯片，但加工與時(shí)間成本使得實(shí)驗(yàn)室樣品難以推廣至商業(yè)生產(chǎn)。為此，部分知名傳感器公司推出了自研的工藝流程，使其能兼顧量產(chǎn)與實(shí)驗(yàn)成本，如博世的先進(jìn)多孔硅工藝和東芝的硅遷移技術(shù)，但研發(fā)特殊的制造工藝，需要投入高額研發(fā)成本以完成生產(chǎn)線的建設(shè)，限制了此類方案的大規(guī)模應(yīng)用。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目標(biāo)在于解決上述問題，提供了一種單片集成cmos電路的壓阻芯片的制造方法，基于標(biāo)準(zhǔn)cmos工藝生產(chǎn)線，使用多次離子注入工藝的組合制造壓阻敏感單元。該方法在設(shè)計(jì)時(shí)即可預(yù)測壓阻芯片的性能，無需反復(fù)迭代實(shí)驗(yàn)，研發(fā)成本低，可實(shí)現(xiàn)大規(guī)模生產(chǎn)，滿足日益增長的市場需求。

2、為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：

3、一種單片集成cmos電路的壓阻芯片的制造方法，包括以下步驟：

4、1)對不同離子注入工藝組合制造的壓阻敏感單元進(jìn)行性能仿真，分析電阻溫度系數(shù)、靈敏度溫度系數(shù)、靈敏度和噪聲參數(shù)，選擇滿足應(yīng)用需求的離子注入工藝組合；

5、2)選擇硅片作為襯底；

6、3)在硅片表面生長氧化層二氧化硅，沉積氮化硅，并通過光刻和刻蝕形成溝槽，填充溝槽后進(jìn)行平坦化處理，形成sti結(jié)構(gòu)；

7、4)在硅片表面生長一層犧牲氧化層二氧化硅，光刻后進(jìn)行n阱注入、p阱注入和深n阱注入，形成n阱、p阱和深n阱；如果選擇的離子注入工藝組合中包括n阱注入、p阱注入、深n阱注入的一種或多種，則被選擇的離子注入工藝同時(shí)用于對形成壓阻敏感單元的區(qū)域進(jìn)行注入；全部完成后進(jìn)行快速熱退火；

8、5)去除硅片表面的犧牲氧化層，生長柵氧化層并淀積多晶硅，并通過光刻和刻蝕形成多晶硅柵極；光刻后進(jìn)行n型低壓輕摻雜源漏注入、n型高壓輕摻雜源漏注入、p型低壓輕摻雜源漏注入、p型高壓輕摻雜源漏注入，形成mos器件的輕摻雜源漏區(qū)，以及壓阻敏感單元與金屬互連層連接用的輕摻雜連接區(qū)；如果選擇的離子注入工藝組合中包括n型低壓輕摻雜源漏注入、n型高壓輕摻雜源漏注入、p型低壓輕摻雜源漏注入、p型高壓輕摻雜源漏注入的一種或多種，則被選擇的離子注入工藝同時(shí)用于對形成壓阻敏感單元的區(qū)域進(jìn)行注入；全部完成后進(jìn)行快速熱退火；

9、6)在硅片表面淀積形成復(fù)合介質(zhì)層，刻蝕形成環(huán)繞多晶硅柵極的側(cè)墻；光刻后通過n型源漏注入、p型源漏注入形成n型源漏、p型源漏、阱接觸區(qū)以及重?fù)诫s連接區(qū)；如果選擇的離子注入工藝組合中包括n型源漏注入、p型源漏注入的一種或兩種，則被選擇的離子注入工藝同時(shí)用于對形成壓阻敏感單元的區(qū)域進(jìn)行注入；全部完成后進(jìn)行快速熱退火；

10、7)進(jìn)行光刻，通過高阻值多晶硅電阻注入，形成高阻抗的多晶硅電阻；進(jìn)行光刻，通過靜電放電注入，形成靜電放電nmos晶體管；如果選擇的離子注入工藝組合中包括高阻值多晶硅電阻注入、靜電放電注入的一種或兩種，則被選擇的離子注入工藝同時(shí)用于對形成壓阻敏感單元的區(qū)域進(jìn)行注入；

11、8)在硅片表面淀積一層金屬硅化物阻擋層，通過光刻及刻蝕，掩蓋保護(hù)區(qū)域，再在硅片表面淀積一層金屬鈷，經(jīng)過兩次快速退火，在未被金屬硅化物阻擋層保護(hù)的區(qū)域形成鈷硅化物；在硅片表面淀積介質(zhì)層和鈍化層，進(jìn)行平坦化處理，通過光刻和刻蝕形成通孔，并在通孔內(nèi)填充金屬鎢并進(jìn)行平坦化處理，再在硅片表面淀積金屬互連層，進(jìn)行光刻和刻蝕，再淀積介質(zhì)層和鈍化層，如此重復(fù)，形成多層金屬互連層、介質(zhì)層和鈍化層，最終完成單片集成cmos電路的壓阻芯片的制造。

12、進(jìn)一步地，步驟1)中離子注入工藝組合包括以下p型離子注入和n型離子注入中的一種或多種；

13、p型離子注入包括p阱注入、p型低壓輕摻雜源漏注入、p型高壓輕摻雜源漏注入、p型源漏注入、靜電放電注入、高阻值多晶硅電阻注入等；

14、n型離子注入包括n阱注入、深n阱注入、n型低壓輕摻雜源漏注入、n型高壓輕摻雜源漏注入、n型源漏注入等。

15、進(jìn)一步地，步驟1)中分析電阻溫度系數(shù)、靈敏度溫度系數(shù)、靈敏度和噪聲參數(shù)的步驟包括：

16、使用工藝仿真工具模擬不同離子注入工藝組合下，壓阻敏感單元的摻雜濃度分布；

17、利用有限元分析工具，模擬計(jì)算壓阻敏感單元表面的平均縱橫應(yīng)力差分布；

18、將摻雜濃度分布與平均縱橫應(yīng)力差分布代入電阻溫度系數(shù)模型、靈敏度溫度系數(shù)模型、靈敏度模型和噪聲模型，計(jì)算得到電阻溫度系數(shù)、靈敏度溫度系數(shù)、靈敏度和噪聲參數(shù)。

19、進(jìn)一步地，步驟2)中襯底所選用的硅片為p型單晶硅，參數(shù)為：晶面為(100)，notch槽位位置取向?yàn)榫?lt;110>，表面電阻率為8.5～11.5ω·cm。

20、進(jìn)一步地，步驟3)中通過光刻和刻蝕形成溝槽的步驟包括：

21、在硅片表面設(shè)置用于制作有源區(qū)的掩膜版，通過光刻工藝保留用于制造mos晶體管源/漏/溝道、阱接觸以及壓阻敏感單元的區(qū)域；

22、對非有源區(qū)部分的氮化硅、二氧化硅以及硅襯底進(jìn)行刻蝕，形成溝槽。

23、進(jìn)一步地，步驟3)中采用高密度等離子體化學(xué)氣相淀積技術(shù)，淀積氧化硅填充溝槽；通過化學(xué)機(jī)械拋光工藝去除表面多余的氧化硅和氮化硅，實(shí)現(xiàn)全局平坦化。

24、進(jìn)一步地，步驟4)中n阱注入時(shí)，依次注入雜質(zhì)磷、磷、砷，注入能量和劑量分別為：

25、磷：注入能量400～450kev，注入劑量1013～1014cm-2；

26、磷：注入能量150～200kev，注入劑量1012～1013cm-2；

27、砷：注入能量150～200kev，注入劑量1013～1014cm-2；

28、深n阱注入時(shí)，注入兩次雜質(zhì)磷，注入能量和劑量分別為：

29、磷：注入能量1500～2000kev，注入劑量1013～1014cm-2；

30、磷：注入能量500～1000kev，注入劑量1012～1013cm-2；

31、p阱注入時(shí)，依次注入雜質(zhì)硼、銦和硼，注入能量和劑量分別為：

32、硼：注入能量150～200kev，注入劑量1013～1014cm-2；

33、銦：注入能量150～200kev，注入劑量1012～1013cm-2；

34、硼：注入能量20～50kev，注入劑量1012～1013cm-2。

35、進(jìn)一步地，步驟4)中在n阱中制造pmos器件，在p阱中制造nmos器件，形成pn結(jié)隔離。

36、進(jìn)一步地，步驟5)中使用濕法腐蝕去除表面的犧牲氧化層；在硅片表面進(jìn)行第一次氧化工藝，再進(jìn)行光刻和刻蝕，定義薄柵氧區(qū)，再進(jìn)行第二次氧化工藝，從而生長高壓mos晶體管的厚柵氧層和低壓mos晶體管的薄柵氧層。

37、進(jìn)一步地，步驟5)中通過光刻和刻蝕形成多晶硅柵極的步驟包括：

38、在硅片表面設(shè)置多晶硅柵極的掩膜版，進(jìn)行光刻，刻蝕掉非cmos器件柵極和多晶硅電阻區(qū)域的多晶硅；

39、刻蝕去膠后，對硅片和多晶硅進(jìn)行再氧化，形成一層薄氧化層，最終形成多晶硅柵極。

40、進(jìn)一步地，步驟5)中n型低壓輕摻雜源漏注入時(shí)，依次注入雜質(zhì)銦和砷，注入能量和劑量分別為：

41、銦：注入能量150～200kev，注入劑量1013～1014cm-2；

42、砷：注入能量5～20kev，注入劑量1014～1015cm-2；

43、n型高壓輕摻雜源漏注入時(shí)，注入雜質(zhì)磷，注入能量20～50kev，注入劑量1013～1014cm-2；

44、p型低壓輕摻雜源漏注入時(shí)，依次注入雜質(zhì)砷和氟化硼，注入能量和劑量分別為：

45、砷：注入能量150～200kev，注入劑量1013～1014cm-2；

46、氟化硼：注入能量5～20kev，注入劑量1014～1015cm-2；

47、p型高壓輕摻雜源漏注入時(shí)，注入雜質(zhì)氟化硼，注入能量20～50kev，注入劑量1013～1014cm-2。

48、進(jìn)一步地，步驟6)中采用低壓化學(xué)氣相沉積工藝，依次淀積氧化硅、氮化硅和氧化硅，形成復(fù)合介質(zhì)層。

49、進(jìn)一步地，步驟6)中n型源漏注入時(shí)，依次注入雜質(zhì)砷和磷，注入能量和劑量分別為：

50、砷：注入能量20～100kev，注入劑量1015～1016cm-2；

51、磷：注入能量20～50kev，注入劑量1013～1014cm-2；

52、p型源漏注入時(shí)，注入兩次雜質(zhì)硼，注入能量和劑量分別為：

53、砷：注入能量5～20kev，注入劑量1015～1016cm-2；

54、磷：注入能量20～50kev，注入劑量1013～1014cm-2。

55、進(jìn)一步地，步驟7)高阻值多晶硅電阻注入時(shí)，注入雜質(zhì)氟化硼，注入能量為20～50kev，注入劑量為注入劑量1014～1015cm-2；靜電放電注入時(shí)，注入雜質(zhì)為硼，注入能量為20～50kev，注入劑量為注入劑量1013～1014cm-2。

56、進(jìn)一步地，步驟8)中使用等離子化學(xué)氣相沉積工藝在硅片表面淀積一層富硅氧化物，作為金屬硅化物阻擋層。

57、進(jìn)一步地，步驟8)中使用物理氣相沉積工藝在硅片表面淀積一層金屬鈷。

58、進(jìn)一步地，步驟8)中對硅片表面進(jìn)行干法刻蝕和濕法腐蝕，去除未被金屬硅化物阻擋層保護(hù)的區(qū)域。

59、進(jìn)一步地，步驟8)中利用等離子化學(xué)氣相沉積、亞大氣壓化學(xué)氣相沉積、高密度等離子體化學(xué)氣相淀積中的一種或多種工藝，淀積氮氧化硅、硼磷硅玻璃、二氧化硅、氟硅玻璃、非摻雜硅玻璃、氮化硅中的多種材料，形成介質(zhì)層和鈍化層。

60、進(jìn)一步地，步驟8)中通過化學(xué)機(jī)械拋光工藝對鎢表面進(jìn)行研磨平坦化。

61、進(jìn)一步地，步驟8)中在硅片表面淀積鋁銅合金作為金屬互連層材料，通過化學(xué)機(jī)械拋光工藝平坦化金屬互連層。

62、進(jìn)一步地，步驟8)的金屬互連層數(shù)量為3層、4層、5層或6層。

63、本發(fā)明取得的有益效果如下：

64、1.本發(fā)明提供了一種基于標(biāo)準(zhǔn)cmos工藝的單片集成cmos電路的壓阻芯片的制造方法，從而實(shí)現(xiàn)壓阻芯片與cmos電路的單片集成，實(shí)現(xiàn)信號處理、放大、漂移補(bǔ)償、非線性修正及模數(shù)轉(zhuǎn)換等功能，避免了引線連接噪聲的影響，能提高壓阻芯片的性能。

65、2.本發(fā)明通過組合不同的離子注入工藝，可制備多種不同摻雜濃度分布的壓阻敏感單元，實(shí)現(xiàn)多種性能指標(biāo)的單片集成cmos電路的壓阻芯片，滿足不同應(yīng)用場景需求。

66、3.本發(fā)明通過對標(biāo)準(zhǔn)cmos工藝版圖生成規(guī)則進(jìn)行適當(dāng)?shù)男薷暮蛢?yōu)化，使所有離子注入工藝對應(yīng)的掩模版上能正確生成壓阻敏感單元的圖案，且不影響掩模版上cmos電路圖案的生成，從而實(shí)現(xiàn)不同離子注入工藝的組合，制備出性能可調(diào)的壓阻敏感單元。

67、4.本發(fā)明采用的制造方法與標(biāo)準(zhǔn)cmos工藝兼容，無需對現(xiàn)有工藝進(jìn)行特殊要求，能夠在多數(shù)商業(yè)cmos代工廠中實(shí)現(xiàn)，減少了研發(fā)成本，可大規(guī)模生產(chǎn)，滿足市場日益增長的需求。