專利名稱：一種可自校準(zhǔn)內(nèi)部晶振的芯片、校準(zhǔn)系統(tǒng)及校準(zhǔn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片內(nèi)部晶振的校準(zhǔn)，尤其涉及一種可自校準(zhǔn)內(nèi)部晶振的芯片以及該芯片的校準(zhǔn)方法。
背景技術(shù)：
大部分的芯片都集成內(nèi)部晶振模塊來提供工作所需的時鐘信號，由于制作工藝的偏差，芯片內(nèi)部晶振時鐘頻率的偏差比較大，在要求較高的應(yīng)用中需要對內(nèi)部晶振進(jìn)行校準(zhǔn)。請參考圖1，圖1是現(xiàn)有可校準(zhǔn)芯片的校準(zhǔn)結(jié)構(gòu)圖，目前對晶振的校準(zhǔn)方法是，芯片通過IO 口接收中測機(jī)臺發(fā)送的測試指令，控制模塊控制晶振把時鐘信號輸出到中測機(jī)臺，中測機(jī)臺通過比較參考精準(zhǔn)時鐘信號與晶振信號進(jìn)行對比，判斷是否需要校準(zhǔn)，如果需要校準(zhǔn)，發(fā)送校準(zhǔn)指令給測試控制模塊，測試控制器按指令修改晶振輸出時鐘信號再送到中測機(jī)臺進(jìn)行比較判斷。此種校準(zhǔn)方法校準(zhǔn)時間比較長，而且受限于IO 口輸出的頻率精度，對校準(zhǔn)的結(jié)果影響比較大。在美國專利號為US7852099B1,申請人:Paul G.Clark, Redmond 的《Frequencytrimming for internal oscillator for test-time reduction〉〉專利文獻(xiàn)中介紹了一種在芯片內(nèi)部存儲器中下載測試程序由處理器運(yùn)行測試程序來對晶振進(jìn)行測試校準(zhǔn)，但是，此種校準(zhǔn)方法涉及芯片的存儲器，很多芯片存儲器空間過小，無法下載測試程序。

發(fā)明內(nèi)容
本發(fā)明要解決的主要技術(shù)問題是改變芯片晶振的校準(zhǔn)方法，避免晶振的校準(zhǔn)對芯片存儲器的依賴，讓存儲器空間小的芯片同樣可以快速的進(jìn)行晶振的校準(zhǔn)。為解決上述技術(shù)問題，本發(fā)明提供一種可自校準(zhǔn)內(nèi)部晶振的芯片，包括一測試處理模塊、一比較模塊、一校準(zhǔn)寄存器以及待校準(zhǔn)的晶振組成；其中，所述比較模塊，用于比較所述待校準(zhǔn)晶振信號與外部參考精準(zhǔn)信號，把比較結(jié)果送所述測試處理模塊處理；所述測試處理模塊，用于接收測試指令，處理所述比較模塊輸出的數(shù)據(jù)，產(chǎn)生晶振的校準(zhǔn)值輸出到所述校準(zhǔn)寄存器，并在校準(zhǔn)結(jié)束后返回校準(zhǔn)結(jié)果；所述校準(zhǔn)寄存器，用于接收并保存所述測試處理模塊輸出的晶振校準(zhǔn)值，并把校準(zhǔn)值輸入所述可校準(zhǔn)的晶振；所述待校準(zhǔn)的晶振，用于根據(jù)所述校準(zhǔn)寄存器輸出的晶振校準(zhǔn)值校準(zhǔn)晶振。進(jìn)一步的，所述芯片的比較模塊可以是一計數(shù)器，其中，所述待校準(zhǔn)晶振的輸出信號與所述外部精準(zhǔn)信號其一作為所述計數(shù)器的時鐘信號輸入，另一信號作為計數(shù)器的計數(shù)輸入，計數(shù)結(jié)果輸出到所述的測試處理模塊處理。還可以增加一分頻器，用于根據(jù)系統(tǒng)需求對待校準(zhǔn)晶振的輸出信號或所述外部精準(zhǔn)信號先進(jìn)行分頻再輸入到計數(shù)器中。再進(jìn)一步的，所述芯片的測試處理模塊可以由一測試控制器和一校準(zhǔn)處理模塊組成；所述測試控制器，用于控制晶振校準(zhǔn)的開始結(jié)束，并在校準(zhǔn)結(jié)束后輸出測試結(jié)果；所述校準(zhǔn)處理模塊，用于根據(jù)所述比較模塊輸出的數(shù)據(jù)進(jìn)行處理，產(chǎn)生晶振的校準(zhǔn)值輸入校準(zhǔn)寄存器。所述校準(zhǔn)處理模塊還可以包括一判斷單元以及一校準(zhǔn)子模塊。
本發(fā)明還提供了一種晶振校準(zhǔn)的測試系統(tǒng)，包括上述的可自校準(zhǔn)內(nèi)部晶振的芯片和一外部中測機(jī)臺。本發(fā)明還提供了一種基于上述晶振校準(zhǔn)測試系統(tǒng)校準(zhǔn)芯片內(nèi)部晶振的方法，包括以下步驟:測試處理模塊接收中測機(jī)臺發(fā)送的測試命令，開始晶振的自校準(zhǔn)測試；待校準(zhǔn)晶振輸出信號與外部參考精準(zhǔn)信號輸入到所述比較模塊進(jìn)行比較，所述比較模塊把比較結(jié)果輸出到所述測試處理模塊；測試處理模塊處理所述比較模塊輸出的比較結(jié)果，根據(jù)比較結(jié)果返回測試結(jié)果或者產(chǎn)生對應(yīng)的校準(zhǔn)值輸出到所述寄存器中；待校準(zhǔn)晶振根據(jù)校準(zhǔn)值的大小改變信號的輸出，把校準(zhǔn)后的信號輸出到所述比較模塊再與外部參考精準(zhǔn)信號進(jìn)行比較；校準(zhǔn)完成后，測試處理模塊返回測試結(jié)果到中測機(jī)臺。本發(fā)明的有益效果是:在芯片內(nèi)部增加測試處理模塊并通過比較模塊，測試處理模塊，校準(zhǔn)寄存器幾個模塊的配合，對內(nèi)部待校準(zhǔn)晶振進(jìn)行校準(zhǔn)，不受限于IO 口的輸出頻率精度，也不涉及芯片的存儲器，即使存儲器空間很少，同樣可以實現(xiàn)對內(nèi)部晶振的快速自校準(zhǔn)。


圖1為現(xiàn)有可校準(zhǔn)芯片的校準(zhǔn)結(jié)構(gòu)圖；圖2為本發(fā)明實施例一中可校準(zhǔn)芯片的結(jié)構(gòu)圖；圖3為本發(fā)明實施例一中校準(zhǔn)測試過程中測機(jī)臺工作流程圖；圖4為本發(fā)明實施例一中校準(zhǔn)測試過程可校準(zhǔn)芯片工作流程圖；圖5為本發(fā)明實施例二中可校準(zhǔn)芯片的結(jié)構(gòu)圖；圖6為本發(fā)明實施例二中可校準(zhǔn)芯片的另一種結(jié)構(gòu)具體實施例方式下面通過具體實施方式
結(jié)合附圖對本發(fā)明作進(jìn)一步詳細(xì)說明。本發(fā)明的主要發(fā)明構(gòu)思為:在芯片內(nèi)部增加適當(dāng)?shù)挠布K，通過硬件模塊的相互配合實現(xiàn)在芯片內(nèi)部對晶振的校準(zhǔn)。本發(fā)明的做法是:在芯片內(nèi)部增加測試處理模塊，所述測試處理模塊根據(jù)待校準(zhǔn)晶振的信號與參考精準(zhǔn)信號的比較結(jié)果輸出晶振的校準(zhǔn)值控制晶振改變信號輸出，完成晶振的自校準(zhǔn)。實施例一:請參考圖2到圖4，其中，圖2為本發(fā)明實施例一中可校準(zhǔn)芯片的結(jié)構(gòu)圖；圖3為本發(fā)明實施例一中校準(zhǔn)測試過程中測機(jī)臺工作流程圖；圖4為本發(fā)明實施例一中校準(zhǔn)測試過程可校準(zhǔn)芯片工作流程圖。所述芯片包括測試處理模塊1、校準(zhǔn)寄存器2、待校準(zhǔn)晶振3、比較模塊4 ;其中，測試處理模塊I通過IO 口與外部中測機(jī)臺連接，校準(zhǔn)寄存器2與測試處理模塊I連接，待校準(zhǔn)晶振3與校準(zhǔn)寄存器2連接，比較模塊4分別與待校準(zhǔn)晶振3、測試處理模塊I以及外部中測機(jī)臺連接。
首先，所述芯片測試處理器I接收外部中測機(jī)臺發(fā)送的測試指令，開始晶振的校準(zhǔn)測試；然后，所述比較模塊4同時接收所述待校準(zhǔn)晶振3輸出的信號與外部中測機(jī)臺輸出的參考精準(zhǔn)信號并進(jìn)行比較，把比較的結(jié)果輸出到所述測試處理模塊I中；接著，所述測試處理模塊I對所述比較模塊4的輸出結(jié)果進(jìn)行處理，如果所述待校準(zhǔn)晶振3的輸出信號與外部參考精準(zhǔn)信號相同，所述測試處理模塊I控制測試結(jié)束，并通過IO 口返回校準(zhǔn)成功的測試結(jié)果到中測機(jī)臺；如果所述待校準(zhǔn)晶振3的輸出信號與外部參考精準(zhǔn)信號不相同，所述測試處理模塊I根據(jù)比較的結(jié)果產(chǎn)生一對應(yīng)的校準(zhǔn)值輸出到所述校準(zhǔn)寄存器2中，所述校準(zhǔn)寄存器2保存并把校準(zhǔn)值輸出到待校準(zhǔn)晶振3中，所述待校準(zhǔn)晶振3根據(jù)所述校準(zhǔn)值校準(zhǔn)信號的輸出，校準(zhǔn)后的輸出信號重新送到所述比較模塊4中與所述外部精準(zhǔn)時鐘信號進(jìn)行比較，直到所述待測晶振3的輸出信號與外部參考精準(zhǔn)信號相同，測試處理模塊I控制測試結(jié)束，并通過IO 口返回校準(zhǔn)成功的結(jié)果到中測機(jī)臺；或者待校準(zhǔn)精準(zhǔn)達(dá)到最大修改值輸出信號仍與外部參考精準(zhǔn)信號不相同，所述測試處理模塊I控制測試結(jié)束，并通過IO 口返回校準(zhǔn)失敗的結(jié)果到中測機(jī)臺。所述比較模塊4還可以包括有一分頻器，根據(jù)系統(tǒng)需要對外部參考精準(zhǔn)信號或者所述待校準(zhǔn)的晶振輸出信號先經(jīng)過分頻再輸入到比較模塊進(jìn)行比較；中測機(jī)臺所提供的頻率一般固定而且比較高，不能滿足測試中低頻晶振的需求，在所述外部參考精準(zhǔn)信號輸入所述比較模塊前用以分頻器進(jìn)行分頻，可以得到更多不同的頻率滿足需求，另外一些芯片的晶振頻率很高，中測機(jī)臺也無法提供高頻信號時，需要增加分頻器對所述待校準(zhǔn)的晶振進(jìn)行分頻處理后再送比較模塊與外部參考精準(zhǔn)信號進(jìn)行比較。進(jìn)一步的，所述測試處理模塊I可以由測試控制器11以及校準(zhǔn)處理模塊12組成；其中，所述測試控制器11通過IO 口與外部中測機(jī)臺連接，用于接收外部中測機(jī)臺的測試指令，控制校準(zhǔn)測試的開始，并在測試結(jié)束時通過IO 口返回測試結(jié)果到中測機(jī)臺；所述的校準(zhǔn)處理模塊12連接所述測試控制器11、比較模塊4以及校準(zhǔn)寄存器2，用于對比較模塊4輸出數(shù)據(jù)進(jìn)行處理，產(chǎn)生校準(zhǔn)值輸出到校準(zhǔn)寄存器2，在測試完成時把測試結(jié)果輸出到測試控制器11 ;因為測試控制器11只在測試開始和測試結(jié)束時工作，這樣在測試的過程中，校準(zhǔn)處理模塊12反應(yīng)更快，節(jié)省校準(zhǔn)測試所用的時間。更進(jìn)一步的，所述校準(zhǔn)處理模塊12還可以由判斷單元121和校準(zhǔn)子模塊122組成；其中，所述判斷單元連接所述測試控制模塊11、所述比較模塊4以及所述校準(zhǔn)子模塊122，所述校準(zhǔn)子模塊122接收判斷模塊輸出結(jié)果并根據(jù)所述判斷輸出結(jié)果產(chǎn)生晶振的校準(zhǔn)值輸出到校準(zhǔn)寄存器中，所述判斷單元121用于接收比較模塊4的輸出結(jié)果并分析比較的結(jié)果，如果待校準(zhǔn)晶振3的輸出信號與外部參考精準(zhǔn)時鐘信號相同，則直接返回測試結(jié)果到所述測試控制器11中，校準(zhǔn)子模塊122不工作；只有待校準(zhǔn)晶振3的輸出信號與外部參考精準(zhǔn)時鐘信號不相同時，才把判斷結(jié)果輸出到校準(zhǔn)子模塊122處理。這樣各個模塊可以更有效的工作，提高校準(zhǔn)測試的效率。所述判斷單元可以采用本領(lǐng)域常用的減法邏輯實現(xiàn)，獲得比較模塊的輸出值和目標(biāo)值的差值，并根據(jù)差值的大小轉(zhuǎn)換為控制校準(zhǔn)配置的信號，從而實現(xiàn)比較判斷的功能。當(dāng)然，判斷單元還可以采用其它方式實現(xiàn)判斷比較模塊的輸出結(jié)果的功能。所述校準(zhǔn)子模塊可以通過本領(lǐng)域常用的選擇和譯碼邏輯，實現(xiàn)根據(jù)判斷模塊輸出結(jié)果選擇對應(yīng)的校準(zhǔn)方法(如加快或減慢晶振的配置)。當(dāng)然，還可以采用其它方式實現(xiàn)上述功能。
實施例二:請參考圖5，圖5為本發(fā)明實施例二中的一種可校準(zhǔn)內(nèi)部晶振芯片的結(jié)構(gòu)圖；所述芯片的比較模塊為一計數(shù)器5，即所述芯片由測試處理模塊1、校準(zhǔn)寄存器2、可校準(zhǔn)晶振3、計數(shù)器5組成；其中，所述測試處理模塊I通過IO 口與外部中測機(jī)臺連接，所述校準(zhǔn)寄存器2與所述測試處理模塊I連接，所述待校準(zhǔn)晶振3與所述校準(zhǔn)寄存器2連接，所述計數(shù)器5的時鐘信號為待校準(zhǔn)晶振3的輸出信號，外部參考精準(zhǔn)信號為所述計數(shù)器5的計數(shù)輸入，所述計數(shù)器5的計數(shù)結(jié)果輸出到所述測試處理模塊I。首先，所述芯片測試處理器I接收外部中測臺發(fā)出的測試指令，開始晶振的自校準(zhǔn)測試，所述測試處理模塊I根據(jù)待校準(zhǔn)晶振3的目標(biāo)頻率與外部參考精準(zhǔn)信號的頻率之間的對應(yīng)關(guān)系產(chǎn)生一目標(biāo)值M，其中，所述目標(biāo)值M等于外部精準(zhǔn)參考信號頻率與所述可校準(zhǔn)晶振信號的目標(biāo)頻率之間的比值，所述的目標(biāo)值M也可以在所述中測機(jī)臺中產(chǎn)生通過測試指令發(fā)送到所述測試模塊I中，或者在所述芯片其他的模塊中產(chǎn)生再送到所述的測試處理模塊I中，本實施例以目標(biāo)值M在所述測試處理模塊I產(chǎn)生的情況作說明；然后，所述計數(shù)器5以所述待校準(zhǔn)晶振3的輸出信號作為時鐘信號對外部參考精準(zhǔn)信號進(jìn)行計數(shù)，得到計數(shù)值H，把計數(shù)值H輸出到所述測試處理模塊處理；接著，所述測試處理模塊I比較所述目標(biāo)值M與所述計數(shù)器5的輸出計數(shù)值H之間的大小，如果所述目標(biāo)值M與所述計數(shù)值H相等，由所述測試處理模塊I控制校準(zhǔn)測試結(jié)束，所述測試處理模塊I輸出校準(zhǔn)成功的測試結(jié)果到中測機(jī)臺；如果計數(shù)值H與目標(biāo)值M的關(guān)系為H-M > N(其中N為比較調(diào)整的閾值，下同)，則所述測試處理模塊I產(chǎn)生一個大小為-KAf (其中K為大于O的整數(shù)，Af為晶振最小可調(diào)整值，KAf表示校準(zhǔn)調(diào)整的步長，下同)的校準(zhǔn)值，并輸出到所述校準(zhǔn)寄存器2中；如果計數(shù)值H與目標(biāo)值M的關(guān)系為H-M
<-N,則所述測試處理模塊I產(chǎn)生一個大小為KAf校準(zhǔn)值輸出到校準(zhǔn)寄存器2中；如果計數(shù)值H與目標(biāo)值M的關(guān)系為O < H-M < N,則所述測試處理模塊I產(chǎn)生一個大小為-Λ f校準(zhǔn)值輸出到校準(zhǔn)寄存器2中；如果計數(shù)值H與目標(biāo)值M的關(guān)系為-N < H-M < 0，則所述測試處理模塊I產(chǎn)生一個大小為Λ f校準(zhǔn)值輸出到校準(zhǔn)寄存器2中；最后，所述待校準(zhǔn)晶振3根據(jù)所述校準(zhǔn)寄存器2存儲的校準(zhǔn)值校準(zhǔn)頻率信號的輸出，再把校準(zhǔn)后的輸出信號作為所述計數(shù)器5的時鐘信號對外部精準(zhǔn)時鐘信號進(jìn)行計數(shù)，直到所述計數(shù)值H與所述目標(biāo)值M相等，測試結(jié)束，由所述測試校準(zhǔn)模塊I輸出校準(zhǔn)成功的測試結(jié)果到中測機(jī)臺，或者待校準(zhǔn)晶振3達(dá)到最大校準(zhǔn)限度時目標(biāo)值M與所述計數(shù)值H仍不相等，測試結(jié)束，測試校準(zhǔn)模塊I輸出校準(zhǔn)失敗的測試結(jié)果到中測機(jī)臺；進(jìn)一步的，請參考圖6，圖6為本發(fā)明實施例二中可校準(zhǔn)芯片的另一種結(jié)構(gòu)圖；所述計數(shù)器5還可以把外部參考精準(zhǔn)信號作為時鐘信號輸入，所述待校準(zhǔn)晶振3的輸出信號作為計數(shù)器5的計數(shù)輸入，再把計數(shù)結(jié)果輸出到所述測試處理模塊I中進(jìn)行處理；如果計數(shù)值H與目標(biāo)值相等，則測試結(jié)束，由所述測試處理模塊返回測試成功的測試結(jié)果；如果計數(shù)值H與目標(biāo)值的關(guān)系為H-M > N,則所述測試處理模塊I產(chǎn)生一個大小為KAf校準(zhǔn)值輸出到校準(zhǔn)寄存器2中；如果計數(shù)值H與目標(biāo)值的關(guān)系為H-M < -N,則所述測試處理模塊I產(chǎn)生一個大小為-KAf校準(zhǔn)值輸出到所述校準(zhǔn)寄存器2中；如果計數(shù)值H與目標(biāo)值的關(guān)系為O
<H-M < N,則所述測試處理模塊I產(chǎn)生一個大小為Λ f校準(zhǔn)值輸出到校準(zhǔn)寄存器2中；如果計數(shù)值H與目標(biāo)值的關(guān)系為-N < H-M < 0，則所述測試處理模塊I產(chǎn)生一個大小為-Af校準(zhǔn)值輸出到校準(zhǔn)寄存器2中；然后所述待校準(zhǔn)晶振3根據(jù)所述校準(zhǔn)寄存器2中的校準(zhǔn)值對晶振的輸出進(jìn)行校準(zhǔn)。同樣的，還可以增加分頻器對所述待校準(zhǔn)晶振3的輸出信號或外部參考精準(zhǔn)信號先進(jìn)行分頻處理再輸入到所述計數(shù)器5的時鐘輸入端和計數(shù)輸入端以滿足系統(tǒng)的不同需求；所述芯片的測試處理模塊I可以由測試控制器11以及校準(zhǔn)處理模塊12組成，校準(zhǔn)處理模塊12還可以由判斷單元121和校準(zhǔn)模塊122組成；具體的在實施例一中已作闡述，在這不在重復(fù)說明。以上內(nèi)容是結(jié)合具體的實施方式對本發(fā)明所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種可自校準(zhǔn)內(nèi)部晶振的芯片，其特征在于，包括測試處理模塊、比較模塊、校準(zhǔn)寄存器以及待校準(zhǔn)的晶振； 所述比較模塊，用于接收待校準(zhǔn)晶振的輸出信號與外部參考精準(zhǔn)信號并進(jìn)行比較，把比較結(jié)果輸入到所述測試處理模塊處理； 所述測試處理模塊，用于接收測試指令，處理所述比較模塊輸出的數(shù)據(jù)，產(chǎn)生校準(zhǔn)值輸出到所述校準(zhǔn)寄存器，并在校準(zhǔn)結(jié)束后輸出校準(zhǔn)結(jié)果； 所述校準(zhǔn)寄存器，用于接收并保存所述測試處理模塊輸出的校準(zhǔn)值，把所述校準(zhǔn)值輸入到待校準(zhǔn)的晶振； 所述待校準(zhǔn)的晶振，根據(jù)所述校準(zhǔn)值自校準(zhǔn)晶振。
2.如權(quán)利要求1所述的芯片，其特征在于，比較模塊為一計數(shù)器，其中所述計數(shù)器用于對待校準(zhǔn)晶振的輸出信號或外部參考精準(zhǔn)信號進(jìn)行計數(shù)并把計數(shù)結(jié)果輸出到所述測試處理模塊處理。
3.如權(quán)利要求1所述的芯片，其特征在于，所述比較器模塊還包括有一分頻器，可以對外部參考精準(zhǔn)頻率信號或所述待校準(zhǔn)晶振輸出的頻率信號進(jìn)行分頻處理。
4.如權(quán)利要求1到3任一項所述的芯片，其特征在于，所述測試處理模塊包括有一測試控制器和一校準(zhǔn)處理模塊； 所述測試控制器，用于控制晶振校準(zhǔn)的開始結(jié)束，接收外部參考的精準(zhǔn)信號，并在校準(zhǔn)結(jié)束后輸出測試結(jié)果； 所述校準(zhǔn)處理模塊，用于根據(jù)所述比較模塊輸出的數(shù)據(jù)進(jìn)行處理，產(chǎn)生校準(zhǔn)值輸出到所述校準(zhǔn)寄存器。
5.如權(quán)利要求4所述的芯片，其特征在于，所述的校準(zhǔn)處理模塊包括有一判斷單元和一校準(zhǔn)子模塊； 所述判斷單元，用于判斷比較模塊輸出的數(shù)據(jù)，把判斷結(jié)果輸出到所述校準(zhǔn)子模塊處理； 所述校準(zhǔn)子模塊，用于根據(jù)判斷單元輸出的結(jié)果產(chǎn)生相對應(yīng)的校準(zhǔn)值并把校準(zhǔn)值輸入所述校準(zhǔn)寄存器。
6.一種晶振校準(zhǔn)測試的系統(tǒng)，其特征在于，包括一中測機(jī)臺以及權(quán)利要求1-5任一項所述的芯片； 其中，所述中測機(jī)臺與所述芯片的測試處理模塊連接，用于發(fā)送測試指令，并在測試結(jié)束后接收測試結(jié)果； 中測機(jī)臺還與所述芯片的比較模塊連接，用于向所述比較模塊提供外部參考精準(zhǔn)信號。
7.一種基于權(quán)利要求6所述系統(tǒng)的可自校準(zhǔn)內(nèi)部晶振芯片的校準(zhǔn)方法， 其特征在于，包括以下步驟: 測試處理模塊接收中測機(jī)臺發(fā)送的測試命令，開始晶振的自校準(zhǔn)測試； 待校準(zhǔn)晶振輸出信號與外部精準(zhǔn)參考信號輸入到比較模塊中進(jìn)行比較，所述比較模塊把比較結(jié)果輸出到所述測試處理模塊； 所述測試處理模塊處理所述比較模塊輸出的比較結(jié)果，根據(jù)比較結(jié)果返回測試結(jié)果或者產(chǎn)生對應(yīng)的校準(zhǔn)值輸出到所述寄存器中；待校準(zhǔn)晶振根據(jù)校準(zhǔn)值的大小改變信號的輸出，把改變后的信號輸出到所述比較模塊再與外部參考精準(zhǔn)信號進(jìn)行比較； 校準(zhǔn)完成后，測試處理模塊返回測試結(jié)果到中測機(jī)臺。
8.如權(quán)利要求7所述的校準(zhǔn)方法，其特征在于，測試處理模塊處理所述比較模塊輸出的比較結(jié)果，根據(jù)比較結(jié)果返回測試結(jié)果或者產(chǎn)生對應(yīng)的校準(zhǔn)值輸出到所述寄存器中的步驟中，如果待校準(zhǔn)晶振輸出信號與外部參考精準(zhǔn)信號相等，測試結(jié)束，所述測試處理模塊返回測試結(jié)果到中測機(jī)臺；如果待校準(zhǔn)晶振輸出信號與外部參考精準(zhǔn)信號不相等，所述測試處理模塊產(chǎn)生一 K Λ f或-K Λ f的校準(zhǔn)值輸出到校準(zhǔn)寄存器，其中K為大于O的整數(shù)，Af為晶振最小可調(diào)整值，KAf表不校準(zhǔn)調(diào)整的步長。
9.如權(quán)利要求7或8所述的校準(zhǔn)方法，其特征在于，待校準(zhǔn)晶振輸出信號與外部參考精準(zhǔn)信號輸入一計數(shù)器中，其中，所述待校準(zhǔn)晶振輸出信號與所述外部參考精準(zhǔn)信號之中任一信號作為計數(shù)器的時鐘信號輸入，另一信號作為計數(shù)器的計數(shù)輸入，計數(shù)結(jié)果輸出到所述測試處理模塊處理。
10.如權(quán)利要求9所述的校準(zhǔn)方法，其特征在于，還可以增加一分頻器對所述待校準(zhǔn)晶振輸出信號或所述外部參考精準(zhǔn)信號進(jìn)行分頻處理后再輸出到計數(shù)器中。
全文摘要
本發(fā)明公開了一種可自校準(zhǔn)內(nèi)部晶振的芯片以及一種晶振校準(zhǔn)測試系統(tǒng)，還公開了基于該系統(tǒng)晶振的校準(zhǔn)方法，內(nèi)部待校準(zhǔn)晶振3輸出的信號與外部參考精準(zhǔn)信號在比較模塊(4)中進(jìn)行比較，比較結(jié)果輸出到測試處理模塊1中進(jìn)行處理，測試處理模塊(1)根據(jù)比較的結(jié)果產(chǎn)生晶振的校準(zhǔn)值輸出到校準(zhǔn)寄存器(2)中保存，待校準(zhǔn)晶振(3)根據(jù)校準(zhǔn)寄存器(2)中的校準(zhǔn)值校準(zhǔn)輸出時鐘信號，實現(xiàn)芯片內(nèi)部晶振的校準(zhǔn)。
文檔編號G01R31/3193GK103116124SQ20111036589
公開日2013年5月22日 申請日期2011年11月17日 優(yōu)先權(quán)日2011年11月17日
發(fā)明者石道林 申請人:國民技術(shù)股份有限公司