本技術(shù)涉及半導(dǎo)體領(lǐng)域，尤其涉及一種測(cè)試板。

背景技術(shù)：

1、在芯片產(chǎn)品驗(yàn)證時(shí)，傳統(tǒng)的測(cè)試板的功能測(cè)試線與芯片引腳一一對(duì)應(yīng)固定設(shè)置，因而，在對(duì)腳位排列不同的芯片進(jìn)行功能測(cè)試時(shí)，均需要不同的測(cè)試板，測(cè)試板的適用范圍受限，從而會(huì)導(dǎo)致測(cè)試板的設(shè)計(jì)時(shí)間、制造時(shí)間以及成本的增加。

2、因此，如何拓展測(cè)試板的適用范圍，減少測(cè)試板的設(shè)計(jì)時(shí)間、制造時(shí)間以及成本，成為本領(lǐng)域技術(shù)人員亟須解決的技術(shù)問題。

技術(shù)實(shí)現(xiàn)思路

1、本實(shí)用新型提供一種測(cè)試板，以解決如何拓展測(cè)試板的適用范圍，減少測(cè)試板的設(shè)計(jì)時(shí)間、制造時(shí)間以及成本的問題。

2、根據(jù)本實(shí)用新型的第一方面，提供了一種測(cè)試板，包括：

3、基板，所述基板包括功能測(cè)試區(qū)與待測(cè)區(qū)，所述待測(cè)區(qū)用于放置待測(cè)芯片；

4、位于所述功能測(cè)試區(qū)的若干相互分立的功能測(cè)試線，若干所述功能測(cè)試線平行于第一方向，各所述功能測(cè)試線包括沿所述第一方向排列的若干第一焊盤；

5、位于所述待測(cè)區(qū)邊緣的若干第二焊盤，各所述第二焊盤用于與待測(cè)芯片的任一功能引腳連接，且各所述第二焊盤用于與任一第一焊盤連接。

6、可選的，所述功能測(cè)試區(qū)的數(shù)量為多個(gè)，所述待測(cè)區(qū)位于相鄰功能測(cè)試區(qū)之間，且所述待測(cè)區(qū)與所述功能測(cè)試區(qū)沿第二方向排布，所述第二方向垂直于第一方向。

7、可選的，各所述功能測(cè)試線上的相鄰的所述第一焊盤之間的間距為：0.30mm～2.54mm。

8、可選的，所述功能測(cè)試線還包括引出端，所述引出端具有第三焊盤，不同功能測(cè)試區(qū)內(nèi)的所述功能測(cè)試線通過所述第三焊盤連接。

9、可選的，所述待測(cè)芯片的邊緣具有若干功能引腳，各所述功能引腳分別與對(duì)應(yīng)的所述第二焊盤連接。

10、可選的，在各所述功能測(cè)試線上，所述第一焊盤的數(shù)量根據(jù)所述待測(cè)芯片的所述功能引腳的數(shù)量確定。

11、可選的，各所述功能測(cè)試線上的所述第一焊盤的數(shù)量為：n/n；其中，n為待測(cè)芯片的功能引腳的數(shù)量，n為功能測(cè)試區(qū)的數(shù)量。

12、可選的，各所述功能測(cè)試線上的所述功能測(cè)試線的數(shù)量為：n；其中，n為待測(cè)芯片的功能引腳的數(shù)量n為2個(gè)至128個(gè)。

13、可選的，所述測(cè)試板，還包括：

14、若干導(dǎo)線，各所述第二焊盤通過對(duì)應(yīng)的所述導(dǎo)線與任一所述第一焊盤連接。

15、可選的，若干所述導(dǎo)線與各所述第二焊和所述第一焊盤之間活動(dòng)連接。

16、與現(xiàn)有技術(shù)相比，本實(shí)用新型的技術(shù)方案具有以下優(yōu)點(diǎn)：

17、本實(shí)用新型提供的一種測(cè)試板，通過在各所述功能測(cè)試線上設(shè)置沿所述第一方向排列的若干第一焊盤，使得：功能引腳可以沿著垂直于第一方向的第二方向在功能測(cè)試線上找到與其功能相對(duì)應(yīng)的第一焊盤；從而，所述測(cè)試板可以適用各種功能引腳的排列方式，因此，本實(shí)用新型提供的技術(shù)方案，提高了測(cè)試板的適用范圍，解決了測(cè)試板的適用有限，測(cè)試板的設(shè)計(jì)時(shí)間、制造時(shí)間多以及成本高的問題。

18、進(jìn)一步地，本實(shí)用新型還提出了在每條功能測(cè)試線上均設(shè)置n/n個(gè)第一焊盤，在每個(gè)功能測(cè)試區(qū)中，每條功能測(cè)試線上均設(shè)置有沿著第一方向排列的所述若干數(shù)量的第一焊盤，使得在每條功能測(cè)試線上，每個(gè)功能引腳均可以沿著第二方向找到與其功能相對(duì)應(yīng)的第一焊盤；從而，針對(duì)任一種功能引腳的排列方式，所述測(cè)試板均可以通過改變每條功能測(cè)試線上與待測(cè)芯片連接的第一焊盤，即可測(cè)試任一引腳排列方式的測(cè)試板。

技術(shù)特征：

1.一種測(cè)試板，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的測(cè)試板，其特征在于，所述功能測(cè)試區(qū)的數(shù)量為多個(gè)，所述待測(cè)區(qū)位于相鄰功能測(cè)試區(qū)之間，且所述待測(cè)區(qū)與所述功能測(cè)試區(qū)沿第二方向排布，所述第二方向垂直于第一方向。

3.根據(jù)權(quán)利要求1所述的測(cè)試板，其特征在于，各所述功能測(cè)試線上的相鄰的所述第一焊盤之間的間距為：0.30mm～2.54mm。

4.根據(jù)權(quán)利要求1所述的測(cè)試板，其特征在于，所述功能測(cè)試線還包括引出端，所述引出端具有第三焊盤，不同功能測(cè)試區(qū)內(nèi)的所述功能測(cè)試線通過所述第三焊盤連接。

5.根據(jù)權(quán)利要求1所述的測(cè)試板，其特征在于，所述待測(cè)芯片的邊緣具有若干功能引腳，各所述功能引腳分別與對(duì)應(yīng)的所述第二焊盤連接。

6.根據(jù)權(quán)利要求5所述的測(cè)試板，其特征在于，在各所述功能測(cè)試線上，所述第一焊盤的數(shù)量根據(jù)所述待測(cè)芯片的所述功能引腳的數(shù)量確定。

7.根據(jù)權(quán)利要求6所述的測(cè)試板，其特征在于，各所述功能測(cè)試線上的所述第一焊盤的數(shù)量為：n/n；其中，n為待測(cè)芯片的功能引腳的數(shù)量，n為功能測(cè)試區(qū)的數(shù)量。

8.根據(jù)權(quán)利要求7所述的測(cè)試板，其特征在于，各所述功能測(cè)試線上的所述功能測(cè)試線的數(shù)量為：n；其中，n為待測(cè)芯片的功能引腳的數(shù)量n為2個(gè)至128個(gè)。

9.根據(jù)權(quán)利要求1所述的測(cè)試板，其特征在于，還包括：

10.根據(jù)權(quán)利要求9所述的測(cè)試板，其特征在于，若干所述導(dǎo)線與各所述第二焊和所述第一焊盤之間活動(dòng)連接。

技術(shù)總結(jié)
本技術(shù)提供了一種測(cè)試板，包括：基板，所述基板包括功能測(cè)試區(qū)與待測(cè)區(qū)，所述待測(cè)區(qū)用于放置待測(cè)芯片；位于所述功能測(cè)試區(qū)的若干相互分立的功能測(cè)試線，若干所述功能測(cè)試線平行于第一方向，各所述功能測(cè)試線包括沿所述第一方向排列的若干第一焊盤；位于所述待測(cè)區(qū)邊緣的若干第二焊盤，各所述第二焊盤用于與待測(cè)芯片的任一引腳連接，且各所述第二焊盤用于與任一第一焊盤連接。本技術(shù)提供的技術(shù)方案，解決如何拓展測(cè)試板的適用范圍，減少測(cè)試板的設(shè)計(jì)時(shí)間、制造時(shí)間以及成本的問題。

技術(shù)研發(fā)人員：汪金
受保護(hù)的技術(shù)使用者：華源智信半導(dǎo)體（深圳）有限公司
技術(shù)研發(fā)日：20240513
技術(shù)公布日：2025/5/19