專利名稱：電子提花機(jī)數(shù)據(jù)傳輸裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及提花機(jī)控制技術(shù)，特別是涉及一種電子提花機(jī)數(shù)據(jù)傳輸裝置及方法。
背景技術(shù)：
電子提花機(jī)的控制轉(zhuǎn)接口將每一緯的花型數(shù)據(jù)傳送到電磁提花裝置的時(shí)間以及正確率是決定電子提花機(jī)工作速度和效率的關(guān)鍵。傳統(tǒng)的電子提花機(jī)控制轉(zhuǎn)接口傳送數(shù)據(jù)的方法分為兩種，一種是將每一緯的X個(gè)數(shù)據(jù)串行移位傳送到電磁提花裝置的每個(gè)電磁驅(qū)動(dòng)板，同一個(gè)花型數(shù)據(jù)循環(huán)重復(fù)傳輸；第二種方法是將每一緯的X個(gè)數(shù)據(jù)先分流到m個(gè)I/O接口板，然后m個(gè)I/O接口板中的X/m個(gè)數(shù)據(jù)同時(shí)串行移位到電磁提花裝置的每個(gè)電磁驅(qū)動(dòng)板，同一個(gè)花型數(shù)據(jù)循環(huán)重復(fù)傳輸。對(duì)于大針數(shù)的電子提花機(jī)，每一緯X數(shù)據(jù)量大，第一種方法完全采用串行移位傳送，速度太慢，并且出錯(cuò)概率大；第二種方法采用了數(shù)據(jù)分流，減少了串行移位的數(shù)據(jù)量，但是每一緯的數(shù)據(jù)都要先分流到m個(gè)I/O接口板，對(duì)提高速度效 果不明顯。有鑒于此，本發(fā)明人對(duì)此進(jìn)行研究，專門(mén)開(kāi)發(fā)出一種電子提花機(jī)數(shù)據(jù)傳輸裝置及方法，本案由此產(chǎn)生。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種電子提花機(jī)數(shù)據(jù)傳輸裝置及方法，通過(guò)下位機(jī)CPU和移位寄存器，提高數(shù)據(jù)傳輸速度，降低出錯(cuò)率。為了實(shí)現(xiàn)上述目的，本發(fā)明的解決方案是
電子提花機(jī)數(shù)據(jù)傳輸裝置，包括主控制器、下位機(jī)CPU和移位寄存器。其中，主控制器的輸出端連接有m個(gè)下位機(jī)CPU，m個(gè)下位機(jī)CPU與主控制器之間采用串行通訊，下位機(jī)CPU的輸出端串聯(lián)有n個(gè)移位寄存器，各個(gè)移位寄存器分別并行連接在電磁驅(qū)動(dòng)板上。作為優(yōu)選，每個(gè)下位機(jī)CPU和移位寄存器之間還串聯(lián)有一個(gè)驅(qū)動(dòng)芯片，驅(qū)動(dòng)芯片輸入的信號(hào)和輸出的信號(hào)一一對(duì)應(yīng)，其作用是不改變信號(hào)的邏輯值，提高信號(hào)的可靠性。作為優(yōu)選，所述裝置還包括m個(gè)存儲(chǔ)器，每個(gè)存儲(chǔ)器與對(duì)應(yīng)的下位機(jī)CPU相連，當(dāng)需要存儲(chǔ)的數(shù)據(jù)比較大，下位機(jī)CPU本身的存儲(chǔ)容量不夠時(shí)，下位機(jī)CPU就可以將所有數(shù)據(jù)存儲(chǔ)在外置存儲(chǔ)器中。電子提花機(jī)設(shè)有m個(gè)電磁驅(qū)動(dòng)板，每個(gè)下位機(jī)CPU對(duì)應(yīng)的n個(gè)移位寄存器并行連接在同一塊提花機(jī)電磁驅(qū)動(dòng)板上。所述下位機(jī)CPU采用51系列單片機(jī)。所述主控制器采用型號(hào)為STM32F103的處理芯片。主處理器除了將花型數(shù)據(jù)串行傳送給下位機(jī)CPU之外，在各個(gè)下位機(jī)CPU每正確移位一緯數(shù)據(jù)給移位寄存器之時(shí)，主處理器還需要提供一個(gè)同步時(shí)鐘信號(hào)給各下位機(jī)CPU，使所有移位寄存器并行端的數(shù)據(jù)構(gòu)成一緯完整的數(shù)據(jù)同時(shí)輸出。采用上述裝置的電子提花機(jī)數(shù)據(jù)傳輸方法，包括如下步驟1)首先，主控制器根據(jù)下位機(jī)CPU的個(gè)數(shù)m，將電子提花機(jī)需要傳輸?shù)恼麄€(gè)花型數(shù)據(jù)N按針數(shù)順序分離成m組，分別通過(guò)串行通訊傳送到m個(gè)下位機(jī)CPU內(nèi)置或外置存儲(chǔ)器中，每個(gè)下位機(jī)CPU內(nèi)置或外置存儲(chǔ)器數(shù)據(jù)存儲(chǔ)容量至少為N/m位；
2)當(dāng)主控制器將整個(gè)花型數(shù)據(jù)傳輸?shù)絤個(gè)存儲(chǔ)器中之后，電子提花機(jī)提花工作開(kāi)始，m組下位機(jī)CPU及對(duì)應(yīng)的移位寄存器同時(shí)獨(dú)立工作，存儲(chǔ)器中的第I緯數(shù)據(jù)通過(guò)移位寄存器串行移位到到各個(gè)移位寄存器中，m*n個(gè)移位寄存器的總位數(shù)大于等于每一纟韋的針數(shù)；
3)當(dāng)下位機(jī)CPU輸出第2緯數(shù)據(jù)之前，下位機(jī)CPU先輸出控制信號(hào)(STB)鎖存第一緯的數(shù)據(jù)，然后在移位時(shí)鐘(CLK)的作用下通過(guò)(D-IN)串行輸出第2緯數(shù)據(jù)，同時(shí)第I緯數(shù)據(jù)通過(guò)移位寄存器串行移出，通過(guò)(D-OUT)返回至下位機(jī)CPU內(nèi)置或外置存儲(chǔ)器中的第I緯數(shù)據(jù)比較，如果正確，則所有下位機(jī)CPU將在主控器的同步時(shí)鐘信號(hào)來(lái)臨之際使輸出 控制信號(hào)(OE)有效，使所有的寄存器將第I緯數(shù)據(jù)輸出，驅(qū)動(dòng)提花機(jī)電磁驅(qū)動(dòng)板，進(jìn)行第I緯的提花動(dòng)作，如果錯(cuò)誤，則進(jìn)入錯(cuò)誤中斷，重新輸出第I緯數(shù)據(jù)。如此過(guò)程傳完一個(gè)花型，然后重復(fù)。在上述步驟2)中，存儲(chǔ)器中的數(shù)據(jù)在移入移位寄存器前，先經(jīng)過(guò)驅(qū)動(dòng)芯片進(jìn)行信號(hào)放大。在上述步驟3)中，在移位寄存器向電磁驅(qū)動(dòng)板發(fā)送每一緯的數(shù)據(jù)前，該緯數(shù)據(jù)都需要經(jīng)過(guò)下位機(jī)CPU檢驗(yàn)，即當(dāng)移位寄存器串行輸出第i緯數(shù)據(jù)時(shí)，i-1緯的數(shù)據(jù)移位返回至下位機(jī)CPU，下位機(jī)CPU將返回的數(shù)據(jù)與原來(lái)存儲(chǔ)的數(shù)據(jù)比較，如果兩者一致，則將第i-1緯數(shù)據(jù)并行輸出給電磁驅(qū)動(dòng)板，如果不一致，下位機(jī)CPU則重新輸出第i-1緯數(shù)據(jù)。采用上述電子提花機(jī)數(shù)據(jù)傳輸裝置進(jìn)行數(shù)據(jù)傳輸時(shí)，因?yàn)榕鋫溆衜組下位機(jī)CPU和移位寄存器，可以先將整個(gè)花型的N個(gè)數(shù)據(jù)分別傳輸?shù)絤個(gè)下位機(jī)CPU的存儲(chǔ)器中，將針數(shù)為N的電子提花機(jī)轉(zhuǎn)換為N/m針數(shù)提花機(jī)，使傳輸時(shí)間縮短到原來(lái)的1/m，而且，主控制器將所有花型數(shù)據(jù)傳輸給下位機(jī)CPU后，除了發(fā)送同步時(shí)鐘信號(hào)外，不再與下位機(jī)CPU進(jìn)行通訊，大大提高了工作效率，解決了大針數(shù)電子提花機(jī)數(shù)據(jù)多，速度慢的問(wèn)題。此外，下位機(jī)CPU的傳輸數(shù)據(jù)檢測(cè)功能，可以將數(shù)據(jù)錯(cuò)誤率降到最低，提高電子提花機(jī)的提花效率。以下結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明做進(jìn)一步詳細(xì)描述。


圖I為本實(shí)施例的電子提花機(jī)數(shù)據(jù)傳輸裝置的電路原理 圖2為本實(shí)施例的電子提花機(jī)數(shù)據(jù)傳輸裝置其中一組電路元器件圖。標(biāo)號(hào)說(shuō)明
主控制器I ;下位機(jī)CPU2 ;驅(qū)動(dòng)芯片3 ;移位寄存器4 ;存儲(chǔ)器5 ;提花機(jī)電磁驅(qū)動(dòng)板6。
具體實(shí)施例方式如圖I所示，電子提花機(jī)數(shù)據(jù)傳輸裝置，包括主控制器I、下位機(jī)CPU2和移位寄存器4。其中，主控制器I的輸出端連接有m個(gè)下位機(jī)CPU2，m個(gè)下位機(jī)CPU2與主控制器I之間采用串行通訊，下位機(jī)CPU2的輸出端串聯(lián)有n個(gè)移位寄存器4，各個(gè)移位寄存器4分別并行連接在電磁驅(qū)動(dòng)板6上。
在本實(shí)施例中，每個(gè)下位機(jī)CPU2和移位寄存器4之間還串聯(lián)有一個(gè)型號(hào)為2804驅(qū)動(dòng)芯片3，驅(qū)動(dòng)芯片3輸入的信號(hào)和輸出的信號(hào)一一對(duì)應(yīng)，其作用是不改變信號(hào)的邏輯值，提高信號(hào)的可靠性。上述裝置還包括m個(gè)存儲(chǔ)器5，每個(gè)存儲(chǔ)器5與對(duì)應(yīng)的下位機(jī)CPU2相連，當(dāng)需要存儲(chǔ)的數(shù)據(jù)比較大，下位機(jī)CPU2本身的存儲(chǔ)容量不夠時(shí)，下位機(jī)CPU2就可以將所有數(shù)據(jù)存儲(chǔ)在外置存儲(chǔ)器中。在本發(fā)明中，采用下位機(jī)CPU2自帶的存儲(chǔ)器或者外置存儲(chǔ)器都是可行的。電子提花機(jī)設(shè)有m個(gè)電磁驅(qū)動(dòng)板6，每個(gè)下位機(jī)CPU2對(duì)應(yīng)的n個(gè)移位寄存器4并行連接在同一塊提花機(jī)電磁驅(qū)動(dòng)板上。下位機(jī)CPU2可以采用多種型號(hào)的單片機(jī)，在本實(shí)施例中，采用51系列單片機(jī)。所述主控制器I可以采用多種微處理器，本本實(shí)施例中，具體采用型號(hào)為 STM32F103的處理芯片。主處理器I除了將花型數(shù)據(jù)串行傳送給下位機(jī)CPU2之外，在各個(gè)下位機(jī)CPU2每正確移位一緯數(shù)據(jù)給移位寄存器4之時(shí)，主處理器I還需要提供一個(gè)同步時(shí)鐘信號(hào)給各下位機(jī)CPU2，使所有移位寄存器4并行端的數(shù)據(jù)構(gòu)成一緯完整的數(shù)據(jù)同時(shí)輸出。移位寄存器可以根據(jù)實(shí)際需求采用多種型號(hào)的移位寄存器，只要能使m*n個(gè)移位寄存器4的總位數(shù)大于等于每一緯的針數(shù)。在本實(shí)施例中，具體采用型號(hào)為4094的移位寄存器。采用上述裝置的電子提花機(jī)數(shù)據(jù)傳輸方法，包括如下步驟
1)首先，主控制器I根據(jù)下位機(jī)CPU2的個(gè)數(shù)m，將電子提花機(jī)需要傳輸?shù)恼麄€(gè)花型數(shù)據(jù)N按針數(shù)順序分離成m組，分別通過(guò)串行通訊傳送到m個(gè)下位機(jī)CPU2內(nèi)置或外置存儲(chǔ)器5中，每個(gè)下位機(jī)CPU2內(nèi)置或外置存儲(chǔ)器5數(shù)據(jù)存儲(chǔ)容量至少為N/m位；
2)當(dāng)主控制器I將整個(gè)花型數(shù)據(jù)傳輸?shù)絤個(gè)存儲(chǔ)器5中之后，電子提花機(jī)提花工作開(kāi)始，m組下位機(jī)CPU2及對(duì)應(yīng)的移位寄存器4同時(shí)獨(dú)立工作，存儲(chǔ)器5中的第I緯數(shù)據(jù)通過(guò)移位寄存器4串行移位到到各個(gè)移位寄存器4中，m*n個(gè)移位寄存器4的總位數(shù)大于等于每一緯的針數(shù)；
3)當(dāng)下位機(jī)CPU2輸出第2緯數(shù)據(jù)之前，下位機(jī)CPU2先輸出控制信號(hào)(STB)鎖存第一緯的數(shù)據(jù)，然后在移位時(shí)鐘(CLK)的作用下通過(guò)(D-IN)串行輸出第2緯數(shù)據(jù)，同時(shí)第I緯數(shù)據(jù)通過(guò)移位寄存器4串行移出，通過(guò)(D-OUT)返回至下位機(jī)CPU2的外置存儲(chǔ)器5中的第I緯數(shù)據(jù)比較，如果正確，則所有下位機(jī)CPU2將在主控器I的同步時(shí)鐘信號(hào)來(lái)臨之際使輸出控制信號(hào)(OE)有效，使所有的移位寄存器4將第I緯數(shù)據(jù)輸出，驅(qū)動(dòng)提花機(jī)電磁驅(qū)動(dòng)板6，進(jìn)行第I緯的提花動(dòng)作，如果錯(cuò)誤，則進(jìn)入錯(cuò)誤中斷，重新輸出第I緯數(shù)據(jù)。如此過(guò)程傳完一個(gè)花型，然后重復(fù)。在上述步驟2)中，存儲(chǔ)器中的數(shù)據(jù)在移入移位寄存器4前，先經(jīng)過(guò)驅(qū)動(dòng)芯片3進(jìn)行信號(hào)放大。在上述步驟3 )中，在移位寄存器4向電磁驅(qū)動(dòng)板6發(fā)送每一緯的數(shù)據(jù)前，該緯數(shù)據(jù)都需要經(jīng)過(guò)下位機(jī)CPU2檢驗(yàn)，即當(dāng)移位寄存器4串行輸出第i緯數(shù)據(jù)時(shí)，i-1緯的數(shù)據(jù)移位返回至下位機(jī)CPU2，下位機(jī)CPU2將返回的數(shù)據(jù)與原來(lái)存儲(chǔ)的數(shù)據(jù)比較，如果兩者一致，則將第i-1緯數(shù)據(jù)并行輸出給電磁驅(qū)動(dòng)板6，如果不一致，下位機(jī)CPU2則重新輸出第i-1緯數(shù)據(jù)。上述實(shí)施例和圖式并非限定本發(fā)明的產(chǎn)品形態(tài)和式樣，任何所屬技術(shù)領(lǐng)域的普通技術(shù)人員對(duì)其所做的適當(dāng)變化或修飾，皆應(yīng)視為不脫離 本發(fā)明的專利范疇。
權(quán)利要求
1.電子提花機(jī)數(shù)據(jù)傳輸裝置，其特征在于電子提花機(jī)數(shù)據(jù)傳輸裝置，包括主控制器、下位機(jī)CPU和移位寄存器；主控制器的輸出端連接有m個(gè)下位機(jī)CPU，m個(gè)下位機(jī)CPU與主控制器之間采用串行通訊，下位機(jī)CPU的輸出端串聯(lián)有n個(gè)移位寄存器，各個(gè)移位寄存器分別并行連接在電磁驅(qū)動(dòng)板上。
2.如權(quán)利要求I所述的電子提花機(jī)數(shù)據(jù)傳輸裝置，其特征在于每個(gè)下位機(jī)CPU和移位寄存器之間還串聯(lián)有一個(gè)驅(qū)動(dòng)芯片，驅(qū)動(dòng)芯片輸入的信號(hào)和輸出的信號(hào)對(duì)應(yīng)。
3.如權(quán)利要求I所述的電子提花機(jī)數(shù)據(jù)傳輸裝置，其特征在于所述裝置還包括m個(gè)存儲(chǔ)器，每個(gè)存儲(chǔ)器與對(duì)應(yīng)的下位機(jī)CPU相連。
4.如權(quán)利要求I所述的電子提花機(jī)數(shù)據(jù)傳輸裝置，其特征在于電子提花機(jī)設(shè)有m個(gè)電磁驅(qū)動(dòng)板，每個(gè)下位機(jī)CPU對(duì)應(yīng)的n個(gè)移位寄存器并行連接在同一塊提花機(jī)電磁驅(qū)動(dòng)板上。
5.如權(quán)利要求I所述的電子提花機(jī)數(shù)據(jù)傳輸裝置，其特征在于所述下位機(jī)CPU采用51系列單片機(jī)。
6.如權(quán)利要求I所述的電子提花機(jī)數(shù)據(jù)傳輸裝置，其特征在于所述主控制器采用型號(hào)為STM32F103的處理芯片。
7.電子提花機(jī)數(shù)據(jù)傳輸方法，其特征在于包括如下步驟 1)首先，主控制器根據(jù)下位機(jī)CPU的個(gè)數(shù)m，將電子提花機(jī)需要傳輸?shù)恼麄€(gè)花型數(shù)據(jù)N按針數(shù)順序分離成m組，分別通過(guò)串行通訊傳送到m個(gè)下位機(jī)CPU內(nèi)置或外置存儲(chǔ)器中，每個(gè)下位機(jī)CPU內(nèi)置或外置存儲(chǔ)器數(shù)據(jù)存儲(chǔ)容量至少為N/m位； 2)當(dāng)主控制器將整個(gè)花型數(shù)據(jù)傳輸?shù)絤個(gè)存儲(chǔ)器中之后，電子提花機(jī)提花工作開(kāi)始，m組下位機(jī)CPU及對(duì)應(yīng)的移位寄存器同時(shí)獨(dú)立工作，存儲(chǔ)器中的第I緯數(shù)據(jù)通過(guò)移位寄存器串行移位到到各個(gè)移位寄存器中，m*n個(gè)移位寄存器的總位數(shù)大于等于每一緯的針數(shù)； 3)當(dāng)下位機(jī)CPU輸出第2緯數(shù)據(jù)之前，下位機(jī)CPU先輸出控制信號(hào)(STB)鎖存第一緯的數(shù)據(jù)，然后在移位時(shí)鐘(CLK)的作用下通過(guò)(D-IN)串行輸出第2緯數(shù)據(jù)，同時(shí)第I緯數(shù)據(jù)通過(guò)移位寄存器串行移出，通過(guò)(D-OUT)返回至下位機(jī)CPU內(nèi)置或外置存儲(chǔ)器中的第I緯數(shù)據(jù)比較，如果正確，則所有下位機(jī)CPU將在主控器的同步時(shí)鐘信號(hào)來(lái)臨之際使輸出控制信號(hào)(OE)有效，使所有的寄存器將第I緯數(shù)據(jù)輸出，驅(qū)動(dòng)提花機(jī)電磁驅(qū)動(dòng)板，進(jìn)行第I緯的提花動(dòng)作，如果錯(cuò)誤，則進(jìn)入錯(cuò)誤中斷，重新輸出第I緯數(shù)據(jù)，如此過(guò)程傳完一個(gè)花型，然后重復(fù)。
8.如權(quán)利要求7所述的電子提花機(jī)數(shù)據(jù)傳輸方法，其特征在于在上述步驟2)中，存儲(chǔ)器中的數(shù)據(jù)在移入移位寄存器前，先經(jīng)過(guò)驅(qū)動(dòng)芯片進(jìn)行信號(hào)放大。
9.如權(quán)利要求7所述的電子提花機(jī)數(shù)據(jù)傳輸方法，其特征在于在上述步驟3)中，在移位寄存器向電磁驅(qū)動(dòng)板發(fā)送每一緯的數(shù)據(jù)前，該緯數(shù)據(jù)都需要經(jīng)過(guò)下位機(jī)CPU檢驗(yàn)，SP當(dāng)移位寄存器串行輸出第i緯數(shù)據(jù)時(shí)，i-1緯的數(shù)據(jù)移位返回至下位機(jī)CPU，下位機(jī)CPU將返回的數(shù)據(jù)與原來(lái)存儲(chǔ)的數(shù)據(jù)比較，如果兩者一致，則將第i_l緯數(shù)據(jù)并行輸出給電磁驅(qū)動(dòng)板，如果不一致，下位機(jī)CPU則重新輸出第i-1緯數(shù)據(jù)。
全文摘要
本發(fā)明公開(kāi)一種電子提花機(jī)數(shù)據(jù)傳輸裝置及方法，屬于提花機(jī)控制技術(shù)領(lǐng)域，所述裝置包括一主控制器、m個(gè)下位機(jī)CPU、m個(gè)驅(qū)動(dòng)芯片、m*n個(gè)移位寄存器以及m個(gè)存儲(chǔ)器，所述裝置工作時(shí)，先將整個(gè)花型的N個(gè)數(shù)據(jù)分別傳輸?shù)絤個(gè)下位機(jī)CPU的存儲(chǔ)器中，然后通過(guò)移位寄存器統(tǒng)一傳輸?shù)教峄C(jī)電磁驅(qū)動(dòng)板。將針數(shù)為N的電子提花機(jī)轉(zhuǎn)換為N/m針數(shù)提花機(jī)，使傳輸時(shí)間縮短到原來(lái)的1/m，大大提高了工作效率，解決了大針數(shù)電子提花機(jī)數(shù)據(jù)多，速度慢的問(wèn)題。此外，下位機(jī)CPU的傳輸數(shù)據(jù)檢測(cè)功能，可以將數(shù)據(jù)錯(cuò)誤率降到最低，提高電子提花機(jī)的提花效率。
文檔編號(hào)G05B19/042GK102749872SQ20121024823
公開(kāi)日2012年10月24日 申請(qǐng)日期2012年7月18日 優(yōu)先權(quán)日2012年7月18日
發(fā)明者盧雪萍 申請(qǐng)人:紹興文理學(xué)院