一種調(diào)試系統(tǒng)及方法
【專利摘要】本發(fā)明涉及一種調(diào)試系統(tǒng)及方法，其中調(diào)試系統(tǒng)包括：核簇、數(shù)據(jù)池、數(shù)據(jù)采集模塊、數(shù)據(jù)傳輸模塊、時鐘管理模塊和調(diào)試處理模塊；核簇包括至少一個IP核，IP核包括至少一個集成元件；時鐘管理模塊用于產(chǎn)生時鐘信號驅(qū)動所述IP核中的集成元件和數(shù)據(jù)采集模塊工作；數(shù)據(jù)采集模塊用于采集所述IP核中集成元件的數(shù)據(jù)獲得采樣數(shù)據(jù)，并將所述采樣數(shù)據(jù)通過數(shù)據(jù)傳輸模塊傳輸給調(diào)試處理模塊；調(diào)試處理模塊用于對接收到的采樣數(shù)據(jù)進(jìn)行處理，并產(chǎn)生相應(yīng)的調(diào)試數(shù)據(jù)通過數(shù)據(jù)傳輸模塊傳輸給所述數(shù)據(jù)池；數(shù)據(jù)池對所述調(diào)試數(shù)據(jù)進(jìn)行處理，并將處理后的數(shù)據(jù)加載到對應(yīng)的所述集成元件的輸入。本發(fā)明能夠提高調(diào)測的效率和準(zhǔn)確性。
【專利說明】一種調(diào)試系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及芯片測試領(lǐng)域，尤其涉及一種調(diào)試系統(tǒng)及方法。
【背景技術(shù)】
[0002]隨著摩爾定律逐漸失效和集成電路的特征尺寸接近物理極限，功耗和應(yīng)用的多樣性、產(chǎn)品的推出周期應(yīng)市場之需進(jìn)一步縮短，已促使SOC (System on Chip,片上系統(tǒng))已成為目前主流的集成電路設(shè)計(jì)方法學(xué)。在力爭將海量運(yùn)算量和控制靈活性集于一身時，又要適應(yīng)某些特殊算法(因?yàn)闀r延太緊或者吞吐量太大，或二者兼而有之)時，DSP配合CPU，在加上某些特殊的硬件加速器，以及各種互聯(lián)結(jié)構(gòu)和外設(shè)IP構(gòu)成的SOC系統(tǒng)，已成為目前SOC系統(tǒng)的主流設(shè)計(jì)和實(shí)現(xiàn)方法。然而如何對集成有多個DSP、CPU以及多個硬件加速器的SOC芯片進(jìn)行跟蹤和調(diào)試，是一個非常棘手的問題。由于所要觀測的控制信號繁多，數(shù)據(jù)信號量太大，所以一般的調(diào)測系統(tǒng)難以滿足速度和吞吐量的要求，也沒有辦法進(jìn)行裁剪，并且現(xiàn)有技術(shù)中單獨(dú)對CPU、DSP和硬件加速器的進(jìn)行調(diào)試，效率非常低，并且不精確。

【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的主要技術(shù)問題是，提供一種調(diào)試系統(tǒng)及方法，能夠提高調(diào)測的效率和準(zhǔn)確性。
[0004]為解決上述技術(shù)問題，本發(fā)明提供一種調(diào)試系統(tǒng)，其具體技術(shù)方案如下:
[0005]一種調(diào)試系統(tǒng)，其特征在于，包括:核簇、數(shù)據(jù)池、數(shù)據(jù)采集模塊、數(shù)據(jù)傳輸模塊、時鐘管理模塊和調(diào)試處理模塊；所述核簇包括至少一個IP核，所述IP核包括至少一個集成元件；所述時鐘管理模塊用于產(chǎn)生時鐘信號驅(qū)動所述IP核中的集成元件和所述數(shù)據(jù)采集模塊工作；所述數(shù)據(jù)采集模塊用于采集所述IP核中集成元件的數(shù)據(jù)獲得采樣數(shù)據(jù)，并將所述采樣數(shù)據(jù)通過所述數(shù)據(jù)傳輸模塊傳輸給所述調(diào)試處理模塊；所述調(diào)試處理模塊用于對接收到的采樣數(shù)據(jù)進(jìn)行處理，并產(chǎn)生相應(yīng)的調(diào)試數(shù)據(jù)通過所述數(shù)據(jù)傳輸模塊傳輸給所述數(shù)據(jù)池；所述數(shù)據(jù)池用于對所述調(diào)試數(shù)據(jù)進(jìn)行處理，并將處理后的數(shù)據(jù)加載到對應(yīng)的所述集成兀件的輸入。
[0006]進(jìn)一步地，所述調(diào)試數(shù)據(jù)至少包括:加載數(shù)據(jù)和命令參數(shù)配置數(shù)據(jù)中的一種；所述數(shù)據(jù)池用于對所述加載數(shù)據(jù)進(jìn)行預(yù)定的數(shù)據(jù)格式轉(zhuǎn)換，和/或?qū)λ雒顓?shù)配置數(shù)據(jù)進(jìn)行解析。
[0007]進(jìn)一步地，所述數(shù)據(jù)采集模塊包括:多路選擇器和用于控制寄存器；所述控制寄存器用于在所述數(shù)據(jù)池的配置下，產(chǎn)生控制信號給所述多路選擇器；所述多路選擇器用于根據(jù)所述控制信號，選擇相應(yīng)的采樣數(shù)據(jù)傳輸給所述數(shù)據(jù)傳輸模塊。
[0008]進(jìn)一步地，所述數(shù)據(jù)傳輸模塊包括:數(shù)據(jù)緩存模塊和總線橋；所述數(shù)據(jù)緩存模塊用于在所述時鐘管理模塊的驅(qū)動下緩存所述數(shù)據(jù)模塊輸出的采樣數(shù)據(jù)和所述調(diào)試處理模塊產(chǎn)生的調(diào)試數(shù)據(jù)；所述總線橋用于在所述時鐘管理模塊的驅(qū)動下在所述數(shù)據(jù)緩存模塊與所述調(diào)試處理模塊之間傳輸數(shù)據(jù)。[0009]進(jìn)一步地，所述數(shù)據(jù)緩存模塊包括第一 FIFO數(shù)據(jù)緩存器和第一 FIFO緩存控制器；所述第一 FIFO緩存控制器用于控制所述第一 FIFO數(shù)據(jù)緩存器對采樣數(shù)據(jù)進(jìn)行緩存和輸出；所述第一 FIFO數(shù)據(jù)緩存器用于在時鐘管理模塊的驅(qū)動下緩存所述數(shù)據(jù)模塊輸出的采樣數(shù)據(jù)，并且當(dāng)產(chǎn)生將滿信號時，將將滿信號傳輸?shù)剿鰰r鐘管理模塊；所述時鐘管理模塊還用于根據(jù)所述將滿信號關(guān)閉對應(yīng)的所述集成元件。
[0010]進(jìn)一步地，所述數(shù)據(jù)緩存模塊還包括第二 FIFO數(shù)據(jù)緩存器和第二 FIFO緩存控制器；所述第二緩存控制器用于控制所述第二 FIFO數(shù)據(jù)緩存器對所述調(diào)試數(shù)據(jù)進(jìn)行緩存和輸出；所述第二 FIFO數(shù)據(jù)緩存器用于在所述時鐘管理模塊的驅(qū)動下緩存所述調(diào)試數(shù)據(jù)，并且當(dāng)產(chǎn)生將滿信號時，將將滿信號傳輸給所述調(diào)試處理模塊；所述調(diào)試處理模塊還用于接收到將滿信號后停止發(fā)送調(diào)試數(shù)據(jù)給所述第二 FIFO數(shù)據(jù)緩存器。
[0011]進(jìn)一步地，所述IP核包括CUP、DSP和硬件加速器中的至少一種集成元件。
[0012]同樣為解決上述的技術(shù)問題本發(fā)明還提供了一種調(diào)試方法，其具體的技術(shù)方案如下:
[0013]一種調(diào)試方法，其特征在于，包括以下步驟:
[0014]在時鐘管理模塊的驅(qū)動下采集核簇中至少一個IP核中的至少一個集成元件的數(shù)據(jù)獲得采樣數(shù)據(jù)；
[0015]對采樣數(shù)據(jù)進(jìn)行處理產(chǎn)生相應(yīng)的調(diào)試數(shù)據(jù)；
[0016]對所述調(diào)試數(shù)據(jù)進(jìn)行處理，將處理后的調(diào)試數(shù)據(jù)加載到對應(yīng)的所述集成元件的輸入。
[0017]進(jìn)一步地，所述采集核簇中至少一個IP核中的至少一個集成元件的數(shù)據(jù)之后，對采集到的數(shù)據(jù)進(jìn)行處理之前還包括:
[0018]根據(jù)接收的控制信號選擇出相應(yīng)的采樣數(shù)據(jù)。
[0019]進(jìn)一步地，所述調(diào)試數(shù)據(jù)至少包括:加載數(shù)據(jù)和命令參數(shù)配置數(shù)據(jù)中的一種；
[0020]所述對所述調(diào)試數(shù)據(jù)進(jìn)行處理具體包括:
[0021]對所述加載數(shù)據(jù)進(jìn)行預(yù)定的數(shù)據(jù)格式轉(zhuǎn)換，和/或解析所述命令參數(shù)配置數(shù)據(jù)。
[0022]本發(fā)明的有益效果是:
[0023]本發(fā)明提供的一種調(diào)試系統(tǒng)及方法能夠有效的對多核集成電路進(jìn)行調(diào)測。在設(shè)置由多核組成的核簇，可以實(shí)現(xiàn)對統(tǒng)一的對IP核中的集成元件進(jìn)行調(diào)測，解決多核調(diào)測的問題；設(shè)置時鐘管理模塊，是系統(tǒng)的中的各個模塊在均在時鐘管理模塊的控制下工作，可以提高了系統(tǒng)的調(diào)測速度降低能耗；在數(shù)據(jù)采集模塊中設(shè)置多路選擇器，可以根據(jù)需求配置選擇需要測試的采樣信號；設(shè)置數(shù)據(jù)緩存模塊用來緩存調(diào)測數(shù)據(jù)和采樣數(shù)據(jù)，便于提高調(diào)測的穩(wěn)定性和準(zhǔn)確性，同時在數(shù)據(jù)緩存模塊中設(shè)置第一 FIFO緩存器，并將其將滿信號傳輸給時鐘管理模塊進(jìn)行處理，可以實(shí)現(xiàn)動態(tài)調(diào)測功能。
【專利附圖】

【附圖說明】
[0024]圖1為本發(fā)明實(shí)施例調(diào)試系統(tǒng)的一種結(jié)構(gòu)示意圖；
[0025]圖2為本發(fā)明實(shí)施例中核簇的結(jié)構(gòu)示意圖；
[0026]圖3為本發(fā)明實(shí)施例中數(shù)據(jù)采集模塊對信號采樣的示意圖；
[0027]圖4為本發(fā)明實(shí)施例數(shù)據(jù)池下行數(shù)據(jù)的格式表；[0028]圖5為本發(fā)明實(shí)施例中數(shù)據(jù)采集模塊的結(jié)構(gòu)示意圖；
[0029]圖6為本發(fā)明實(shí)施例調(diào)試系統(tǒng)的另一種結(jié)構(gòu)示意圖
[0030]圖7為本發(fā)明實(shí)施例中數(shù)據(jù)緩存模塊的結(jié)構(gòu)示意圖；
[0031]圖8為本發(fā)明實(shí)施例中時鐘管理模塊的結(jié)構(gòu)示意圖；
[0032]圖9為本發(fā)明實(shí)施例中總線橋的結(jié)構(gòu)示意圖；
[0033]圖10為本發(fā)明實(shí)施例調(diào)試方法的流程圖。
【具體實(shí)施方式】
[0034]下面通過【具體實(shí)施方式】結(jié)合附圖對本發(fā)明作進(jìn)一步詳細(xì)說明。
[0035]本實(shí)施例描述的調(diào)試系統(tǒng)，如圖1所示，包括:核簇、數(shù)據(jù)池、數(shù)據(jù)采集模塊、數(shù)據(jù)傳輸模塊、時鐘管理模塊和調(diào)試處理模塊，這6個模塊配合完成調(diào)試,其中:
[0036]所述核簇包括至少一個IP核,所述IP核包括至少一個集成元件；
[0037]所述時鐘管理模塊用于產(chǎn)生時鐘信號驅(qū)動所述IP核中的集成元件和所述數(shù)據(jù)采集模塊工作；
[0038]所述數(shù)據(jù)采集模塊用于采集所述IP核中集成元件的數(shù)據(jù)獲得采樣數(shù)據(jù)，并將所述采樣數(shù)據(jù)通過所述數(shù)據(jù)傳輸模塊傳輸給所述調(diào)試處理模塊；
[0039]所述調(diào)試處理模塊用于對接收到的采樣數(shù)據(jù)進(jìn)行處理，并產(chǎn)生相應(yīng)的調(diào)試數(shù)據(jù)通過所述數(shù)據(jù)傳輸模塊傳輸給所述數(shù)據(jù)池；所述數(shù)據(jù)池用于對所述調(diào)試數(shù)據(jù)進(jìn)行處理，并將處理后的數(shù)據(jù)加載到對應(yīng)的所述集成元件的輸入。
[0040]本實(shí)施例的調(diào)試系統(tǒng)可以對各種集成電路進(jìn)行調(diào)試，比較對SOC芯片進(jìn)行調(diào)試。
[0041]核簇是本實(shí)施例的調(diào)試跟蹤對象,核簇的組成很靈活,包括多個IP核,其中IP核內(nèi)可以集成多個集成元件，以SOC芯片為例，一個IP核可以包括4個CPU或者4個DSP，也可以包括CPU、DSP或者硬件加速器。IP核內(nèi)的集成元件可以是CPU、DSP或者硬件加速器中的一種或多種；CPU、DSP和硬件加速器的數(shù)量和種類都不受限制。CPU和DSP可以是廠商提供的IP核，也可以是自研的IP核；硬件加速器指的是廠商提供或者自研的可以完成某種功能的邏輯電路。這些CPU、DSP和硬件加速器可以支持或者不支持中斷功能。如圖2所示，核簇包括的IP核包括:IPO-1Pn，時鐘管理模塊的時鐘信號加載在每個IP核的時鐘輸入端。當(dāng)時鐘管理模塊控制IP核和數(shù)據(jù)采樣模塊工作時，數(shù)據(jù)采樣模塊會接收到IP核(具體哪個可以人為預(yù)先設(shè)定，通過時鐘管理模塊來控制IP核來實(shí)現(xiàn))傳輸?shù)臄?shù)據(jù)，數(shù)據(jù)采集模塊將采樣數(shù)據(jù)傳輸?shù)秸{(diào)試處理模塊；調(diào)試處理模塊處理采樣數(shù)據(jù)產(chǎn)生相應(yīng)的調(diào)試數(shù)據(jù)傳輸給數(shù)據(jù)池；數(shù)據(jù)池對調(diào)試數(shù)據(jù)進(jìn)行處理并加載到對應(yīng)IP核中。采用時鐘管理模塊能夠方便管理和保持調(diào)測的穩(wěn)定性。本實(shí)施例的時鐘管理模塊是用來管理核的運(yùn)行的，其產(chǎn)生的時鐘信號作為使能信號給IP核，IP核在時鐘管理模塊的時鐘驅(qū)動下工作，同樣數(shù)據(jù)采集模塊也是在時鐘管理模塊的驅(qū)動下工作的，具體的采樣過程如圖3所示，Clk為IP_cluster正常工作的時鐘，clk_gated是時鐘管理模塊的輸出，用來對核的運(yùn)行進(jìn)行管理。在clk_gated的每個上升沿，核運(yùn)行一個時鐘，進(jìn)而將輸出送到數(shù)據(jù)采樣模塊，數(shù)據(jù)采樣模塊在elk的驅(qū)動下，對被采樣的N個數(shù)據(jù)進(jìn)行逐一采樣，從而獲得一個穩(wěn)定的采樣數(shù)據(jù)流，并將其送到調(diào)試處理模塊處理。
[0042]上述的調(diào)試數(shù)據(jù)可以至少包括:加載數(shù)據(jù)和命令參數(shù)配置數(shù)據(jù)中的一種。當(dāng)調(diào)試數(shù)據(jù)為加載數(shù)據(jù)時，數(shù)據(jù)池根據(jù)預(yù)先定義好的格式對加載數(shù)據(jù)進(jìn)行數(shù)據(jù)格式轉(zhuǎn)換，將轉(zhuǎn)換后的數(shù)據(jù)加載在集成元件的輸入。當(dāng)調(diào)試數(shù)據(jù)為命令參數(shù)配置數(shù)據(jù)時，數(shù)據(jù)池將對該命令參數(shù)配置數(shù)據(jù)進(jìn)行解析，將解析后的數(shù)據(jù)分配到對應(yīng)的集成元件。
[0043]如將由調(diào)試處理模塊到數(shù)據(jù)池方向傳輸?shù)臄?shù)據(jù)稱之為下行數(shù)據(jù)，將有數(shù)據(jù)采樣模塊到調(diào)試處理模塊方向傳輸?shù)臄?shù)據(jù)稱之為上行數(shù)據(jù)。數(shù)據(jù)池負(fù)責(zé)對下行數(shù)據(jù)進(jìn)行處理，例如根據(jù)數(shù)據(jù)的MSB來判斷數(shù)據(jù)種類，如圖4所示，從下行數(shù)據(jù)位寬為N+1位，如果data[N]為1’bO，表明data[N-1:0]是IP_cluster加載數(shù)據(jù)，數(shù)據(jù)池會根據(jù)預(yù)先定義好的格式，將數(shù)據(jù)——加載到IP_cluster的輸入；如果是data[N]為I’ bl,表明data[N_l:0]是調(diào)測命令參數(shù)配置數(shù)據(jù)則對其進(jìn)行解析將處理后的數(shù)據(jù)傳輸?shù)较鄳?yīng)的IP中相應(yīng)的集成元件(如IPO中的第一個CPU，IPl中的第二個DSP等)。
[0044]如圖5所示，為了根據(jù)用戶的需求對特定的，或者用戶感興趣的數(shù)據(jù)進(jìn)行測試，本實(shí)施例中的數(shù)據(jù)采集模塊包括多路選擇器和控制寄存器；其中多路選擇器接收核簇傳輸?shù)臄?shù)據(jù)，控制寄存器根據(jù)數(shù)據(jù)池的配置產(chǎn)生一個控制信號給多路選擇器，多路選擇器根據(jù)該控制信號選取相應(yīng)的數(shù)據(jù)進(jìn)行輸出。如對一個包括三個IP核的核簇進(jìn)行測試，其中IPO包括 2 個 CPU (CPUUCPU2), IPl 包括 3 個 DSP (DSP1、DSP2、DSP3)，IP2 包括一個 CPU (CPU3)、一個DSP (DSP4)和一個硬件加速器；用戶只要求對IPO中的第一個CUP、IPl中的第二個DSP和IP2中的硬件加速器進(jìn)行調(diào)試，具體的過程如下:
[0045]多路選擇器接收IPO、IPl 和 IP2 傳輸?shù)?d0、dl、d2、d3、d4、d5、d6、d7 數(shù)據(jù)，d0、dl為 IPO 中 2 個 CPU (CPUU CPU2)的輸出數(shù)據(jù)，d2、d3、d4 為 IPl 中三個 DSP (DSP1、DSP2、DSP3)輸出的數(shù)據(jù)，d5、d6、d7為IP2中CPU3、DSP4、硬件加速器這三個集成元件對應(yīng)的輸出數(shù)據(jù)；數(shù)據(jù)池對控制寄存器進(jìn)行配置使其產(chǎn)生選擇CPU1、DSP2、硬件加速器的控制信號，多選擇器接收器接收到該控制信號后從d0、dl、d2、d3、d4、d5、d6、d7中選取d0、d3、d7數(shù)據(jù)進(jìn)行輸出。
[0046]在實(shí)施調(diào)試過程中考慮到數(shù)據(jù)的傳輸速率和整個系統(tǒng)的穩(wěn)定性，本實(shí)施例中的數(shù)據(jù)傳輸模塊包括:數(shù)據(jù)緩存模塊和總線橋；所述數(shù)據(jù)緩存模塊用于在所述時鐘管理模塊的驅(qū)動下緩存所述數(shù)據(jù)模塊輸出的采樣數(shù)據(jù)和所述調(diào)試處理模塊產(chǎn)生的調(diào)試數(shù)據(jù)；所述總線橋用于在所述時鐘管理模塊的驅(qū)動下在所述數(shù)據(jù)緩存模塊與所述調(diào)試處理模塊之間傳輸數(shù)據(jù)。其中數(shù)據(jù)池從數(shù)據(jù)緩存模塊中讀取調(diào)試數(shù)據(jù)，數(shù)據(jù)采集模塊將采集到的數(shù)據(jù)緩存到數(shù)據(jù)緩存模塊，以對SOC芯片調(diào)試為例，調(diào)試系統(tǒng)的結(jié)構(gòu)示意圖如圖6所示，其中核簇、時鐘管理模塊、數(shù)據(jù)池、數(shù)據(jù)采集模塊、數(shù)據(jù)緩存模塊和總線橋都位于芯片上，調(diào)試處理模塊位于芯片外。
[0047]如圖7所示，為了能夠使調(diào)試系統(tǒng)能夠?qū)崿F(xiàn)動態(tài)調(diào)測功能，上述數(shù)據(jù)緩存模塊包括第一 FIFO數(shù)據(jù)緩存器和第一 FIFO緩存控制器；所述第一 FIFO緩存控制器用于控制所述第一 FIFO數(shù)據(jù)緩存器對采樣數(shù)據(jù)進(jìn)行緩存和輸出；所述第一 FIFO數(shù)據(jù)緩存器用于在時鐘管理模塊的驅(qū)動下緩存所述數(shù)據(jù)模塊輸出的采樣數(shù)據(jù)，并且當(dāng)產(chǎn)生將滿信號時，將將滿信號傳輸?shù)剿鰰r鐘管理模塊；所述時鐘管理模塊還用于根據(jù)所述將滿信號關(guān)閉對應(yīng)的所述集成元件。上行FIFO的將滿信號(almoSt_full)需要接到時鐘管理模塊，防止因?yàn)榭偩€傳輸速度較小時引起上行FIFO溢出，從而防止上行數(shù)據(jù)丟失；將滿信號需要在時鐘管理模塊中控制時鐘，在上行FIFO數(shù)據(jù)將要溢出時，almost_full有效時，將核的時鐘拉到固定電平(即關(guān)閉該時鐘對應(yīng)的集成元件)，在almost_full無效時,釋放核的時鐘,從而實(shí)現(xiàn)對核的動態(tài)調(diào)測。
[0048]進(jìn)一步的，如圖7所示為了防止總線速率太高導(dǎo)致下行加載數(shù)據(jù)丟失，所述數(shù)據(jù)緩存模塊還包括第二 FIFO數(shù)據(jù)緩存器和第二 FIFO緩存控制器；所述第二緩存控制器用于控制所述第二 FIFO數(shù)據(jù)緩存器對所述調(diào)試數(shù)據(jù)進(jìn)行緩存和輸出；所述第二 FIFO數(shù)據(jù)緩存器用于在所述時鐘管理模塊的驅(qū)動下緩存所述調(diào)試數(shù)據(jù)，并且當(dāng)產(chǎn)生將滿信號時，將將滿信號傳輸給所述調(diào)試處理模塊；所述調(diào)試處理模塊還用于接收到將滿信號后停止發(fā)送調(diào)試數(shù)據(jù)給所述第二 FIFO數(shù)據(jù)緩存器。下行FIFO的將滿信號(almoSt_full)用來防止在總線速率太高時，配置數(shù)據(jù)或者加載數(shù)據(jù)的丟失。此信號需要接到總線橋上，由總線橋?qū)⑾滦蠪IFO將滿的信號通過總線傳給調(diào)試處理模塊，調(diào)試處理模塊接收到到下行FIFO將滿的信號，停止發(fā)送調(diào)試數(shù)據(jù)至數(shù)據(jù)緩存模塊，等待將滿信號失效后繼續(xù)發(fā)送。
[0049]如圖8所示，本實(shí)施例中的時鐘管理模塊可以由時鐘門控管理(clk_gate_ctrl)，latch和與門組成；門控管理單元受計(jì)數(shù)配置寄存器(cnt_config_reg)和almost_full來控制。其中計(jì)數(shù)配置寄存器可以通過data_pool對其進(jìn)行動態(tài)配置，從而可以控制核的運(yùn)行速率和采樣速率，進(jìn)而控制調(diào)測的總體速度。Almost_full是用來在上行FIFO將滿時，對核進(jìn)行鎖定操作，防止上行數(shù)據(jù)溢出。
[0050]如圖9所示，本實(shí)施中的總線橋可以包括:總線橋接和總線對外接口。通過對外接口的多樣化可以實(shí)現(xiàn)片內(nèi)到片外數(shù)據(jù)傳輸多樣化，滿足各種與接口相對應(yīng)的調(diào)試處理模塊。總線橋選擇方式比較靈活，選用何種總線，應(yīng)根據(jù)芯片的規(guī)模大小、被測信號的數(shù)量和規(guī)模以及每塊芯片最小調(diào)測時間來進(jìn)行選擇?？偩€可以選用各種標(biāo)準(zhǔn)總線，也可以采用自定義總線。為了加快涉及進(jìn)度，建議總線對外接口模塊選用現(xiàn)成的IP核，總線橋接需要根據(jù)總線的類型進(jìn)行單獨(dú)設(shè)計(jì)。
[0051]上述調(diào)試處理模塊可以為調(diào)試跟蹤器，調(diào)試跟蹤器是人和芯片交互的界面，具有以下幾個功能:
[0052]參數(shù)設(shè)置功能；
[0053]參數(shù)轉(zhuǎn)化為標(biāo)準(zhǔn)格式功能；
[0054]提取仿真波形，將其轉(zhuǎn)化為標(biāo)準(zhǔn)調(diào)測格式功能；
[0055]對被采樣的數(shù)據(jù)具有保存功能；
[0056]能根據(jù)配置參數(shù)進(jìn)行波形恢復(fù)功能；
[0057]具有再實(shí)波形功能；
[0058]可以將實(shí)測波形與仿真波形進(jìn)行比對功能。
[0059]通過上述本發(fā)明的調(diào)試系統(tǒng)可以對實(shí)現(xiàn)以下功能:
[0060](I)解決了目前多核異構(gòu)SOC上，多個DSP、CPU、硬件加速器分別調(diào)測的問題；
[0061](2)對外調(diào)測接口具有多樣性，解決了目前調(diào)測接口種類少和速度不匹配問題；
[0062](3)采用門控時鐘的方式，提高了系統(tǒng)的調(diào)測速度；
[0063](4)提出了調(diào)測數(shù)據(jù)再恢復(fù)的方法，解決了實(shí)時波形再現(xiàn)的問題；
[0064](5)可以將已有波形轉(zhuǎn)為調(diào)測加載信號，增強(qiáng)了對系統(tǒng)的調(diào)測能力；
[0065](6)增加了實(shí)時波形和仿真波形比對功能，可進(jìn)行實(shí)時查錯。
[0066]對應(yīng)上述的調(diào)試系統(tǒng)本實(shí)施例還提供了一種調(diào)試方法，如圖10所示，包括以下步驟:
[0067]步驟101:在時鐘管理模塊的驅(qū)動下采集核簇中至少一個IP核中的至少一個集成元件的數(shù)據(jù)獲得采樣數(shù)據(jù)；
[0068]步驟102:對采樣數(shù)據(jù)進(jìn)行處理產(chǎn)生相應(yīng)的調(diào)試數(shù)據(jù)；
[0069]步驟103:對所述調(diào)試數(shù)據(jù)進(jìn)行處理，將處理后的調(diào)試數(shù)據(jù)加載到對應(yīng)的所述集成兀件的輸入。
[0070]進(jìn)一步地，在步驟101中采集核簇中至少一個I P核中的至少一個集成元件的數(shù)據(jù)之后，在步驟102之前還包括:
[0071]根據(jù)接收的控制信號選擇出相應(yīng)的采樣數(shù)據(jù)。
[0072]進(jìn)一步地，上述調(diào)試數(shù)據(jù)至少包括:加載數(shù)據(jù)和命令參數(shù)配置數(shù)據(jù)中的一種；
[0073]步驟103中對所述調(diào)試數(shù)據(jù)進(jìn)行處理具體包括:
[0074]對所述加載數(shù)據(jù)進(jìn)行預(yù)定的數(shù)據(jù)格式轉(zhuǎn)換，和/或解析所述命令參數(shù)配置數(shù)據(jù)。
[0075]以上內(nèi)容是結(jié)合具體的實(shí)施方式對本發(fā)明所作的進(jìn)一步詳細(xì)說明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說明。對于本發(fā)明所屬【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種調(diào)試系統(tǒng)，其特征在于，包括:核簇、數(shù)據(jù)池、數(shù)據(jù)采集模塊、數(shù)據(jù)傳輸模塊、時鐘管理模塊和調(diào)試處理模塊；所述核簇包括至少一個IP核，所述IP核包括至少一個集成元件；所述時鐘管理模塊用于產(chǎn)生時鐘信號驅(qū)動所述IP核中的集成元件和所述數(shù)據(jù)采集模塊工作；所述數(shù)據(jù)采集模塊用于采集所述IP核中集成元件的數(shù)據(jù)獲得采樣數(shù)據(jù)，并將所述采樣數(shù)據(jù)通過所述數(shù)據(jù)傳輸模塊傳輸給所述調(diào)試處理模塊；所述調(diào)試處理模塊用于對接收到的采樣數(shù)據(jù)進(jìn)行處理，并產(chǎn)生相應(yīng)的調(diào)試數(shù)據(jù)通過所述數(shù)據(jù)傳輸模塊傳輸給所述數(shù)據(jù)池； 所述數(shù)據(jù)池用于對所述調(diào)試數(shù)據(jù)進(jìn)行處理，并將處理后的數(shù)據(jù)加載到對應(yīng)的所述集成兀件的輸入。
2.如權(quán)利要求1所述的調(diào)試系統(tǒng)，所述調(diào)試數(shù)據(jù)至少包括:加載數(shù)據(jù)和命令參數(shù)配置數(shù)據(jù)中的一種；所述數(shù)據(jù)池用于對所述加載數(shù)據(jù)進(jìn)行預(yù)定的數(shù)據(jù)格式轉(zhuǎn)換，和/或?qū)λ雒顓?shù)配置數(shù)據(jù)進(jìn)行解析。
3.如權(quán)利要求2所述的調(diào)試系統(tǒng)，其特征在于，所述數(shù)據(jù)采集模塊包括:多路選擇器和控制寄存器；所述控制寄存器用于在所述數(shù)據(jù)池的配置下，產(chǎn)生控制信號給所述多路選擇器；所述多路選擇器用于根據(jù)所述控制信號，選擇相應(yīng)的采樣數(shù)據(jù)傳輸給所述數(shù)據(jù)傳輸模塊。
4.如權(quán)利要求1-3任一項(xiàng)所述的調(diào)試系統(tǒng)，其特征在于，所述數(shù)據(jù)傳輸模塊包括:數(shù)據(jù)緩存模塊和總線橋；所述數(shù)據(jù)緩存模塊用于在所述時鐘管理模塊的驅(qū)動下緩存所述數(shù)據(jù)模塊輸出的采樣數(shù)據(jù)和所述調(diào)試處理模塊產(chǎn)生的調(diào)試數(shù)據(jù)；所述總線橋用于在所述時鐘管理模塊的驅(qū)動下在所述數(shù)據(jù)緩存模塊與所述調(diào)試處理模塊之間傳輸數(shù)據(jù)。
5.如權(quán)利要求4所述的調(diào)試系統(tǒng)，其特征在于，所述數(shù)據(jù)緩存模塊包括第一FIFO數(shù)據(jù)緩存器和第一 FIFO緩存控制器；所述第一 FIFO緩存控制器用于控制所述第一 FIFO數(shù)據(jù)緩存器對采樣數(shù)據(jù)進(jìn)行緩存和輸出；所述第一 FIFO數(shù)據(jù)緩存器用于在時鐘管理模塊的驅(qū)動下緩存所述數(shù)據(jù)模塊輸出的采樣數(shù)據(jù)，并且當(dāng)產(chǎn)生將滿信號時，將將滿信號傳輸?shù)剿鰰r鐘管理模塊；所述時鐘管理模塊還用于根據(jù)所述將滿信號關(guān)閉對應(yīng)的所述集成元件。
6.如權(quán)利要求5所述的調(diào)試系統(tǒng)，其特征在于，所述數(shù)據(jù)緩存模塊還包括第二FIFO數(shù)據(jù)緩存器和第二 FIFO緩存控制器；所述第二緩存控制器用于控制所述第二 FIFO數(shù)據(jù)緩存器對所述調(diào)試數(shù)據(jù)進(jìn)行緩存和輸出；所述第二 FIFO數(shù)據(jù)緩存器用于在所述時鐘管理模塊的驅(qū)動下緩存所述調(diào)試數(shù)據(jù)，并且當(dāng)產(chǎn)生將滿信號時，將將滿信號傳輸給所述調(diào)試處理模塊；所述調(diào)試處理模塊還用于接收到將滿信號后停止發(fā)送調(diào)試數(shù)據(jù)給所述第二 FIFO數(shù)據(jù)緩存器。
7.如權(quán)利要求6所述的調(diào)試系統(tǒng)，其特征在于，所述IP核包括CUP、DSP和硬件加速器中的至少一種集成元件。
8.—種調(diào)試方法，其特征在于，包括以下步驟: 在時鐘管理模塊的驅(qū)動下采集核簇中至少一個IP核中的至少一個集成元件的數(shù)據(jù)獲得采樣數(shù)據(jù)； 對采樣數(shù)據(jù)進(jìn)行處理產(chǎn)生相應(yīng)的調(diào)試數(shù)據(jù)； 對所述調(diào)試數(shù)據(jù)進(jìn)行處理，將處理后的調(diào)試數(shù)據(jù)加載到對應(yīng)的所述集成元件的輸入。
9.如權(quán)利要求8所述的調(diào)試方法，其特征在于，所述采集核簇中至少一個IP核中的至少一個集成元件的數(shù)據(jù)之后，對采集到的數(shù)據(jù)進(jìn)行處理之前還包括:根據(jù)接收的控制信號選擇出相應(yīng)的采樣數(shù)據(jù)。
10.如權(quán)利要求9所述的調(diào)試方法，其特征在于，所述調(diào)試數(shù)據(jù)至少包括:加載數(shù)據(jù)和命令參數(shù)配置數(shù)據(jù)中的一種； 所述對所述調(diào)試數(shù)據(jù)進(jìn)行處理具體包括: 對所述加載數(shù)據(jù)進(jìn)行預(yù)定的數(shù)`據(jù)格式轉(zhuǎn)換，和/或解析所述命令參數(shù)配置數(shù)據(jù)。
【文檔編號】G06F11/267GK103678078SQ201210361208
【公開日】2014年3月26日 申請日期:2012年9月25日 優(yōu)先權(quán)日:2012年9月25日
【發(fā)明者】黨君禮 申請人:深圳市中興微電子技術(shù)有限公司