本申請關于一種內存系統(tǒng)。

背景技術：

1、在現(xiàn)有的服務器中，常見利用各種開關配置服務器架構。然而，由于這些架構通常很大，導致整體設備所占用的空間及成本很高，且傳輸效率降低。并且，這些架構都為固定式的，造成應用上的局限。此外，由于服務器中需傳遞多種訊號，且有些訊號需傳遞較遠的距離，容易造成訊號的損耗，且可能影響訊號的穩(wěn)定性。以服務器中的雙線內存模塊(dualin-line?memory?module，簡稱dimm)為例，為保持處理器所需要的讀取速度以及指令周期，雙線內存模塊與中央處理器的距離不能太遠，因此即發(fā)展出直接內存訪問(direct?memoryaccess，dma)。以目前服務器中的雙線內存模塊來說，一個中央處理器大致是配制12根雙線內存模塊，但服務器真正運作時，雙線內存模塊的使用率則大概都不到80％。

技術實現(xiàn)思路

1、鑒于上述，本申請?zhí)峁┮环N解決上述問題的內存系統(tǒng)。

2、依據(jù)本申請一實施例的內存系統(tǒng)，包括：內存裝置以及運算裝置。內存裝置包括計算高速鏈接開關、多個內存模塊及第一訊號校正器，計算高速連結開關連接于所述多個內存模塊及第一訊號校正器。運算裝置包括操作元件及第二訊號校正器。第二訊號校正器連接于第一訊號校正器。

3、根據(jù)本申請一或多個實施例的包括訊號校正器的內存系統(tǒng)，能夠維持訊號質量且有較低的成本。

4、以上關于本揭露內容的說明及以下實施方式的說明用以示范與解釋本申請的精神與原理，并且提供本申請專利申請范圍更進一步的解釋。

技術特征：

1.一種內存系統(tǒng)，其特征在于，包括：

2.根據(jù)權利要求1所述的內存系統(tǒng)，其特征在于，所述第一訊號校正器及所述第二訊號校正器用于校正所述多個內存模塊的其中一者產生的一初始訊號的誤差及損耗的至少一者。

3.根據(jù)權利要求1所述的內存系統(tǒng)，其特征在于，所述第一訊號校正器及所述第二訊號校正器各為一重新驅動器(redriver)。

4.根據(jù)權利要求1所述的內存系統(tǒng)，其特征在于，所述第一訊號校正器用于校正所述多個內存模塊的其中一者產生的一初始訊號的損耗以輸出一第一校正訊號至所述第二訊號校正器，所述第二訊號校正器用于校正所述第一校正訊號的損耗以輸出一第二校正訊號至所述操作元件。

5.根據(jù)權利要求1所述的內存系統(tǒng)，其特征在于，所述第一訊號校正器及所述第二訊號校正器中的一者為一重新定時器(retimer)，所述第一訊號校正器及所述第二訊號校正器中的另一者為一重新驅動器(redriver)。

6.根據(jù)權利要求1所述的內存系統(tǒng)，其特征在于，所述第一訊號校正器用于校正所述多個內存裝置的其中一者產生的一初始訊號的誤差以輸出一第一校正訊號至所述第二訊號校正器，所述第二訊號校正器用于校正所述第一校正訊號的損耗以輸出一第二校正訊號至所述操作元件。

7.根據(jù)權利要求1所述的內存系統(tǒng)，其特征在于，所述第一訊號校正器用于校正所述多個內存裝置的其中一者產生的一初始訊號的損耗以輸出一第一校正訊號至所述第一訊號校正器，所述第二訊號校正器用于校正所述第一校正訊號的誤差以輸出一第二校正訊號至所述操作元件。

技術總結
本申請?zhí)峁┮环N內存系統(tǒng)，包括：內存裝置以及運算裝置。內存裝置包括計算高速鏈接開關、多個內存模塊及第一訊號校正器，計算高速連結開關連接于所述多個內存模塊及第一訊號校正器。運算裝置包括操作元件及第二訊號校正器。第二訊號校正器連接于第一訊號校正器。

技術研發(fā)人員：錢亮熙,侯全成,陳致廷
受保護的技術使用者：英業(yè)達科技有限公司
技術研發(fā)日：
技術公布日：2025/5/15