本發(fā)明屬于數(shù)據(jù)傳輸，特別是涉及一種基于片上網(wǎng)絡(luò)和突發(fā)優(yōu)化的fpga高帶寬內(nèi)存?zhèn)鬏斚到y(tǒng)與方法。

背景技術(shù)：

1、(fpgas，field?programmable?gate?arrays)因其能效和電路可重構(gòu)性在現(xiàn)代數(shù)據(jù)中心的計(jì)算密集型應(yīng)用中表現(xiàn)出色，如在射電天文數(shù)據(jù)處理中，將配備hbm的fpgas作為實(shí)時(shí)數(shù)據(jù)采集的嵌入式解決方案。hbm(high?bandwidth?memory縮寫(xiě)，意即高帶寬內(nèi)存)的高帶寬源于其32個(gè)獨(dú)立通道，每個(gè)通道通過(guò)32個(gè)高級(jí)可擴(kuò)展接口(axi)端口連接。

2、然而，充分利用hbm帶寬面臨兩大主要挑戰(zhàn)：其一是跨接交叉開(kāi)關(guān)(crossbar)的橫向鏈路中的競(jìng)爭(zhēng)，其二是高層次綜合(hls)編譯器采用的保守突發(fā)推斷策略，上述因素限制了通道間的最大傳輸容量，使得在多通道訪問(wèn)場(chǎng)景中無(wú)帶寬損失前提下訪問(wèn)所有通道成為一項(xiàng)重大挑戰(zhàn)。

3、目前，解決通道爭(zhēng)用導(dǎo)致的帶寬退化問(wèn)題上?，F(xiàn)有技術(shù)存在的問(wèn)題是主要集中在數(shù)據(jù)重排序和片上網(wǎng)絡(luò)兩種方法，然而，這些方法要么通過(guò)引入復(fù)雜的noc(network?onchip)片上網(wǎng)絡(luò)結(jié)構(gòu)增加了復(fù)雜性，要么未能充分考慮fpga資源分配以平衡數(shù)據(jù)流轉(zhuǎn)發(fā)和計(jì)算單元，結(jié)果導(dǎo)致現(xiàn)有技術(shù)中的這些方法不適合內(nèi)存受限場(chǎng)景的部署挑戰(zhàn)，特別是片上網(wǎng)絡(luò)中的死鎖預(yù)防和吞吐量提升對(duì)性能構(gòu)成的挑戰(zhàn)。

技術(shù)實(shí)現(xiàn)思路

1、鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種基于片上網(wǎng)絡(luò)和突發(fā)優(yōu)化的fpga高帶寬內(nèi)存?zhèn)鬏斚到y(tǒng)與方法，用于解決上述現(xiàn)有技術(shù)中片上網(wǎng)絡(luò)中的死鎖預(yù)防和如何提升吞吐量的問(wèn)題。

2、第一方面，本發(fā)明提供一種基于片上網(wǎng)絡(luò)和突發(fā)優(yōu)化的fpga高帶寬內(nèi)存?zhèn)鬏斚到y(tǒng)，所述系統(tǒng)包括：

3、計(jì)算單元模塊、片上互連模塊、hbm管理模塊和hbm內(nèi)存，其中，

4、所述片上互連模塊內(nèi)設(shè)有omega網(wǎng)絡(luò)拓?fù)?，其中，所述omega網(wǎng)絡(luò)拓?fù)湟欢诉B接所述計(jì)算單元模塊，另一端連接所述hbm管理模塊，且所述omega網(wǎng)絡(luò)拓?fù)渲幸肓朔亲枞鹒ifo回壓流控機(jī)制；

5、所述hbm管理模塊與所述hbm內(nèi)存通信連接，所述hbm管理模塊內(nèi)設(shè)有細(xì)粒度突發(fā)控制單元，其中，所述細(xì)粒度突發(fā)控制單元內(nèi)包括預(yù)設(shè)的突發(fā)傳輸配置代碼類(lèi)；

6、所述計(jì)算單元模塊用于獲取定義的fpga計(jì)算單元，構(gòu)建請(qǐng)求數(shù)據(jù)包，獲取所述片上互連模塊的返回?cái)?shù)據(jù)并生成響應(yīng)數(shù)據(jù)包，其中，所述請(qǐng)求數(shù)據(jù)包中包括計(jì)算單元請(qǐng)求數(shù)據(jù)，所述響應(yīng)數(shù)據(jù)包中包括計(jì)算單元響應(yīng)數(shù)據(jù)；

7、所述片上互連模塊和所述hbm管理模塊用于傳輸通信數(shù)據(jù)，其中，所述通信數(shù)據(jù)包括hbm內(nèi)存數(shù)據(jù)、所述計(jì)算單元請(qǐng)求數(shù)據(jù)和所述計(jì)算單元響應(yīng)數(shù)據(jù)；

8、所述hbm內(nèi)存用于存儲(chǔ)所述hbm內(nèi)存數(shù)據(jù)。

9、在本技術(shù)一個(gè)可能的實(shí)現(xiàn)方式中，所述計(jì)算單元模塊通過(guò)axi總線與所述片上互聯(lián)模塊通信連接，所述片上互聯(lián)模塊通過(guò)axi總線與所述hbm管理模塊通信連接，所述hbm管理模塊通過(guò)axi總線與所述hbm內(nèi)存通信連接。

10、在本實(shí)現(xiàn)方式中，axi(advanced?extensible?interface)是一種總線協(xié)議，廣泛應(yīng)用于系統(tǒng)芯片(soc)中，尤其是在處理器、外設(shè)、存儲(chǔ)器之間的數(shù)據(jù)傳輸中，通過(guò)axi總線進(jìn)行數(shù)據(jù)傳輸，能夠支持高性能、低延遲、高帶寬的傳輸方案，并且具有并行、多通道、低功耗的特性，能夠?qū)崿F(xiàn)本技術(shù)中解決的技術(shù)問(wèn)題。

11、在本技術(shù)一個(gè)可能的實(shí)現(xiàn)方式中，引入的所述非阻塞fifo回壓流控機(jī)制用于為每個(gè)數(shù)據(jù)緩沖區(qū)分配一個(gè)有效緩沖區(qū)。

12、在本實(shí)現(xiàn)方式中，通過(guò)在omega網(wǎng)絡(luò)拓?fù)渲幸胨龇亲枞鹒ifo回壓流控機(jī)制，能夠?yàn)槊總€(gè)數(shù)據(jù)緩沖區(qū)分配一個(gè)有效緩沖區(qū)，并使用非阻塞操作檢查流狀態(tài)，從而避免了死鎖的發(fā)生，確保了數(shù)據(jù)傳輸?shù)牧鲿承?，使得omega網(wǎng)絡(luò)noc(network?on?chip)能夠在高負(fù)載下依然保持穩(wěn)定的性能。

13、在本技術(shù)一個(gè)可能的實(shí)現(xiàn)方式中，所述突發(fā)傳輸配置代碼類(lèi)用于指定突發(fā)傳輸數(shù)據(jù)長(zhǎng)度，其中，所述突發(fā)傳輸數(shù)據(jù)長(zhǎng)度符合axi通信協(xié)議的傳輸要求。

14、在本技術(shù)一個(gè)可能的實(shí)現(xiàn)方式中，所述片上互連模塊和所述hbm管理模塊還用于在對(duì)所述計(jì)算單元請(qǐng)求數(shù)據(jù)和所述計(jì)算單元響應(yīng)數(shù)據(jù)進(jìn)行傳輸?shù)耐瑫r(shí)進(jìn)行數(shù)據(jù)處理。

15、第二方面，本發(fā)明提供一種基于片上網(wǎng)絡(luò)和突發(fā)優(yōu)化的fpga高帶寬內(nèi)存?zhèn)鬏敺椒?，?yīng)用于任一項(xiàng)所述的基于片上網(wǎng)絡(luò)和突發(fā)優(yōu)化的fpga高帶寬內(nèi)存?zhèn)鬏斚到y(tǒng)，其中，方法包括：

16、初始化hbm內(nèi)存；

17、獲取用戶(hù)需求，利用預(yù)設(shè)的計(jì)算單元模塊構(gòu)建請(qǐng)求數(shù)據(jù)包；

18、利用預(yù)設(shè)的片上互連模塊和hbm管理模塊對(duì)所述請(qǐng)求數(shù)據(jù)包進(jìn)行數(shù)據(jù)傳輸，以從所述hbm內(nèi)存中讀取目標(biāo)數(shù)據(jù)；

19、將讀取的目標(biāo)數(shù)據(jù)通過(guò)所述片上互連模塊和所述hbm管理模塊進(jìn)行數(shù)據(jù)傳輸，以加載回到所述計(jì)算單元模塊；

20、在所述計(jì)算單元模塊基于所述目標(biāo)數(shù)據(jù)進(jìn)行計(jì)算完成后，將計(jì)算得到的響應(yīng)數(shù)據(jù)再通過(guò)所述片上互連模塊和所述hbm管理模塊進(jìn)行數(shù)據(jù)傳輸，并將所述響應(yīng)數(shù)據(jù)存儲(chǔ)到所述hbm內(nèi)存上。

21、在本技術(shù)一個(gè)可能的實(shí)現(xiàn)方式中，所述初始化hbm內(nèi)存，具體包括：

22、獲取原始數(shù)據(jù)集；

23、將所述原始數(shù)據(jù)集平均映射到所述hbm內(nèi)存上，其中，基于所述hbm內(nèi)存的通道數(shù)進(jìn)行平均映射。

24、在本技術(shù)一個(gè)可能的實(shí)現(xiàn)方式中，通過(guò)所述片上互連模塊和所述hbm管理模塊進(jìn)行數(shù)據(jù)傳輸時(shí)，利用所述片上互連模塊內(nèi)設(shè)有的omega網(wǎng)絡(luò)拓?fù)湟约八鰄bm管理模塊內(nèi)設(shè)有的細(xì)粒度突發(fā)控制單元對(duì)傳輸?shù)臄?shù)據(jù)進(jìn)行分配，其中，omega網(wǎng)絡(luò)拓?fù)浞峙鋽?shù)據(jù)傳輸路線，細(xì)粒度突發(fā)控制單元分配數(shù)據(jù)傳輸配置，其中，配置內(nèi)容包括單次傳輸?shù)臄?shù)據(jù)包數(shù)量。

25、第三方面，本發(fā)明提供一種電子設(shè)備，所述電子設(shè)備包括：處理器和存儲(chǔ)器；

26、所述存儲(chǔ)器用于存儲(chǔ)計(jì)算機(jī)程序；

27、所述處理器用于執(zhí)行所述存儲(chǔ)器存儲(chǔ)的計(jì)算機(jī)程序，以使所述電子設(shè)備執(zhí)行上述的基于片上網(wǎng)絡(luò)和突發(fā)優(yōu)化的fpga高帶寬內(nèi)存?zhèn)鬏敺椒ā?/p>

28、第四方面，本發(fā)明提供一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，該程序被電子設(shè)備執(zhí)行時(shí)實(shí)現(xiàn)上述的基于片上網(wǎng)絡(luò)和突發(fā)優(yōu)化的fpga高帶寬內(nèi)存?zhèn)鬏敺椒ā?/p>

29、如上所述，本發(fā)明所述的基于片上網(wǎng)絡(luò)和突發(fā)優(yōu)化的fpga高帶寬內(nèi)存?zhèn)鬏斚到y(tǒng)與方法，具有以下有益效果：

30、(1)、無(wú)死鎖確定性路由機(jī)制，其中，數(shù)據(jù)流的路由路徑是確定的，避免了動(dòng)態(tài)路由出現(xiàn)的資源消耗和決策延時(shí)問(wèn)題，非阻塞流量控制機(jī)制保證了片上網(wǎng)絡(luò)無(wú)死鎖路由，確保了數(shù)據(jù)能夠正確、快速地到達(dá)目標(biāo)位置。

31、(2)、細(xì)粒度內(nèi)存突發(fā)傳輸控制，通過(guò)顯式指定axi寫(xiě)過(guò)程寫(xiě)請(qǐng)求的內(nèi)存?zhèn)鬏數(shù)臄?shù)據(jù)長(zhǎng)度，實(shí)現(xiàn)數(shù)據(jù)的連續(xù)突發(fā)傳輸，提高了數(shù)據(jù)傳輸吞吐率。

32、(3)、解耦計(jì)算與內(nèi)存，其中，高速數(shù)據(jù)流hbm訪問(wèn)框架實(shí)現(xiàn)了計(jì)算與內(nèi)存的解耦，支持異步并行處理，提高了系統(tǒng)吞吐量。