本發(fā)明涉及一種數(shù)據(jù)讀取方法、閃存顆粒、閃存芯片、存儲(chǔ)設(shè)備、電子裝置及計(jì)算機(jī)程序產(chǎn)品。

背景技術(shù)：

1、眾所周知，與傳統(tǒng)機(jī)械硬盤(pán)（hdd）采用的“磁頭+馬達(dá)+磁盤(pán)”的機(jī)械結(jié)構(gòu)不同，固態(tài)硬盤(pán)（ssd）采用的是“閃存介質(zhì)+主控”這樣的半導(dǎo)體存儲(chǔ)芯片結(jié)構(gòu)。與傳統(tǒng)機(jī)械硬盤(pán)相比，固態(tài)硬盤(pán)具有性能好、功耗低、抗震防摔、噪聲低以及體積小等優(yōu)點(diǎn)。在使用固態(tài)硬盤(pán)進(jìn)行存儲(chǔ)的情況下，用戶(hù)存儲(chǔ)在該固態(tài)硬盤(pán)上的數(shù)據(jù)，最終都會(huì)存儲(chǔ)在非易失性的存儲(chǔ)介質(zhì)里。存儲(chǔ)介質(zhì)的特性決定了固態(tài)硬盤(pán)的主控設(shè)計(jì)和固件設(shè)計(jì)。固態(tài)硬盤(pán)使用的典型存儲(chǔ)介質(zhì)是閃存，閃存是一種非易失性存儲(chǔ)器。

2、通常而言，每個(gè)閃存芯片（target）由一個(gè)獨(dú)立的片選信號(hào)ce#控制，包括多個(gè)閃存顆粒（閃存die或者閃存lun），每個(gè)閃存顆粒有多個(gè)平面（plane），每個(gè)平面包括多個(gè)閃存塊，每個(gè)閃存塊包括多個(gè)閃存頁(yè)，每個(gè)閃存頁(yè)對(duì)應(yīng)著一條字線(xiàn)且由成千上萬(wàn)個(gè)基本存儲(chǔ)單元（例如，nmos型浮柵晶體管）構(gòu)成。在一個(gè)閃存顆粒中，讀寫(xiě)的最小單元是閃存頁(yè)。另一方面，為了增加讀取閃存的并發(fā)度而提升閃存讀取性能，采用多平面讀取操作（multi-planeread）以替代單平面讀取操作（single-plane?read）。對(duì)于多平面讀取操作來(lái)說(shuō)，不同平面上的閃存頁(yè)數(shù)據(jù)會(huì)在一個(gè)閃存讀取時(shí)間內(nèi)加載到各自的頁(yè)緩存中。如此一來(lái)，就能夠利用一個(gè)讀取時(shí)間讀取到多個(gè)閃存頁(yè)的數(shù)據(jù)，讀取數(shù)據(jù)加快。

3、圖7示出了用于多平面讀取操作的一個(gè)閃存顆粒的主要元件的示意圖，圖8和圖9示出了基于現(xiàn)有的多平面讀取操作進(jìn)行的數(shù)據(jù)讀取的時(shí)序圖，僅示出了數(shù)據(jù)從存儲(chǔ)設(shè)備向外輸出這一部分的時(shí)序圖。如圖7所示，假定圖中所示的平面plane0、平面plane1、平面plane2以及平面plane3均為本次多平面讀取操作的對(duì)象，并且假定平面plane0是數(shù)據(jù)讀取的第一平面，平面plane1是數(shù)據(jù)讀取的第二平面。

4、在此假設(shè)下，圖8是第一平面即平面plane0的某一閃存頁(yè)（設(shè)為閃存頁(yè)a）的數(shù)據(jù)在一個(gè)閃存顆粒內(nèi)部傳輸?shù)臅r(shí)序圖。具體而言，與存儲(chǔ)設(shè)備連接的對(duì)象設(shè)備向該存儲(chǔ)設(shè)備發(fā)送讀請(qǐng)求命令，這些讀請(qǐng)求命令請(qǐng)求對(duì)多個(gè)平面內(nèi)的數(shù)據(jù)進(jìn)行讀取。存儲(chǔ)設(shè)備的主控單元在接收到這些讀請(qǐng)求命令后，經(jīng)過(guò)ftl模塊的解析，確定作為讀取目標(biāo)的那個(gè)閃存顆粒。然后，存儲(chǔ)設(shè)備的主控單元向該閃存顆粒發(fā)送對(duì)應(yīng)的讀請(qǐng)求。這些讀請(qǐng)求命令被傳輸至閃存die內(nèi)部的sram，然后從sram進(jìn)一步發(fā)送至各平面。各平面在接收到這些讀請(qǐng)求命令后確定對(duì)應(yīng)的閃存頁(yè)，并且將存儲(chǔ)于閃存頁(yè)的數(shù)據(jù)先緩存至各自的頁(yè)緩存（一級(jí)緩存）。另一方面，閃存顆粒內(nèi)置的晶體振蕩器以及相位鎖定環(huán)（pll）或延遲鎖定環(huán)（dll）生成第一時(shí)鐘信號(hào)clk_0。第一時(shí)鐘信號(hào)clk_0首先被發(fā)送至位于各頁(yè)緩存與i/o接口（例如，onfi接口）之間的數(shù)據(jù)緩沖器bf（二級(jí)緩存）發(fā)出。然后，該第一時(shí)鐘信號(hào)clk_0從數(shù)據(jù)緩沖器bf發(fā)送至所有待讀取的平面。在此，將從第一時(shí)鐘信號(hào)clk_0發(fā)出到第一平面plane0的閃存頁(yè)a（準(zhǔn)確地說(shuō)，其對(duì)應(yīng)的頁(yè)緩存）的第一個(gè)數(shù)據(jù)發(fā)送至數(shù)據(jù)緩沖器bf為止的時(shí)間設(shè)為td_0。如此一來(lái)，閃存頁(yè)a對(duì)應(yīng)的頁(yè)緩存的數(shù)據(jù)在第一時(shí)鐘信號(hào)clk_0的作用下依次發(fā)送至數(shù)據(jù)緩沖器bf，直到數(shù)據(jù)緩沖器bf中緩存的數(shù)據(jù)達(dá)到最大緩存量。在這個(gè)過(guò)程中，存儲(chǔ)單元的主控設(shè)備的外側(cè)時(shí)鐘信號(hào)clk_1向數(shù)據(jù)緩沖器bf的輸入被禁止。當(dāng)數(shù)據(jù)緩沖器bf被存滿(mǎn)后，該外側(cè)時(shí)鐘信號(hào)clk_1的輸入被允許。外側(cè)時(shí)鐘信號(hào)clk_1通過(guò)時(shí)鐘分頻模塊進(jìn)行分頻而形成頻率較低的第二時(shí)鐘信號(hào)clk_2，該第二時(shí)鐘信號(hào)clk_2用于同步數(shù)據(jù)緩沖器bf、作為數(shù)據(jù)讀取對(duì)象的各平面以及i/o接口之間的數(shù)據(jù)傳輸。對(duì)外側(cè)時(shí)鐘信號(hào)clk_1進(jìn)行分頻的理由在于，位于閃存顆粒外部的數(shù)據(jù)總線(xiàn)上的數(shù)據(jù)傳輸率較高，與之對(duì)應(yīng)地，閃存顆粒內(nèi)部的數(shù)據(jù)傳輸率較低。然而，外側(cè)時(shí)鐘信號(hào)clk_1是基于閃存顆粒外部的數(shù)據(jù)總線(xiàn)上的數(shù)據(jù)傳輸率設(shè)計(jì)的，無(wú)法用于閃存顆粒內(nèi)部的數(shù)據(jù)傳輸，因此，在外側(cè)時(shí)鐘信號(hào)clk_1進(jìn)入閃存顆粒內(nèi)部后，需要對(duì)該外側(cè)時(shí)鐘信號(hào)clk_1進(jìn)行降頻（即，分頻）操作，以使分頻后的時(shí)鐘信號(hào)與閃存顆粒內(nèi)部的數(shù)據(jù)傳輸率相適應(yīng)。由于第一時(shí)鐘信號(hào)clk_0的頻率和第二時(shí)鐘信號(hào)clk_2的頻率不同，為了保證數(shù)據(jù)緩沖器bf使用中的流水作業(yè)，在開(kāi)始輸出數(shù)據(jù)的同時(shí)，第二時(shí)鐘信號(hào)clk_2也會(huì)接管第一時(shí)鐘信號(hào)clk_0的工作，負(fù)責(zé)第一平面plane0的閃存頁(yè)a中的全部數(shù)據(jù)的讀取，直到閃存頁(yè)a中的數(shù)據(jù)全部讀取完畢。當(dāng)數(shù)據(jù)緩沖器bf被存滿(mǎn)之后，在第二時(shí)鐘信號(hào)clk_2的作用下，數(shù)據(jù)緩沖器bf中的數(shù)據(jù)被輸出至i/o接口，并進(jìn)一步經(jīng)由i/o接口發(fā)送至閃存顆粒的外部。在此，將從主控單元向第一個(gè)閃存頁(yè)即閃存頁(yè)a所在的平面plane0發(fā)出讀請(qǐng)求到閃存頁(yè)a的緩存至數(shù)據(jù)緩沖器bf的第一批數(shù)據(jù)開(kāi)始向閃存顆粒的外部傳輸為止的時(shí)間設(shè)為初始固定延時(shí)時(shí)序tccs_0。

5、圖9是第二平面即平面plane1的某一閃存頁(yè)（設(shè)為閃存頁(yè)b）的數(shù)據(jù)在閃存die內(nèi)部傳輸?shù)臅r(shí)序圖。在第一平面plane0的閃存頁(yè)a的數(shù)據(jù)全部輸出完畢后，第二時(shí)鐘信號(hào)clk_2將工作交還給第一時(shí)鐘信號(hào)clk_0，數(shù)據(jù)緩沖器bf繼續(xù)發(fā)出第一時(shí)鐘信號(hào)clk_0。于是，第二平面plane1的閃存頁(yè)b的緩存于對(duì)應(yīng)的頁(yè)緩存的數(shù)據(jù)在第一時(shí)鐘信號(hào)clk_0的作用下依次被緩存至數(shù)據(jù)緩沖器bf，直到數(shù)據(jù)緩沖器bf被存滿(mǎn)。在這個(gè)過(guò)程中，外側(cè)時(shí)鐘信號(hào)clk_1的向數(shù)據(jù)緩沖器bf的輸入同樣被禁止。當(dāng)數(shù)據(jù)緩沖器bf被存滿(mǎn)后，該外側(cè)時(shí)鐘信號(hào)clk_1的輸入才被允許。然后，以與閃存頁(yè)a相同的方式，在第二時(shí)鐘信號(hào)clk_2的作用下完成閃存頁(yè)b中的數(shù)據(jù)的讀取。在此，將從第一平面plane0的閃存頁(yè)a的緩存于數(shù)據(jù)緩沖器bf的最后一個(gè)數(shù)據(jù)向外輸出后重新發(fā)出第一時(shí)鐘信號(hào)clk_0到第二平面plane1的閃存頁(yè)b的緩存于數(shù)據(jù)緩沖器bf的第一個(gè)數(shù)據(jù)向外輸出且外側(cè)時(shí)鐘信號(hào)clk_1的輸入被允許為止的時(shí)間設(shè)為平面間延時(shí)時(shí)序tccs。

6、然而，在上述現(xiàn)有的多平面讀取操作中，正如上文所說(shuō)明的那樣，在例如nand型閃存的數(shù)據(jù)總線(xiàn)上存在一些固定的時(shí)序延時(shí)。這些固定的時(shí)序延時(shí)會(huì)導(dǎo)致閃存的數(shù)據(jù)總線(xiàn)上的數(shù)據(jù)傳輸效率下降。具體而言，例如在最新的onfi協(xié)議中，位于閃存顆粒外部且與閃存顆粒的i/o接口可通信連接的數(shù)據(jù)總線(xiàn)的數(shù)據(jù)傳輸率為2.4gbps，該數(shù)據(jù)傳輸率能夠讓每一個(gè)byte的數(shù)據(jù)輸出時(shí)間降低至0.42ns。因此，對(duì)于一個(gè)16kb的閃存頁(yè)而言，即使加上2kb的冗余數(shù)據(jù)，一個(gè)18kb的閃存頁(yè)的輸出時(shí)間是7.5μs。在上述現(xiàn)有的多平面讀取操作中，在一個(gè)平面輸出完畢之后且在下一平面的數(shù)據(jù)開(kāi)始輸出之前，存在上述平面間時(shí)序延時(shí)tccs。以nand型閃存為例進(jìn)行說(shuō)明。由于nand型閃存的閃存顆粒內(nèi)部的頻率比外部總線(xiàn)的頻率低，因此，通常需要額外設(shè)置二級(jí)緩存（即，上述數(shù)據(jù)緩沖器bf）將低頻數(shù)據(jù)流轉(zhuǎn)換成高頻數(shù)據(jù)流。由于信號(hào)完整性的要求，該數(shù)據(jù)緩沖器bf在電路中通常只能有一個(gè)，由一個(gè)閃存顆粒的所有平面共享。在這樣的情況下，前一個(gè)平面的數(shù)據(jù)已經(jīng)從數(shù)據(jù)緩沖器bf輸出完畢，而后一個(gè)平面的數(shù)據(jù)需要經(jīng)過(guò)一定的準(zhǔn)備再輸入至數(shù)據(jù)緩沖器bf。即，在兩個(gè)平面交接時(shí)，需要等待前一個(gè)平面釋放數(shù)據(jù)緩沖器bf，后一個(gè)平面才能夠接手并使用這個(gè)數(shù)據(jù)緩沖器bf。這個(gè)釋放和接手的時(shí)間即為上述平面間時(shí)序延時(shí)tccs。該tccs在nand型閃存中大約為0.25μs左右，這會(huì)導(dǎo)致整個(gè)總線(xiàn)的傳輸效率降低約3.33%，并且該傳輸效率會(huì)隨著總線(xiàn)速率的提升而變大。例如，在4.8gbps的總線(xiàn)能力的情況下，上述tccs會(huì)導(dǎo)致6.67%的總線(xiàn)效率的降低。其結(jié)果是，導(dǎo)致實(shí)際的數(shù)據(jù)吞吐效率低于預(yù)期效率。

技術(shù)實(shí)現(xiàn)思路

1、發(fā)明所要解決的技術(shù)問(wèn)題

2、本發(fā)明是為了解決上述技術(shù)問(wèn)題而形成的，目的是提供一種數(shù)據(jù)讀取方法、閃存顆粒、閃存芯片以及采用該讀取方法的存儲(chǔ)設(shè)備、電子裝置和計(jì)算機(jī)程序產(chǎn)品，能夠大幅減小讀取過(guò)程中閃存的兩個(gè)平面交接時(shí)產(chǎn)生的平面間時(shí)序延時(shí)，能夠有效地提升高速總線(xiàn)上的數(shù)據(jù)傳輸效率。

3、解決技術(shù)問(wèn)題所采用的技術(shù)方案

4、本發(fā)明提供了一種數(shù)據(jù)讀取方法，所述數(shù)據(jù)從存儲(chǔ)設(shè)備讀取至與所述存儲(chǔ)設(shè)備連接的對(duì)象設(shè)備，所述存儲(chǔ)設(shè)備包括主控單元以及具有多個(gè)閃存顆粒的閃存芯片，每一所述閃存顆粒具有數(shù)據(jù)緩沖器以及多個(gè)平面，其特征在于，包括：

5、讀取請(qǐng)求步驟，在所述讀取請(qǐng)求步驟中，從所述對(duì)象設(shè)備向所述存儲(chǔ)設(shè)備發(fā)送讀請(qǐng)求命令，所述讀請(qǐng)求命令請(qǐng)求對(duì)一個(gè)所述閃存顆粒的多個(gè)平面中的數(shù)據(jù)進(jìn)行讀取；

6、生成發(fā)送步驟，在所述生成發(fā)送步驟中，所述主控單元基于所述讀請(qǐng)求命令生成外側(cè)時(shí)鐘信號(hào)，并且將外側(cè)時(shí)鐘信號(hào)發(fā)送至一個(gè)所述閃存顆粒內(nèi)部；

7、分頻步驟，在所述分頻步驟中，對(duì)進(jìn)入一個(gè)所述閃存顆粒內(nèi)部的所述外側(cè)時(shí)鐘信號(hào)進(jìn)行分頻以形成第二時(shí)鐘信號(hào)；

8、緩存步驟，在所述緩存步驟中，向一個(gè)所述閃存顆粒的一個(gè)平面發(fā)送所述第二時(shí)鐘信號(hào)，以將所述一個(gè)平面的數(shù)據(jù)緩存至所述數(shù)據(jù)緩沖器；以及

9、判斷執(zhí)行步驟，在所述判斷執(zhí)行步驟中，在判斷為所述一個(gè)平面的緩存于所述數(shù)據(jù)緩沖器的數(shù)據(jù)的剩余緩存量小于非零的緩存量閾值的情況下，或者在判斷為所述一個(gè)平面的緩存于所述數(shù)據(jù)緩沖器的數(shù)據(jù)的剩余輸出時(shí)間小于非零的時(shí)間閾值的情況下，向一個(gè)所述閃存顆粒的另一平面發(fā)送所述第二時(shí)鐘信號(hào)，以將所述另一平面的數(shù)據(jù)緩存至所述數(shù)據(jù)緩沖器。

10、根據(jù)上述技術(shù)方案所述的數(shù)據(jù)讀取方法，能夠大幅縮短讀取操作過(guò)程中閃存的兩個(gè)平面交接時(shí)產(chǎn)生的上述固定時(shí)序延時(shí)。具體而言，正如上文所說(shuō)明的那樣，在現(xiàn)有技術(shù)中，在一個(gè)平面的數(shù)據(jù)讀取與下一平面的數(shù)據(jù)讀取的交接過(guò)程中，在數(shù)據(jù)緩沖器內(nèi)的所述一個(gè)平面的所有數(shù)據(jù)均被輸出之后，下一平面的數(shù)據(jù)才開(kāi)始向數(shù)據(jù)緩沖器進(jìn)行緩存，從而造成了上述較長(zhǎng)的平面間時(shí)序延時(shí)tccs。為了克服上述技術(shù)問(wèn)題，在本技術(shù)的上述技術(shù)方案中，對(duì)從閃存顆粒的外側(cè)發(fā)送而來(lái)的外側(cè)時(shí)鐘信號(hào)進(jìn)行分頻而形成用于從閃存部的一個(gè)平面讀取數(shù)據(jù)的頻率較低的時(shí)鐘信號(hào)（即，第二時(shí)鐘信號(hào)），通過(guò)該第二時(shí)鐘信號(hào)來(lái)同步閃存部顆粒內(nèi)的與讀取相關(guān)的操作。并且，由于為了通過(guò)由外側(cè)時(shí)鐘信號(hào)分頻而形成的存儲(chǔ)側(cè)時(shí)鐘信號(hào)來(lái)執(zhí)行閃存部中“平面的閃存頁(yè)→數(shù)據(jù)緩沖器”的操作，因此，外側(cè)時(shí)鐘信號(hào)向閃存顆粒內(nèi)部的輸入始終是被允許的。如此一來(lái)，能夠允許下一平面在上一平面的緩存至數(shù)據(jù)緩沖器中的最后一批數(shù)據(jù)悉數(shù)被輸出完畢之前向數(shù)據(jù)緩沖器發(fā)送數(shù)據(jù)以進(jìn)行緩存。具體而言，由于第二時(shí)鐘信號(hào)始終同步數(shù)據(jù)緩沖器、閃存部以及i/o接口的操作，在緩存于數(shù)據(jù)緩沖器的數(shù)據(jù)的剩余緩存量或剩余輸出時(shí)間滿(mǎn)足一定條件的情況下，在第二時(shí)鐘信號(hào)的作用下，下一平面能夠向數(shù)據(jù)緩沖器發(fā)送數(shù)據(jù)，不必等到數(shù)據(jù)緩沖器中的數(shù)據(jù)量變?yōu)榱?。因此，與上述現(xiàn)有技術(shù)相比，能夠大幅地縮短固定延時(shí)時(shí)序tccs。例如，若上述現(xiàn)有技術(shù)中產(chǎn)生的tccs為250ns左右，則基于本技術(shù)方案產(chǎn)生的tccs能夠控制在20ns以?xún)?nèi)。

11、優(yōu)選，對(duì)從所述一個(gè)平面緩存至所述數(shù)據(jù)緩沖器的數(shù)據(jù)的一部分是否被從所述另一平面緩存至所述數(shù)據(jù)緩沖器的數(shù)據(jù)覆蓋進(jìn)行判斷。在判斷為從所述一個(gè)平面緩存至所述數(shù)據(jù)緩沖器的數(shù)據(jù)的一部分已被從所述另一平面緩存至所述數(shù)據(jù)緩沖器的數(shù)據(jù)覆蓋的情況下，所述對(duì)象設(shè)備向所述存儲(chǔ)設(shè)備再次發(fā)送所述讀請(qǐng)求命令，請(qǐng)求對(duì)所述一個(gè)平面中的數(shù)據(jù)進(jìn)行重新讀取。

12、根據(jù)該技術(shù)方案所述的數(shù)據(jù)讀取方法，有時(shí)由于緩存量閾值或時(shí)間閾值的選取不當(dāng)，可能導(dǎo)致上一平面的緩存于數(shù)據(jù)緩沖器的數(shù)據(jù)還未從數(shù)據(jù)緩沖器輸出就被來(lái)自下一平面的數(shù)據(jù)所覆蓋，從而導(dǎo)致該上一平面的數(shù)據(jù)輸出出錯(cuò)。其結(jié)果是，使得對(duì)象設(shè)備無(wú)法獲得正確的數(shù)據(jù)，導(dǎo)致對(duì)象設(shè)備出錯(cuò)。為此，對(duì)從上一平面緩存至數(shù)據(jù)緩沖器的數(shù)據(jù)的一部分是否已經(jīng)被來(lái)自下一平面的數(shù)據(jù)覆蓋進(jìn)行判斷。若判斷為已被覆蓋，則對(duì)象設(shè)備針對(duì)該平面的數(shù)據(jù)再次發(fā)出讀請(qǐng)求命令，對(duì)該平面中的數(shù)據(jù)重新進(jìn)行獲取。因此，能夠防止上述異常情況的發(fā)生。

13、優(yōu)選，所述緩存量閾值和所述時(shí)間閾值根據(jù)所述另一平面相對(duì)于所述數(shù)據(jù)緩沖器的物理傳輸距離確定。

14、根據(jù)該技術(shù)方案所述的數(shù)據(jù)讀取方法，能夠盡可能避免上一平面的緩存于數(shù)據(jù)緩沖器的數(shù)據(jù)被來(lái)自下一平面的數(shù)據(jù)覆蓋。具體而言，由于工藝、設(shè)計(jì)、版圖等因素，從數(shù)據(jù)緩沖器向各平面發(fā)出時(shí)鐘信號(hào)到各平面的第一個(gè)數(shù)據(jù)緩存至數(shù)據(jù)緩沖器的延時(shí)是不同的。并且，這些延時(shí)主要取決于數(shù)據(jù)緩沖器相對(duì)于各平面的物理傳輸距離。因此，通過(guò)根據(jù)各平面相對(duì)于數(shù)據(jù)緩沖器的物理傳輸距離來(lái)確定緩存量閾值和時(shí)間閾值，能夠至少保證上一平面的緩存于數(shù)據(jù)緩沖器的最后一個(gè)數(shù)據(jù)的輸出與下一平面的第一個(gè)數(shù)據(jù)的輸入在時(shí)間上錯(cuò)開(kāi)，從而避免數(shù)據(jù)覆蓋的情況發(fā)生。

15、優(yōu)選，所述緩存量閾值和所述時(shí)間閾值根據(jù)多個(gè)平面中的、與所述數(shù)據(jù)緩沖器的物理傳輸距離最近的平面的與所述數(shù)據(jù)緩沖器的物理傳輸距離確定。

16、根據(jù)該技術(shù)方案所述的數(shù)據(jù)讀取方法，能夠最大限度地避免上一平面的緩存于數(shù)據(jù)緩沖器的數(shù)據(jù)被來(lái)自下一平面的數(shù)據(jù)覆蓋。具體而言，由于距離數(shù)據(jù)緩沖器的物理傳輸距離最短的平面的數(shù)據(jù)到達(dá)數(shù)據(jù)緩沖器的延時(shí)最短。因此，通過(guò)該平面與數(shù)據(jù)緩沖器的物理傳輸距離來(lái)設(shè)定緩存量閾值和時(shí)間閾值，能夠充分地確保上一平面的緩存于數(shù)據(jù)緩沖器的最后一個(gè)數(shù)據(jù)的輸出與下一平面的第一個(gè)數(shù)據(jù)的數(shù)據(jù)在時(shí)間上錯(cuò)開(kāi)，從而能夠最大限度地避免數(shù)據(jù)覆蓋的情況放生。

17、優(yōu)選，所述存儲(chǔ)設(shè)備是固態(tài)硬盤(pán)，所述閃存芯片是nand型閃存芯片。

18、所述數(shù)據(jù)緩沖器是靜態(tài)隨機(jī)存取存儲(chǔ)器、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器以及雙倍速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中的任一者。

19、本發(fā)明還提供一種閃存顆粒，所述閃存顆粒包括i/o接口、多個(gè)平面以及數(shù)據(jù)緩沖器，其特征在于，

20、所述多個(gè)平面配置成在接收到對(duì)所述多個(gè)平面中的數(shù)據(jù)進(jìn)行讀取的讀請(qǐng)求命令的情況下，將所述多個(gè)平面中的每一個(gè)平面中的數(shù)據(jù)緩存至所述每一個(gè)平面所具有的頁(yè)緩存，

21、所述數(shù)據(jù)緩沖器配置成在所述多個(gè)平面中的每一個(gè)平面中的數(shù)據(jù)被緩存至所述每一個(gè)平面所具有的頁(yè)緩存的情況下：

22、對(duì)第二時(shí)鐘信號(hào)進(jìn)行接收，所述第二時(shí)鐘信號(hào)通過(guò)對(duì)從所述閃存顆粒的外部發(fā)送來(lái)的外側(cè)時(shí)鐘信號(hào)進(jìn)行分頻而形成；

23、向所述多個(gè)平面中的一個(gè)平面發(fā)送所述第二時(shí)鐘信號(hào)，以將所述一個(gè)平面的數(shù)據(jù)緩存至所述數(shù)據(jù)緩沖器；

24、在判斷為所述一個(gè)平面的緩存于所述數(shù)據(jù)緩沖器的數(shù)據(jù)的剩余緩存量小于非零的緩存量閾值的情況下，或者在判斷為所述一個(gè)平面的緩存于所述數(shù)據(jù)緩沖器的數(shù)據(jù)的剩余輸出時(shí)間小于非零的時(shí)間閾值的情況下，向所述多個(gè)平面中的另一平面發(fā)送所述第二時(shí)鐘信號(hào)，以將所述另一平面的數(shù)據(jù)緩存至所述數(shù)據(jù)緩沖器。

25、本發(fā)明還提供一種閃存芯片，其特征在于，所述閃存芯片包括上述閃存顆粒。

26、本發(fā)明還提供一種存儲(chǔ)設(shè)備，包括具有閃存芯片以及主控單元，所述閃存芯片具有多個(gè)閃存顆粒，每一所述閃存顆粒具有數(shù)據(jù)緩沖器以及多個(gè)平面，其特征在于，

27、所述存儲(chǔ)設(shè)備還包括計(jì)數(shù)器或計(jì)時(shí)器，所述計(jì)數(shù)器對(duì)緩存于所述數(shù)據(jù)緩沖器的數(shù)據(jù)的緩存量進(jìn)行計(jì)算，所述計(jì)時(shí)器對(duì)緩存于所述數(shù)據(jù)緩沖器的數(shù)據(jù)的剩余輸出時(shí)間進(jìn)行計(jì)算，

28、所述主控單元設(shè)計(jì)成：

29、根據(jù)從與所述存儲(chǔ)設(shè)備連接的對(duì)象設(shè)備發(fā)送的讀請(qǐng)求命令向所述多個(gè)閃存顆粒中的一個(gè)閃存顆粒發(fā)出第二時(shí)鐘信號(hào)，以將所述一個(gè)閃存顆粒的多個(gè)平面中的一個(gè)平面的數(shù)據(jù)緩存至所述數(shù)據(jù)緩沖器，所述讀請(qǐng)求命令請(qǐng)求對(duì)所述多個(gè)平面中的數(shù)據(jù)進(jìn)行讀取，所述第二時(shí)鐘信號(hào)通過(guò)對(duì)由所述主控單元生成的外側(cè)時(shí)鐘信號(hào)進(jìn)行分頻而形成；

30、對(duì)通過(guò)所述計(jì)數(shù)器計(jì)算出的所述一個(gè)平面的緩存于所述數(shù)據(jù)緩沖器的剩余緩存量是否小于非零的緩存量閾值進(jìn)行判斷，或者對(duì)通過(guò)所述計(jì)時(shí)器計(jì)算出的所述一個(gè)平面的緩存于所述數(shù)據(jù)緩沖器的數(shù)據(jù)的剩余輸出時(shí)間是否小于非零的時(shí)間閾值進(jìn)行判斷；以及

31、在判斷為所述剩余緩存量小于非零的緩存量閾值的情況下，或者在判斷為所述剩余輸出時(shí)間小于非零的時(shí)間閾值的情況下，向所述一個(gè)閃存顆粒的多個(gè)平面中的另一平面發(fā)送所述第二時(shí)鐘信號(hào)，以將所述另一平面的數(shù)據(jù)緩存至所述數(shù)據(jù)緩沖器。外側(cè)

32、本發(fā)明還提供一種電子裝置，其特征在于，包括：

33、上述存儲(chǔ)設(shè)備；以及

34、對(duì)象設(shè)備，所述對(duì)象設(shè)備與所述存儲(chǔ)設(shè)備連接，所述對(duì)象設(shè)備向所述存儲(chǔ)設(shè)備發(fā)送所述讀請(qǐng)求命令以及所述外側(cè)時(shí)鐘信號(hào)。

35、一種計(jì)算機(jī)程序產(chǎn)品，包括計(jì)算機(jī)程序，其特征在于，

36、所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)上述任一數(shù)據(jù)讀取方法。