專(zhuān)利名稱(chēng)：多級(jí)互連結(jié)構(gòu)及在IC晶片上形成Cu互連的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于集成電路的銅基互連的常規(guī)領(lǐng)域。
背景技術(shù)：
工業(yè)需要提高集成電路(IC)芯片性能突破0.25μm技術(shù)并降低部件尺寸，這使互連系統(tǒng)遷移至較低電阻率Cu基導(dǎo)體。通常通過(guò)單和/或雙鑲嵌工藝形成通常包括4到8級(jí)Cu互連的現(xiàn)代商業(yè)Cu IC芯片。在Cu互連電路元件中，兩個(gè)最重要的芯片上互連可靠性問(wèn)題是電遷移和應(yīng)力產(chǎn)生空隙。用于IC芯片的銅金屬化中的電遷移已被廣泛研究。電遷移和應(yīng)力產(chǎn)生空隙分別是在電場(chǎng)和應(yīng)力梯度中通過(guò)擴(kuò)散的原子運(yùn)動(dòng)。當(dāng)互連在dc電流中受到電應(yīng)力時(shí)，Cu原子的漂移會(huì)在微結(jié)構(gòu)和/或材料改變的位置，即存在原子流量不平衡的位置，引起質(zhì)量損耗(導(dǎo)致空隙或開(kāi)路)或積聚(導(dǎo)致突出或短路)。Hu等人(1999年國(guó)際互連技術(shù)會(huì)議文集，p.197)報(bào)道了在Cu互連中的Cu質(zhì)量輸運(yùn)首先發(fā)生在界面表面上而不是晶界上。在Cu互連結(jié)構(gòu)中，線的頂部表面上通常覆蓋如氮化硅的絕緣體，而線的底部和側(cè)壁覆蓋有如TaN/Ta的襯里。Cu線通過(guò)級(jí)間過(guò)孔與其它線相連。因?yàn)樵贑u中頂部Cu/氮化硅界面上的擴(kuò)散占優(yōu)，從而電遷移流量被限制在δsw面積的頂部界面，其中δs是界面區(qū)域的有效厚度而w是線寬。在恒定線電流密度j下，流經(jīng)界面區(qū)域的流量的相對(duì)量成比于界面面積除以線面積比率，δsw/(wh)或δs/h，其中h是線的厚度。Cu的電遷移壽命τ為ΔL/Vd＝ΔLhkT/(δsDsFe)，其中ΔL為引起故障的臨界空隙長(zhǎng)度，Vd是空隙生長(zhǎng)率，Ds是界面擴(kuò)散率，k是玻爾茲曼常數(shù)，T是絕對(duì)溫度，F(xiàn)e是界面上的電遷移驅(qū)動(dòng)力。ΔL通常與級(jí)間過(guò)孔尺寸相同。上述等式示出了壽命受界面擴(kuò)散率Ds控制。為了當(dāng)部件尺寸縮小到更小尺寸(這引起更高的電流密度和甚至更大的電遷移)時(shí)充分利用Cu芯片，沿界面的快速擴(kuò)散路徑，Ds，必須改變。本發(fā)明的意圖和目的是調(diào)整在鑲嵌結(jié)構(gòu)中Cu線頂部表面的特性以減小快速擴(kuò)散。這由于電遷移或應(yīng)力產(chǎn)生故障的減少，將導(dǎo)致電路壽命(可靠性)的增加。
在Cu鑲嵌工藝中，美國(guó)專(zhuān)利申請(qǐng)?zhí)?,954,142、4,789,648和4,702,792，在絕緣材料中蝕刻過(guò)孔和溝槽，沉積金屬以填充這些孔洞，并用化學(xué)機(jī)械拋光(CMP)去除多余金屬并形成金屬過(guò)孔和線。金屬填充金屬線、Cu籽晶層和Cu主體導(dǎo)體，都是通過(guò)物理氣相沉積和電鍍沉積技術(shù)的結(jié)合形成。該Cu互連(線和過(guò)孔)鑲嵌在介質(zhì)中。Hu等人(Thin Solid Films，262，p.84-92，1995)報(bào)道了除主體Cu導(dǎo)體之外Cu互連還需要金屬和絕緣體粘附/擴(kuò)散阻擋層。美國(guó)專(zhuān)利申請(qǐng)?zhí)?,342,733公開(kāi)了在Cu表面頂部使用的無(wú)電鍍選擇性沉積膜選自CoWP、CoSnP、CoP、Pd、CoB、CoSnB、In、NiB和W，用于減小Cu線的電遷移和應(yīng)力產(chǎn)生遷移。E.G.Colgan報(bào)道了一種用于覆蓋Cu鑲嵌線的選擇性CVD-W膜(Thin Solid Films，262，p.120-123，(1995))，用于抑制Cu凸起形成和氧化保護(hù)。美國(guó)專(zhuān)利申請(qǐng)?zhí)?,447,599公開(kāi)了用Ti/Cu和Cu(Ti)合金通過(guò)熱退火和選擇性濕法蝕刻形成TiN(O)。美國(guó)專(zhuān)利申請(qǐng)?zhí)?,447,887公開(kāi)了Cu硅化物的使用，用于提高Cu和氮化硅之間的粘附性。美國(guó)專(zhuān)利申請(qǐng)?zhí)?,693,563公開(kāi)了用于Cu鑲嵌工藝的蝕刻停止方法，在Cu鑲嵌線的頂部使用50到200nm厚的TiN覆蓋膜，接著利用光致抗蝕劑構(gòu)圖TiN并隨后蝕刻。美國(guó)專(zhuān)利申請(qǐng)?zhí)?,968,333將用純Cu填充溝槽/孔洞的普通電鍍方法擴(kuò)展到使用Cu(Al)合金。美國(guó)專(zhuān)利申請(qǐng)?zhí)?,136,707公開(kāi)了使用利用不同沉積技術(shù)的多層Cu籽晶層，用于提高在Cu或Ag工藝中的主體導(dǎo)體電鍍。美國(guó)專(zhuān)利申請(qǐng)?zhí)?,181,012公開(kāi)了Cu合金籽晶層的使用，用于提高電遷移阻抗和Cu互連的粘附/表面特性。美國(guó)專(zhuān)利申請(qǐng)?zhí)?,023,698公開(kāi)了銅合金的使用，銅合金包含選自Al、Be、Cr、Mg、Ni、Si、Sn和Zn的至少一種合金元素。美國(guó)專(zhuān)利申請(qǐng)?zhí)?,077,005公開(kāi)了銅合金的使用，銅合金包含選自In、Cd、Sb、Bi、Ti、Ag、Sn、Pb、Zr和Hf的至少一種合金元素，其中使用的合金元素的重量百分比介于0.0003到0.01之間。美國(guó)專(zhuān)利申請(qǐng)?zhí)?,004,520公開(kāi)了用于膜載體應(yīng)用的銅箔的使用，銅箔包含選自P、Al、Cd、Fe、Mg、Ni、Sn、Ag、Hf、Zn、B、As、Co、In、Mn、Si、Te、Cr和Zn的至少一種合金元素，其中雜質(zhì)濃度重量百分比從0.03到0.5。美國(guó)專(zhuān)利申請(qǐng)?zhí)?,749,548公開(kāi)了銅合金的使用，銅合金包含選自Cr、Zr、Li、P、Mg、Si、Al、Zn、Mn、Ni、Sn、Be、Fe、Co、Y、Ce、La、Nb、W、V、Ta、B、Hf、Mo和C的至少一種合金元素，以提高銅合金的強(qiáng)度。然而，當(dāng)前技術(shù)沒(méi)有一個(gè)公開(kāi)使用這樣的Cu互連，其構(gòu)造為在頂部Cu表面上直接沉積0.5到5納米的很薄的層，該層包括具有與氧的高負(fù)還原電勢(shì)和與銅形成化合物的能力的金屬元素。此創(chuàng)新的應(yīng)用將充分改善Cu互連以便Cu ULSI芯片上布線可以擴(kuò)展到將來(lái)的生產(chǎn)。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是改善集成電路的Cu互連，以便Cu ULSI芯片上布線可以擴(kuò)展到將來(lái)的生產(chǎn)。
本發(fā)明的另一個(gè)目的是提供Cu鑲嵌互連部件，其中線的頂部表面直接覆蓋有0.5到5nm厚的金屬層以提高電遷移和侵蝕阻抗，增強(qiáng)粘附，并減小應(yīng)力產(chǎn)生空隙。
本發(fā)明的另一個(gè)目的是調(diào)整在集成電路中的鑲嵌結(jié)構(gòu)中的Cu線的頂部表面的特性以減小快速擴(kuò)散，因?yàn)殡娺w移或應(yīng)力產(chǎn)生故障的減小導(dǎo)致電路壽命(可靠性)的提高。
根據(jù)本發(fā)明，提供了Cu鑲嵌互連部件，其中線的頂部表面直接覆蓋有0.5到5nm厚的金屬層，該層提高電遷移和侵蝕阻抗，增強(qiáng)粘附，并減小應(yīng)力產(chǎn)生空隙。
在優(yōu)選實(shí)施例中，提供用于給電子器件提供電通信的Cu互連，該互連包括基本上由銅或銅合金導(dǎo)體形成的體塊，以及在Cu線和介質(zhì)材料的頂部表面上沉積的包括相當(dāng)于2到25原子層的0.5到5nm的金屬膜。在介質(zhì)材料上沉積的選定金屬將轉(zhuǎn)化為金屬氧化物。薄層由選自Al、Ca、Hf、Mg、In、P、Pr、Sb、Se、Sn、Ti、V和Zr的至少一種元素形成。
本發(fā)明的其它好處和優(yōu)點(diǎn)，將通過(guò)隨后參考詳細(xì)說(shuō)明并示出本發(fā)明的的優(yōu)選實(shí)施例的附圖的詳細(xì)描述變的更加明顯。


圖1是Cu鑲嵌互連的截面圖的圖示表示。
圖2是根據(jù)本發(fā)明的實(shí)施例的Cu鑲嵌互連的截面圖的圖示表示。
圖3是根據(jù)本發(fā)明的實(shí)施例的Cu鑲嵌互連的截面圖的圖示表示，其中選擇性地去除圖2中的金屬氧化物層。
圖4是在300℃下沉積的1nm Sb覆蓋的Cu線的截面TEM圖，其中示出了包括位錯(cuò)環(huán)的26nm厚的富Sb層。
圖5是覆蓋有1nm Sb的Cu線的截面TEM圖(左)和通過(guò)穿過(guò)Cu表面頂部的x射線掃描取得的Sb和Cu的強(qiáng)度數(shù)(右)。
圖6是覆蓋有3nm In的Cu線的截面TEM圖(左)和穿過(guò)Cu表面頂部的In和Cu的強(qiáng)度數(shù)(右)。
圖7是0.18μm寬Cu鑲嵌線的電遷移中值壽命與1/T的關(guān)系圖。
具體實(shí)施例方式
在圖1中示出了常規(guī)Cu互連的截面示意圖。電子結(jié)構(gòu)1包括典型的三級(jí)Cu雙鑲嵌互連。示出了粘附/擴(kuò)散金屬襯里(例如TaN/Ta，TaTi)12和Cu導(dǎo)體塊體13，絕緣體(SiO2，低介電常數(shù)材料)15和粘附/擴(kuò)散絕緣層(例如SiNx)16，它們是鑲嵌結(jié)構(gòu)基礎(chǔ)層。局部互連W M0通過(guò)級(jí)間過(guò)孔CA與第一級(jí)Cu線M1連接。第二級(jí)Cu M2線通過(guò)過(guò)孔V1和V2分別與M1和第三級(jí)Cu線M3連接，并嵌入下層介質(zhì)而不引起Cu線之間的電短路。
芯片上Cu互連中的電遷移、應(yīng)力產(chǎn)生遷移、侵蝕和粘附的主題都與Cu鑲嵌線的頂部表面的特性有關(guān)?？焖貱u表面擴(kuò)散、缺乏保護(hù)性固有Cu氧化物、和Cu和介質(zhì)材料之間較差的接合能導(dǎo)致了Cu芯片上互連中的可靠性問(wèn)題。圖2和3是Cu互連的兩個(gè)實(shí)施例的示意圖，Cu互連通過(guò)雙鑲嵌工藝形成，并用0.5到5nm的選自Al、Ca、Hf、Mg、In、P、Pr、Sb、Se、Sn、Ti、V和Zr的元素的薄層覆蓋Cu線。選定元素基于它們與氧和水的高負(fù)還原電勢(shì)，和在Cu中的低溶解度并能與Cu形成化合物。這些元素可以直接沉積在Cu線的頂部，Cu線嵌入下層介質(zhì)而不引起Cu線之間的電短路。當(dāng)將這些材料沉積在位于與Cu線相鄰的介質(zhì)表面的頂部時(shí)，它們或迅速被氧化或在后續(xù)步驟中被氧化。一旦它們被氧化，它們就不再導(dǎo)電從而不能形成相鄰Cu線和部件之間的電連接或短路。此外，進(jìn)行一系列的實(shí)驗(yàn)以找出上述所選組中的哪種元素可以延長(zhǎng)Cu電遷移壽命，降低應(yīng)力產(chǎn)生空隙和侵蝕，并提高粘附強(qiáng)度。具有金屬覆蓋層特別是具有Sb的Cu鑲嵌線可以獲得遠(yuǎn)好于關(guān)于沒(méi)有覆蓋層的Cu線報(bào)道的任何情況的電遷移可靠性(即電遷移阻抗效應(yīng))。
在圖2和3中，根據(jù)本發(fā)明，分別示出了由Cu雙鑲嵌線13形成的三級(jí)互連20和30。在圖2中，在線13之間，Cu線覆蓋有0.5到5nm厚的層22及其氧化物23。在本發(fā)明結(jié)構(gòu)中可以使用或去除氧化物23。介質(zhì)材料15是SiO2和/或其它低介電常數(shù)(K)材料，并且介質(zhì)擴(kuò)散-粘附阻擋層16是SiNx或其它低K材料。圖3示出了僅覆蓋有Cu 22而在線之間沒(méi)有氧化物23的互連。在圖2和3中還示出了金屬線，典型為T(mén)aN/Ta，難熔元素和/或它們的氮化物12。通過(guò)在層16或15的沉積步驟前在Cu互連線13的頂部直接沉積選定元素獲得層22和23。
在本發(fā)明的過(guò)程中，發(fā)現(xiàn)用于在Cu線的頂部沉積選定元素的晶片溫度(T)是關(guān)鍵的。這是由于公知為BTA材料的薄聚合體層的存在，該層在化學(xué)機(jī)械拋光(CMP)終止時(shí)施加于Cu表面以在侵蝕或濕法蝕刻中保護(hù)新的、拋光的Cu表面。在通過(guò)CMP形成Cu鑲嵌線12后，對(duì)于In、Sn和Al，在真空中加熱晶片到200℃，對(duì)于Sb、Ti、Zr、Hf、V，加熱到300℃或更高。在這些溫度下，BTA被從表面部分熱驅(qū)動(dòng)，且薄金屬膜(In、Sn、Al、Sb、Ti、Zr、Hf和V)的沉積將分解在Cu表面上的殘留BTA保護(hù)層。一旦抑制物被去除，選定元素將在沉積期間與Cu線的表面反應(yīng)形成金屬間化合物。該元素可以在真空中通過(guò)物理氣相沉積(PVD)(濺射)、化學(xué)氣相沉積(CVD)或原子層沉積(ALD)或其它在電鍍槽中真空室外的方法沉積。這些富Cu表面化合物可以提供保護(hù)層以限制Cu線的侵蝕。更重要的是，它們提高了Cu線部件與后續(xù)沉積的上層介質(zhì)材料之間的接合。這大大減小了Cu沿Cu-介質(zhì)界面的擴(kuò)散。該元素還可以擴(kuò)散到Cu線中以加強(qiáng)Cu晶界。沉積金屬膜很薄的特性(0.5-5nm)意味著在塊體Cu中添加的金屬種類(lèi)的凈塊體成分仍舊低，這將使電阻的任何增加最小。
沉積在介質(zhì)材料頂部的薄金屬層，在沉積后自然地或在沉積后一旦暴露在大氣或濕氣中，將完全轉(zhuǎn)化為氧化物，因?yàn)樵撃し浅１H0.5到5nm厚，并且它具有與氧的高負(fù)還原電勢(shì)。一旦轉(zhuǎn)化為氧化物，覆蓋膜將不會(huì)引起線之間的電短路。在塊體介質(zhì)區(qū)域上的反應(yīng)后的介質(zhì)覆蓋膜可以作為蝕刻停止留下用于后面的級(jí)間過(guò)孔工藝，或通過(guò)選擇濕法和/或干法蝕刻工藝去除。如果在氧或水的暴露步驟期間氧化在Cu線表面的Cu化合物層，固有氧化物可以通過(guò)濺射蝕刻、濕法化學(xué)清洗或隨后的反應(yīng)金屬膜或襯里的沉積去除。
進(jìn)行實(shí)驗(yàn)以測(cè)量具有0.28μm和0.51μm線寬的Cu線電阻，其是多種所列覆蓋元素，晶片沉積溫度和樣品退火溫度的函數(shù)。例如，在二氧化硅介質(zhì)中鑲嵌的Cu線上，利用e-槍蒸發(fā)在10-7Torr下在25℃的晶片溫度下沉積4nm厚的元素Al和Ti。在沉積之后，Cu線電阻沒(méi)有可測(cè)量的變化；在氦氣中在400℃下退火樣品1小時(shí)后，這些Cu線沒(méi)有觀測(cè)到任何變化。因?yàn)锳l和Ti在室溫沉積期間不與Cu反應(yīng)，所有的Al和Ti在真空破壞后都與空氣/水反應(yīng)形成金屬表面氧化物。一旦形成氧化物，Al和Ti的氧化物不能與Cu反應(yīng)或擴(kuò)散進(jìn)入Cu中，因此沒(méi)有可測(cè)量的線電阻增加。然而，在Cu表面上的Al和/或Ti的氧化物膜不能提高Cu互連的可靠性。下一步，當(dāng)在200℃下沉積Al時(shí)，就會(huì)發(fā)生Al和Cu之間的反應(yīng)和相互擴(kuò)散并導(dǎo)致Cu線電阻的增加。4nm厚的Al或In膜可以增加差不多18％的Cu線電阻。這暗示著在沉積工藝步驟期間發(fā)生了Ti或Al和Cu之間的反應(yīng)和相互擴(kuò)散。
利用透射電子顯微鏡(TEM)和能量色散x射線光譜儀(EDS)檢測(cè)覆蓋有Sb和In的Cu線。1nm厚的Sb覆蓋樣品的檢驗(yàn)示出了在Cu線的頂部表面上約26nm厚的由Sb摻雜Cu構(gòu)成的層(參看圖4和5)。該層顯示出具有密集小位錯(cuò)環(huán)。在26nm厚的改變層下面的線中的塊體Cu還包括小并沿普通孿晶缺陷延伸的位錯(cuò)。該層的化學(xué)分析顯示Sb以非常低的濃度分布在缺陷區(qū)域中。不能從這組數(shù)據(jù)分辯出Sb是聚積成位錯(cuò)環(huán)還是均勻分布在該區(qū)域中的Cu中。
在圖6中薄In覆蓋的Cu線的TEM檢測(cè)圖，示出了In的分布在嵌套區(qū)域或緊密聚集線的區(qū)域中線與線間的高變化性。發(fā)現(xiàn)與Cu線相鄰的介質(zhì)表面是銦氧化物。In摻雜Cu的表面層是應(yīng)變的，雖然不像Sb覆蓋樣品的應(yīng)變那樣高。
如碳、氧、氮和H2S的雜質(zhì)對(duì)Cu表面擴(kuò)散的影響已有報(bào)道。測(cè)量的表面擴(kuò)散值強(qiáng)烈依賴(lài)于發(fā)生擴(kuò)散所在的氣氛。在氧氣或真空環(huán)境下的Cu表面擴(kuò)散率通常高于在氫氣氣氛中的擴(kuò)散率。這說(shuō)明氧可以去除表面雜質(zhì)的抑制效應(yīng)。然而，Cu表面的金屬雜質(zhì)的報(bào)道很少。美國(guó)專(zhuān)利申請(qǐng)?zhí)?,342,733報(bào)道了在Cu表面頂部的CoWP、CoSnP或Pd的無(wú)電選擇性沉積膜顯著增加了電遷移阻抗。為了解雜質(zhì)對(duì)Cu中電遷移的影響，直接在鑲嵌在二氧化硅中的單獨(dú)Cu線的表面上沉積1-3nm厚的Al、Hf、Mg、In、Sb、Re、Co、W、Ti、V、Ta、Nb、Si或Zr膜。測(cè)量了兩級(jí)結(jié)構(gòu)的電遷移壽命，兩級(jí)結(jié)構(gòu)包括在W下線上的0.18m寬類(lèi)竹Cu雙鑲嵌線。在具有10-30Torr室氣壓的形成氣體(N2+5％H2)的真空爐內(nèi)測(cè)試樣品。結(jié)果顯示Cu上的Al、Ta、Nb、Re、Co、W、V和Zr覆蓋層對(duì)Cu遷移率的影響較小。另一方面Mg和Si具有導(dǎo)致Cu電遷移壽命下降的有害影響。然而，Ti、Hf、In和Sb增加Cu的壽命，且發(fā)現(xiàn)Sb可以最好地防止電遷移破壞。根據(jù)理論預(yù)言，因?yàn)镸1線的末端與完全阻擋邊界W線相連，在線的陰極末端Cu空隙生長(zhǎng)率與Cu的漂移速率相同。因此，從這些樣品引出的激活能與Cu電遷移表面擴(kuò)散的激活能相同。圖7畫(huà)出了中值壽命與1/T的函數(shù)圖。發(fā)現(xiàn)具有和不具有Sb覆蓋層的Cu表面擴(kuò)散的電遷移激活能分別為1.1ev和0.84ev。具有Sb和In覆蓋層的Cu中的電遷移效應(yīng)與Cu表面頂部的富Sb和In區(qū)域的存在相關(guān)(在圖5和6中示出)。沿Cu表面頂部的通?？焖贁U(kuò)散路徑通過(guò)Sb或In的摻雜慢下來(lái)。因?yàn)镃u活性降低，來(lái)自應(yīng)力產(chǎn)生力的質(zhì)量流也應(yīng)該降低。從而對(duì)于具有In或Sb覆蓋層的Cu線，在Cu線中的應(yīng)力產(chǎn)生空隙顯著降低。
盡管很顯然這里公開(kāi)的發(fā)明經(jīng)過(guò)很好的設(shè)計(jì)以實(shí)現(xiàn)上述目的，應(yīng)該意識(shí)到本領(lǐng)域的技術(shù)人員可以作出多種修改和實(shí)施例，因此所附權(quán)利要求旨在覆蓋落入本發(fā)明的實(shí)質(zhì)精神和范圍內(nèi)的所有這樣的修改和實(shí)施例。
權(quán)利要求
1.一種多級(jí)互連結(jié)構(gòu)，包括雙或單鑲嵌Cu互連，所述互連覆蓋有0.5-5nm厚的選定元素的膜，所述元素具有針對(duì)電化序從-0.01V至-4V的標(biāo)準(zhǔn)還原電勢(shì)，以及在300℃下小于3原子百分比的低溶解度，并與Cu形成化合物。
2.根據(jù)權(quán)利要求1的互連結(jié)構(gòu)，其中所述Cu互連包括Cu，所述Cu覆蓋有選自Sb、In、Sn、Hf、Ti和P的至少一種元素，用于所述互連結(jié)構(gòu)提高電遷移阻抗和侵蝕阻抗，以及減小應(yīng)力產(chǎn)生空隙。
3.根據(jù)權(quán)利要求1的互連結(jié)構(gòu)，其中所述Cu互連包括厚度在0.5到5nm之間的金屬覆蓋層。
4.根據(jù)權(quán)利要求1的互連結(jié)構(gòu)，其中所述Cu互連包括Cu塊體，所述Cu塊體覆蓋有二到二十五原子層的Sb、In、Sn、Hf、P和Ti。
5.根據(jù)權(quán)利要求4的互連結(jié)構(gòu)，其中所述Cu互連包括Cu塊體，所述Cu塊體覆蓋有可以通過(guò)物理氣相沉積、化學(xué)氣相沉積、電鍍和/或原子層沉積技術(shù)沉積的二到二十五原子層的Sb、In、Sn、Hf、P和Ti。
6.根據(jù)權(quán)利要求1的互連結(jié)構(gòu)，其中所述Cu互連包括Cu塊體，所述Cu塊體覆蓋有在高于200℃的溫度下沉積的In和Sn的薄金屬層。
7.根據(jù)權(quán)利要求1的互連結(jié)構(gòu)，其中所述Cu互連包括Cu塊體，所述Cu塊體覆蓋有在高于300℃的溫度下沉積的Sb、Hf或Ti的薄金屬層。
8.根據(jù)權(quán)利要求1的互連結(jié)構(gòu)，其中所述Cu互連包括Cu塊體，所述Cu塊體覆蓋有0.5-5nm厚的薄金屬層，所述薄金屬層在高于300℃的樣品溫度下的Cu-雜質(zhì)混合后，在Cu互連的頂部表面上形成金屬間Cu化合物和/或1-26nm的富雜質(zhì)區(qū)域。
9.根據(jù)權(quán)利要求1的互連結(jié)構(gòu)，其中所述Cu互連包括覆蓋有薄金屬層的Cu線或部件，并且所述相同金屬層在相鄰絕緣體表面上形成金屬氧化物層。
10.根據(jù)權(quán)利要求1的互連結(jié)構(gòu)，其中所述Cu互連包括覆蓋有薄層的Cu線或部件，所述薄層具有與氧和水的高負(fù)還原電勢(shì)的特性，所述覆蓋層將暴露于空氣。
11.根據(jù)權(quán)利要求2的互連結(jié)構(gòu)，其中所述Cu互連包括Cu線或部件，所述覆蓋層包括Cu塊體，所述Cu塊體覆蓋有選自Sb、In、Sn、Hf、Ti、P、C、N和O的至少一種元素。
12.根據(jù)權(quán)利要求1的互連結(jié)構(gòu)，其中所述Cu互連包括Cu塊體，所述Cu塊體覆蓋有薄金屬層，以及可以通過(guò)選擇性化學(xué)蝕刻方法去除在所述絕緣體上形成的金屬氧化物。
13.根據(jù)權(quán)利要求1的互連結(jié)構(gòu)，其中所述Cu互連包括Cu塊體，所述Cu塊體覆蓋有薄金屬層，并在所述絕緣體上形成金屬氧化物，所述金屬氧化物可以用于后面沉積在此結(jié)構(gòu)上的層的蝕刻的蝕刻停止層。
14.根據(jù)權(quán)利要求1的互連結(jié)構(gòu)，其中所述Cu互連包括嵌入介質(zhì)層的覆蓋有薄金屬層的Cu塊體、線或部件。
15.一種在集成電路晶片上形成Cu互連的方法，包括以下步驟在所述晶片上形成嵌入介質(zhì)下層中的Cu線；在所述Cu線上沉積給定材料的0.5-5.0nm厚的覆蓋層；氧化所述層的至少一部分，其中所述氧化部分不導(dǎo)電；在所述覆蓋層的頂部添加介質(zhì)材料；在真空中將其上具有所述覆蓋層的所述晶片加熱到至少約200℃的溫度。
16.根據(jù)權(quán)利要求15的方法，其中所述給定材料包括選自Al、Ca、Hf、Mg、In、P、Pr、Sb、Se、Sn、Ti、V和Zr的至少一種元素。
17.根據(jù)權(quán)利要求15的方法，其中所述氧化步驟包括氧化所述覆蓋層的限定部分的步驟，并去除所述氧化部分的至少一部分。
18.根據(jù)權(quán)利要求15的方法，其中所述覆蓋層保護(hù)所述Cu不被氧化，增加所述Cu和所述介質(zhì)材料之間的粘附強(qiáng)度，并減小所述Cu的界面擴(kuò)散。
19.根據(jù)權(quán)利要求18的方法，其中所述氧化步驟包括將所述覆蓋層完全轉(zhuǎn)化為氧化物的步驟。
全文摘要
本發(fā)明公開(kāi)了一種方法，用于在沉積級(jí)間介質(zhì)或介質(zhì)擴(kuò)散阻擋層之前，用1－5nm厚的元素涂覆Cu鑲嵌線的自由表面。該涂層提供防氧化保護(hù)，增加Cu和介質(zhì)之間的粘附強(qiáng)度，并減小Cu的界面擴(kuò)散。另外，薄覆蓋層進(jìn)一步增加了電遷移Cu壽命并減小了應(yīng)力產(chǎn)生空隙。選定元素可以直接沉積在嵌入下層介質(zhì)中的Cu上，而不引起Cu線之間的電短路。這些選定元素基于它們與氧和水的高負(fù)還原電勢(shì)，和在Cu中的低溶解度并能與Cu形成化合物。
文檔編號(hào)H01L21/768GK1825583SQ20061000126
公開(kāi)日2006年8月30日 申請(qǐng)日期2006年1月12日 優(yōu)先權(quán)日2005年1月18日
發(fā)明者J·布呂萊, R·A·卡拉瑟斯, L·M·吉納克, 胡朝坤, E·G·利寧格, S·G·馬爾霍特拉, S·M·羅斯納格爾 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司