專利名稱：用于評價opc效果的測試結(jié)構(gòu)的制作方法
技術(shù)領域：
本發(fā)明涉及半導體技術(shù)，特別涉及用于評價OPC效果的測試結(jié)構(gòu)，包括用于評價CMOS多晶硅層OPC效果的測試結(jié)構(gòu)，及用于評價CMOS單晶硅有源區(qū)層OPC效果的測試結(jié)構(gòu)。
背景技術(shù)：
光刻是集成電路制造的主要工藝，光刻工藝的任務是實現(xiàn)掩模版上的圖形向硅表面各層材料上的轉(zhuǎn)移。投影光通過掩膜圖形后傳播到硅片上，掩膜圖形對光波來說，相當于傳播路線上的障礙，從而在硅片上得到與掩膜圖形相關的光刻圖形。根據(jù)光波衍射和干涉原理，光波通過掩模版時將發(fā)生衍射，掩模版不同位置之間的光波還會發(fā)生干涉，因此實際投射到硅片上的光強分布是衍射光波的疊加結(jié)果，它與掩膜圖形并不是完全相同的。根據(jù)光波衍射原理，當障礙物的尺寸遠大于光波波長時，由衍射產(chǎn)生的圖形偏差可以忽略不計，也就是說當掩模版圖形尺寸(集成電路的特征尺寸)遠大于光波波長時，硅片上光刻圖形與掩模版圖形基本相同。但在超深亞微米工藝下，集成電路特征尺寸在
0.13um甚至0.09um以下，已經(jīng)接近甚至小于光波波長，光的衍射效果將非常明顯，硅片上光刻圖形同掩模版圖形之間的偏差不可以忽略。隨著集成電路特征尺寸不斷的減小，這種光刻圖形的變形與偏差變得越來越嚴重，成為影響芯片性能和成品率的重要因素。特別是在圖形相互鄰近的部位，由于光波干涉和衍射作用明顯，圖形偏差會相對較大，例如在線端頂端和圖形拐角處偏差就比較明顯，而這些圖形部位往往是對電路的電學性能和電路性能起關鍵作用的地方，從而影響了整個芯片的性能，甚至導致電路失效。這種由于光波衍射、干涉而使光刻圖形與掩膜圖形產(chǎn)生偏差的現(xiàn)象成為光學鄰近效應(0PE:opt ical proximity effect)。在光刻工藝中，光學鄰近效應是不可避免的，因此必須采用相應的措施盡可能的減小掩膜圖形到硅片圖形的變形與偏差，以保證芯片的性能和成品率。目前工業(yè)界普遍采用的方法是在傳統(tǒng)的物理設計與掩模版制造間加入成品率驅(qū)動的掩模版矯正，在這一步驟中，通過改變掩模版上圖形的形狀或者圖形透光的相位來彌補光刻工藝中產(chǎn)生的光刻圖形的變形，使得硅片上光刻得到的圖形與預期的圖形基本符合，這種掩模版圖形的補償機制稱為光刻增強技術(shù)(RET:reticle enhancementtechnology),常用的兩種方法是光學鄰近效應矯正(0PC:optical proximitycorrection)和相位轉(zhuǎn)移掩膜(PSM:phase shift mask),其中OPC是一種有效的光刻增強技術(shù)。隨著工藝線寬的不斷縮小，到90nm及以下工藝，角部圓角化(corner rounding)效應對圖形的影響愈發(fā)顯著，對于一些關鍵層次，對于一些窄溝道或者短溝道器件(小尺寸器件)，該效應直接會影響器件特性，所以對OPC的要求也越來越高，希望通過OPC使角部圓角化效應不會影響到器件的溝道區(qū)域，從而使器件特性不受角部圓角化效應的影響。比如，對于CMOS器件的多晶硅層，即定義CMOS器件的溝道長度(Lch)的層次，光學鄰近效應矯正OPC需消除該層的角部圓角化效應對于器件的影響；對于單晶硅有源區(qū)層，即定義CMOS器件的溝道寬度(Wch)的層次，OPC需消除該層的角部圓角化效應對于器件的影響。那么如何準確評價所使用的OPC方案的矯正效果呢，目前的評價方法只是停留在物理結(jié)構(gòu)的圖形尺寸數(shù)據(jù)收集，該數(shù)據(jù)受操作人員、測試位置等因素的影響較大，且不能直觀反映到圓角化效應對器件特性的影響。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是，能直觀的根據(jù)器件電學特性數(shù)據(jù)檢驗OPC是否已經(jīng)消除了角部圓角化效應對器件特性的影響。為解決上述技術(shù)問題，本發(fā)明提供了一種用于評價CMOS多晶硅層OPC效果的測試結(jié)構(gòu)，所述測試結(jié)構(gòu)包括2*N個CMOS器件，N為大于等于3的整數(shù)，根據(jù)設定尺寸采用相應的一套包括OPC過程的CMOS半導體工藝生產(chǎn)； 所述2*N個CMOS器件中的N個CMOS器件作為檢驗組；所述2*N個CMOS器件中的N個CMOS器件作為參照組；所述檢驗組中的CMOS器件，其L形多晶硅距離單晶硅有源區(qū)的間距等于e ；所述參照組中的CMOS器件，其L形多晶硅距離單晶硅有源區(qū)的間距大于等于2e ；e為該套CMOS半導體工藝設計規(guī)則中的L形多晶硅距離同一MOS的單晶硅有源區(qū)的最小距尚。各個CMOS器件的柵、源、漏以多指狀，通過通孔及金屬以并聯(lián)形式實現(xiàn)版圖，其中柵并聯(lián)數(shù)大于等于3。各CMOS器件的溝道寬度，大于等于f，并且大于等于(2c+a)，并且小于lum，f為該套CMOS半導體工藝設計規(guī)則中的最小溝道寬度，c為該套CMOS半導體工藝設計規(guī)則中的單晶硅有源區(qū)包住通孔的最小尺寸，a為該套CMOS半導體工藝設計規(guī)則中的通孔的尺寸。各CMOS器件的溝道寬度范圍在0.2 0.5um。各CMOS器件的溝道長度，大于等于g，g為該套CMOS半導體工藝設計規(guī)則中的最小溝道長度。所述CMOS器件同為NMOS或同為PMOS。為解決上述技術(shù)問題，本發(fā)明還提供了一種用于評價CMOS單晶硅有源區(qū)層OPC效果的測試結(jié)構(gòu)，所述測試結(jié)構(gòu)包括2*N個CMOS器件，N為大于等于3的整數(shù)，根據(jù)設定尺寸采用相應的一套包括OPC過程的CMOS半導體工藝生產(chǎn)；所述2*N個CMOS器件中的N個CMOS器件作為檢驗組；所述2*N個CMOS器件中的N個CMOS器件作為參照組；所述檢驗組中的CMOS器件，其源、漏端的L形有源區(qū)單晶硅距離溝道上的多晶硅的間距等于h;所述參照組中的CMOS器件，其源、漏端的L形有源區(qū)單晶硅距離溝道上的多晶硅的間距大于等于2h ；h為該套CMOS半導體工藝設計規(guī)則中的L形單晶硅有源區(qū)距離同一 MOS的多晶硅的最小距離。
各個CMOS器件的柵、源、漏以多指狀，通過通孔及金屬以并聯(lián)形式實現(xiàn)版圖，其中柵并聯(lián)數(shù)大于等于3。各CMOS器件的溝道寬度，大于等于f，f為該套CMOS半導體工藝設計規(guī)則中的最小溝道寬度。各CMOS器件的溝道長度，大于等于g，g為該套CMOS半導體工藝設計規(guī)則中的最小溝道長度。L形單晶硅有源區(qū)的凸起大于等于該套CMOS半導體工藝設計規(guī)則規(guī)定的最小尺寸；L形多晶硅距離同一 MOS的單晶硅有源區(qū)的距離大于等于2e ；e為該套CMOS半導體工藝設計規(guī)則中的L形多晶硅距離同一MOS的單晶硅有源區(qū)的最小距離。所述CMOS器件同為NMOS或同為PMOS。本發(fā)明的測試結(jié)構(gòu)，根據(jù)設定尺寸采用相應的一套包括光學鄰近效應矯正過程的CMOS半導體工藝生產(chǎn)，包括檢驗組、參照組兩組CMOS器件，兩組CMOS器件的多晶硅到單晶硅有源區(qū)的距離不同，保證相同的測試條件(柵源壓差Vgs，源漏壓差Vds)，比較兩組CMOS器件的飽和電流值，如果兩者相近，則說明OPC已經(jīng)消除了角部圓角化效應對器件特性的影響，如果兩者相差較大(如圖6所示，兩組的飽和電流相差超過5%)，則說明還未消除角部圓角化效應對器件特性的影響，OPC方案有待優(yōu)化。本發(fā)明的測試結(jié)構(gòu)，能直觀的根據(jù)器件電學特性數(shù)據(jù)檢驗OPC是否已經(jīng)消除了角部圓角化效應對器件特性的影響。


下面結(jié)合附圖與具體實施方式
對本發(fā)明作進一步詳細的說明:圖1是CMOS半導體工藝部分通用的設計規(guī)則示意圖；圖2是用于評價CMOS多晶硅層OPC效果的測試結(jié)構(gòu)中的一 CMOS器件示意圖；圖3是用于評價CMOS多晶硅層OPC效果的測試結(jié)構(gòu)中的參照組CMOS器件溝道受角部圓角化效應影響的示意圖；圖4是用于評價CMOS多晶硅層OPC效果的測試結(jié)構(gòu)中的檢驗組CMOS器件溝道受角部圓角化效應影響的示意圖；圖5是用于評價CMOS單晶硅有源區(qū)層OPC效果的測試結(jié)構(gòu)中的一 CMOS器件示意圖；圖6是用于評價CMOS單晶硅有源區(qū)層OPC效果的測試結(jié)構(gòu)中的參照組CMOS器件溝道受角部圓角化效應的示意圖；圖7是用于評價CMOS單晶硅有源區(qū)層OPC效果的測試結(jié)構(gòu)中的檢驗組CMOS器件溝道受角部圓角化效應的示意圖；圖8是兩組CMOS器件的飽和電流值比較示意圖。
具體實施例方式每一套CMOS半導體工藝都會有相應的設計規(guī)則，為方便表達，如圖1所示，CMOS半導體工藝設計規(guī)則由以下代號表示:
通孔的尺寸為a ;通孔的最小間距為b ;單晶硅有源區(qū)101包住通孔的最小尺寸為c ;多晶娃102包住通孔的最小尺寸為d山形多晶娃102距尚同一 MOS的單晶娃有源區(qū)的最小距離為e ;最小溝道寬度為f ;最小溝道長度為g ;L形單晶硅有源區(qū)距離同一 MOS的多晶娃102的最小距尚為h ；本發(fā)明的第一實施例，是一用于評價CMOS多晶硅層OPC (光學鄰近效應矯正)效果的測試結(jié)構(gòu)，所述測試結(jié)構(gòu)包括2*N個CMOS器件(NM0S或PM0S)，N為大于等于3的整數(shù)，根據(jù)設定尺寸采用相應的一套包括OPC過程的CMOS半導體工藝生產(chǎn)，其尺寸是基于該套CMOS半導體工藝的相應設計規(guī)則設定，尺寸具體數(shù)值因不同套的CMOS半導體工藝而不盡相同；所述2*N個CMOS器件中的N個CMOS器件作為檢驗組；所述2*N個CMOS器件中的N個CMOS器件作為參照組；所述檢驗組中的CMOS器件，其L形多晶硅102距離單晶硅有源區(qū)101的間距(如圖2上所標示的A)等于e ；所述參照組中的CMOS器件，其L形多晶硅102距離單晶硅有源區(qū)101的間距(如圖2上所標示的A)大于等于2e，較佳的，大于等于0.5um且小于等于Ium ；各個CMOS器件的柵、源、漏以多指狀(mut1-finger),通過通孔103及金屬104以并聯(lián)形式實現(xiàn)版圖，其中柵并聯(lián)數(shù)大于等于3，如圖2所示，；各CMOS器件的溝道寬度，大于等于f，并且大于等于(2c+a)，并且小于lum，較佳的，范圍在0.2 0.5um ；各CMOS器件的溝道長度，大于等于g，較佳的，等于g。檢驗組、參照組兩組CMOS器件在硅片上放置位置盡可能接近。上述用于評價CMOS多晶硅層OPC效果的測試結(jié)構(gòu)，可以放置于測試芯片內(nèi)也可放置于劃片槽區(qū)域。上述用于評價CMOS多晶硅層OPC效果的測試結(jié)構(gòu)，其中的多個CMOS器件按其L形多晶硅102距離單晶硅有源區(qū)101的間距分為檢驗組、參照組兩組，參照組的CMOS器件如圖3所示，由于其L形多晶硅102距離單晶硅有源區(qū)101的間距選取遠大于設計規(guī)則，保證了多晶硅的角部圓角化效應不會影響到器件溝道區(qū)域；檢驗組的CMOS器件如圖4所示，其L形多晶硅102距離單晶硅有源區(qū)101的間距選用的是CMOS設計規(guī)則允許的最小值，檢驗組的CMOS器件，多晶硅的角部圓角化是否會影響到器件溝道區(qū)域，取決于所用OPC方案是否真正起到光學臨近效應矯正的作用，若OPC方案沒有達到目標，則檢驗組的CMOS器件的有效電學溝道寬度Weff小于所設計的溝道寬度Wdl,相對于參照組的CMOS器件，其飽和電流下降，測試并比較檢驗組、參照組兩組的CMOS器件飽和電流，即可檢驗所用多晶硅層OPC方案對于修正角部圓角化的效果。本發(fā)明的第二實施例，是一用于評價CMOS單晶硅有源區(qū)層OPC(光學鄰近效應矯正)效果的測試結(jié)構(gòu)；所述測試結(jié)構(gòu)包括2*N個CMOS器件(NM0S或PM0S)，N為大于等于3的整數(shù)，根據(jù)設定尺寸采用相應的一套包括OPC過程的CMOS半導體工藝生產(chǎn)，其尺寸是基于該套CMOS半導體工藝的相應設計規(guī)則設定，尺寸具體數(shù)值因不同套的CMOS半導體工藝而不盡相同；所述2*N個CMOS器件中的N個CMOS器件作為檢驗組；
所述2*N個CMOS器件中的N個CMOS器件作為參照組；所述檢驗組中的CMOS器件，其源、漏端的L形有源區(qū)單晶硅101距離溝道上的多晶娃102的間距(如圖5上所標不的D)等于h ；所述參照組中的CMOS器件，其源、漏端的L形有源區(qū)單晶硅101距離溝道上的多晶硅102的間距(如圖5上所標示的D)大于等于2h，較佳的，其源、漏端的L形有源區(qū)單晶硅距離溝道上的多晶硅的間距范圍在0.2um Ium ；如圖5所示,各個CMOS器件的柵、源、漏以多指狀(mut1-finger),通過通孔103及金屬104以并聯(lián)形式實現(xiàn)版圖，其中柵并聯(lián)數(shù)大于等于3，源、漏端單晶硅有源區(qū)101采用L形設計；各CMOS器件的溝道寬度，大于等于f，較佳的，等于f ;各CMOS器件的溝道長度，大于等于g，較佳的，等于g ;L形單晶硅有源區(qū)101的凸起(如圖5所示B)大于等于該套CMOS半導體工藝設計規(guī)則規(guī)定的最小尺寸；L形多晶硅距離同一 MOS的單晶硅有源區(qū)的距離(如圖5所示C)大于等于2e ；檢驗組、參照組兩組CMOS器件在硅片上放置位置盡可能接近。上述用于電性評價CMOS多晶硅層光學鄰近效應矯正效果的測試結(jié)構(gòu)，可以放置于測試芯片內(nèi)也可放置于劃片槽區(qū)域。上述用于評價CMOS單晶硅有源區(qū)層OPC效果的測試結(jié)構(gòu)，其中的多個CMOS器件按源、漏端的L形有源區(qū)單晶硅101距離溝道上的多晶硅102的間距D分為檢驗組、參照組兩組，兩組CMOS器件，L形多晶硅距離同一 MOS的單晶硅有源區(qū)的距離C選取遠大于設計規(guī)則的尺寸，以保證多晶硅層的角部圓角化效應不會影響到器件溝道區(qū)域。參照組的CMOS器件如圖6所示，由于源、漏端的L形有源區(qū)單晶硅101距離溝道上的多晶硅102的間距D選取遠大于設計規(guī)則，保證了單晶硅有源區(qū)層的角部圓角化效應不會影響到器件溝道區(qū)域；檢驗組的CMOS器件如圖7所示，檢驗組的CMOS器件，源、漏端的L形有源區(qū)單晶硅101距離溝道上的多晶硅102的間距D選用的是CMOS設計規(guī)則允許的最小值，檢驗組的CMOS器件，單晶硅的角部圓角化是否會影響到器件溝道區(qū)域，取決于所用OPC方案是否真正起到光學臨近效應矯正的作用，若OPC沒有達到目標，則檢驗組的CMOS器件的有效電學溝道寬度大于所設計的溝道寬度，相對于參照組的CMOS器件，其飽和電流上升，測試并比較檢驗組、參照組兩組的CMOS器件飽和電流，即可檢驗所用單晶硅有源區(qū)層OPC方案對于修正角部圓角化的效果。本發(fā)明的測試結(jié)構(gòu)，根據(jù)設定尺寸采用相應的一套包括光學鄰近效應矯正過程的CMOS半導體工藝生產(chǎn)，包括檢驗組、參照組兩組CMOS器件，兩組CMOS器件的多晶硅到單晶硅有源區(qū)的距離不同，保證相同的測試條件(柵源壓差Vgs，源漏壓差Vds)，比較兩組CMOS器件的飽和電流值，如果兩者相近，則說明OPC已經(jīng)消除了角部圓角化效應對器件特性的影響，如果兩者相差較大(如圖6所示，兩組的飽和電流相差超過5%)，則說明還未消除角部圓角化效應對器件特性的影響，OPC方案有待優(yōu)化。本發(fā)明的測試結(jié)構(gòu)，能直觀的根據(jù)器件電學特性數(shù)據(jù)檢驗OPC是否已經(jīng)消除了角部圓角化效應對器件特性的影響。
權(quán)利要求
1.一種用于評價CMOS多晶硅層OPC效果的測試結(jié)構(gòu)，所述測試結(jié)構(gòu)包括2*N個CMOS器件，N為大于等于3的整數(shù)，根據(jù)設定尺寸采用相應的一套包括OPC過程的CMOS半導體工藝生產(chǎn)，其特征在于， 所述2*N個CMOS器件中的N個CMOS器件作為檢驗組； 所述2*N個CMOS器件中的N個CMOS器件作為參照組； 所述檢驗組中的CMOS器件，其L形多晶硅距離單晶硅有源區(qū)的間距等于e ； 所述參照組中的CMOS器件，其L形多晶硅距離單晶硅有源區(qū)的間距大于等于2e ； e為該套CMOS半導體工藝設計規(guī)則中的L形多晶硅距離同一MOS的單晶硅有源區(qū)的最小距離。
2.根據(jù)權(quán)利要求1所述的用于評價CMOS多晶硅層OPC效果的測試結(jié)構(gòu)，其特征在于，所述參照組中的CMOS器件，其L形多晶硅距離單晶硅有源區(qū)的間距大于等于0.5um且小于等于Iunio
3.根據(jù)權(quán)利要求1所述的用于評價CMOS多晶硅層OPC效果的測試結(jié)構(gòu)，其特征在于，各個CMOS器件的柵、源、漏以多指狀，通過通孔及金屬以并聯(lián)形式實現(xiàn)版圖，其中柵并聯(lián)數(shù)大于等于3。
4.根據(jù)權(quán)利要求1所述的用于評價CMOS多晶硅層OPC效果的測試結(jié)構(gòu)，其特征在于，各CMOS器件的溝道寬度，大于等于f，并且大于等于(2c+a)，并且小于lum，f為該套CMOS半導體工藝設計規(guī)則中的最小溝道寬度，c為該套CMOS半導體工藝設計規(guī)則中的單晶硅有源區(qū)包住通孔的最小尺寸，a為該套CMOS半導體工藝設計規(guī)則中的通孔的尺寸。
5.根據(jù)權(quán)利要求4 所述的用于評價CMOS多晶硅層OPC效果的測試結(jié)構(gòu)，其特征在于，各CMOS器件的溝道寬度范圍在0.2 0.5um。
6.根據(jù)權(quán)利要求1所述的用于評價CMOS多晶硅層OPC效果的測試結(jié)構(gòu)，其特征在于，各CMOS器件的溝道長度，大于等于g，g為該套CMOS半導體工藝設計規(guī)則中的最小溝道長度。
7.根據(jù)權(quán)利要求6所述的用于評價CMOS多晶硅層OPC效果的測試結(jié)構(gòu)，其特征在于，各CMOS器件的溝道長度等于g。
8.根據(jù)權(quán)利要求1至7任一項所述的用于評價CMOS多晶硅層OPC效果的測試結(jié)構(gòu)，其特征在于，所述CMOS器件同為NMOS或同為PMOS。
9.一種用于評價CMOS單晶硅有源區(qū)層OPC效果的測試結(jié)構(gòu)，所述測試結(jié)構(gòu)包括2*N個CMOS器件，N為大于等于3的整數(shù)，根據(jù)設定尺寸采用相應的一套包括OPC過程的CMOS半導體工藝生產(chǎn)，其特征在于， 所述2*N個CMOS器件中的N個CMOS器件作為檢驗組； 所述2*N個CMOS器件中的N個CMOS器件作為參照組； 所述檢驗組中的CMOS器件，其源、漏端的L形有源區(qū)單晶硅距離溝道上的多晶硅的間距等于h ； 所述參照組中的CMOS器件，其源、漏端的L形有源區(qū)單晶硅距離溝道上的多晶硅的間距大于等于2h ； h為該套CMOS半導體工藝設計規(guī)則中的L形單晶硅有源區(qū)距離同一MOS的多晶硅的最小距離。
10.根據(jù)權(quán)利要求9所述的用于評價CMOS單晶硅有源區(qū)層OPC效果的測試結(jié)構(gòu)，其特征在于，所述參照組中的CMOS器件，其源、漏端的L形有源區(qū)單晶硅距離溝道上的多晶硅的間距范圍在0.2um lum。
11.根據(jù)權(quán)利要求9所述的用于評價CMOS單晶硅有源區(qū)層OPC效果的測試結(jié)構(gòu)，其特征在于，各個CMOS器件的柵、源、漏以多指狀，通過通孔及金屬以并聯(lián)形式實現(xiàn)版圖，其中柵并聯(lián)數(shù)大于等于3。
12.根據(jù)權(quán)利要求9所述的用于評價CMOS單晶硅有源區(qū)層OPC效果的測試結(jié)構(gòu)，其特征在于，各CMOS器件的溝道寬度，大于等于f，f為該套CMOS半導體工藝設計規(guī)則中的最小溝道寬度。
13.根據(jù)權(quán)利要求12所述的用于評價CMOS單晶硅有源區(qū)層OPC效果的測試結(jié)構(gòu)，其特征在于，各CMOS器件的溝道寬度等于f。
14.根據(jù)權(quán)利要求9所述的用于評價CMOS單晶硅有源區(qū)層OPC效果的測試結(jié)構(gòu)，其特征在于，各CMOS器件的溝道長度，大于等于g，g為該套CMOS半導體工藝設計規(guī)則中的最小溝道長度。
15.根據(jù)權(quán)利要求14所述的用于評價CMOS單晶硅有源區(qū)層OPC效果的測試結(jié)構(gòu)，其特征在于，各CMOS器件的溝道長度等于g。
16.根據(jù)權(quán)利要求9所述的用于評價CMOS單晶硅有源區(qū)層OPC效果的測試結(jié)構(gòu)，其特征在于，L形單晶硅有源區(qū)的凸起大于等于該套CMOS半導體工藝設計規(guī)則規(guī)定的最小尺寸；
17.根據(jù)權(quán)利要求9所述的用于評價CMOS單晶硅有源區(qū)層OPC效果的測試結(jié)構(gòu)，其特征在于，L形多晶硅距離同一 MOS的單晶硅有源區(qū)的距離大于等于2e ； e為該套CMOS半導體工藝設計規(guī)則中的L形多晶硅距離同一 MOS的單晶硅有源區(qū)的最小距離。
18.根據(jù)權(quán)利要求9至17任一項所述的用于評價CMOS單晶硅有源區(qū)層OPC效果的測試結(jié)構(gòu)，其特征在于，所述CMOS器件同為NMOS或同為PMOS。
全文摘要
本發(fā)明公開了一種用于評價CMOS多晶硅層OPC效果的測試結(jié)構(gòu)，該結(jié)構(gòu)包括2N個CMOS器件，根據(jù)設定尺寸采用相應的一套包括OPC過程的CMOS半導體工藝生產(chǎn)，將N個CMOS器件作為一組陣列，該陣列因布圖方式不同而分為2組，一組作為檢驗組，另一組作為參照組；檢驗組中的CMOS器件，其L形多晶硅距離單晶硅有源區(qū)的間距等于e；參照組中的CMOS器件，其L形多晶硅距離單晶硅有源區(qū)的間距大于等于2e；e為該套CMOS半導體工藝設計規(guī)則中的L形多晶硅距離同一MOS的單晶硅有源區(qū)的最小距離。本發(fā)明還公開了一種用于評價CMOS單晶硅有源區(qū)層OPC效果的測試結(jié)構(gòu)。本發(fā)明的測試結(jié)構(gòu)，能直觀的根據(jù)器件電學特性數(shù)據(jù)檢驗OPC是否已經(jīng)消除了角部圓角化效應對器件特性的影響。
文檔編號H01L23/544GK103094251SQ201110335409
公開日2013年5月8日 申請日期2011年10月28日 優(yōu)先權(quán)日2011年10月28日
發(fā)明者劉梅, 朱冬慧, 陳福成 申請人:上海華虹Nec電子有限公司