專利名稱：形成絕緣體上Ⅲ/Ⅴ族上鍺結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及實(shí)現(xiàn)高遷移率溝道晶體管的形成的絕緣體上半導(dǎo)體(SeOI)結(jié)構(gòu)的領(lǐng)域。更具體地說(shuō)，本發(fā)明涉及制造這樣的結(jié)構(gòu)的改進(jìn)方法。
背景技術(shù)：
在過(guò)去四十年中，微電子技術(shù)能夠縮小其基本元件(即，晶體管)的尺寸并因而增加電路中的晶體管的密度，以及提高每個(gè)晶體管的性能。已發(fā)現(xiàn)該增加遵循非常熟知的稱為“摩爾定律”的指數(shù)曲線。對(duì)于該曲線的第一部分，性能增加直接得自晶體管的尺寸的減小，但在最近的十年，高性能的基于硅的CMOS(“互補(bǔ)金屬氧化物半導(dǎo)體”)技術(shù)已經(jīng)嚴(yán)重依賴于晶體管級(jí)別的材料創(chuàng)新以維持每一代的性能趨勢(shì)。
·
材料創(chuàng)新的一個(gè)方面是增加硅晶體中的應(yīng)力以提高載流子遷移率并因而達(dá)到高的電流密度，這直接導(dǎo)致電路的更高性能。對(duì)于最近的幾代，這方面已經(jīng)到達(dá)其極限，因此現(xiàn)在難以設(shè)想繼續(xù)施加更多應(yīng)力或者即使施加更多應(yīng)力遷移率增加也已經(jīng)飽和。然而，仍然存在通過(guò)載流子遷移率增益獲得更多性能的需要。場(chǎng)效應(yīng)型晶體管依賴于電場(chǎng)來(lái)控制半導(dǎo)體材料中的一種類型的電荷載流子的溝道的形狀以及因此控制其傳導(dǎo)率。期望新的高遷移率材料代替這樣的晶體管的溝道中的硅。對(duì)于NFET( “N型場(chǎng)效應(yīng)晶體管”)研究最多的高遷移率材料是III/V族材料，并且具體地說(shuō)是GaAs和InGaAs。對(duì)于PFET ( “P型場(chǎng)效應(yīng)晶體管”)通常預(yù)期純Ge或SiGe合金。然而，制造包括這樣的新材料的結(jié)構(gòu)，特別是絕緣體上半導(dǎo)體(SeOI)結(jié)構(gòu)仍然存在問(wèn)題。SeOI結(jié)構(gòu)包括埋入的絕緣層上的一個(gè)或多個(gè)半導(dǎo)體材料的薄層，其覆蓋一般由硅制成的支撐基板。但是，一邊上的硅和在另一邊上的GaAs或InGaAs是具有不能容易匹配的非常不同的晶格參數(shù)的晶體材料。因此在硅基板上生長(zhǎng)的InGaAs的層呈現(xiàn)極大地降低性能的晶體缺陷、錯(cuò)配和位錯(cuò)，除非從硅基板上生長(zhǎng)很厚的緩沖層以緩和晶格參數(shù)的大的差異，這是耗時(shí)并且昂貴的。存在更兼容的支撐基板，例如由GaAs或InP制成的支撐基板，但是這樣的替代基板是昂貴的，并具有受限的直徑(相比于300毫米的硅晶圓，InP晶圓能達(dá)到150毫米)。所有這些方案不適于高產(chǎn)率的微電子制造。而且，從硅到高遷移率材料轉(zhuǎn)換表示具有用于N和P-FET的兩種不同的SeOI結(jié)構(gòu)，而硅能實(shí)現(xiàn)二者。最后，形成具有注入的源極和漏極的傳統(tǒng)III/V族晶體管存在另一主要的障礙。確切地說(shuō)，晶體管需要三個(gè)電極，其中的兩個(gè)是與FET中的半導(dǎo)體材料的連接點(diǎn)(在源極和漏極處)。但是，由于不可能修復(fù)的摻雜注入缺陷，與III/V族材料的金屬接觸呈現(xiàn)高電阻，這也降低了性能。出于所有這些原因，隨著時(shí)間推移，硅仍是優(yōu)選的材料。因此，需要形成實(shí)現(xiàn)具有低接入電阻源極和漏極接觸的III/V族高遷移率溝道晶體管的高產(chǎn)率制造的SeOI結(jié)構(gòu)的方法。

發(fā)明內(nèi)容
出于這些目的，本發(fā)明提供一種形成包括III/V族材料的半導(dǎo)體層的絕緣體上半導(dǎo)體結(jié)構(gòu)的方法，其特征在于，該方法包括以下步驟(a)在施主基板上生長(zhǎng)松弛鍺層；(b)在鍺層上生長(zhǎng)至少一個(gè)III/V族材料層；(c)在松弛鍺層中形成解理面；(d)將施主基板的解理部分轉(zhuǎn)移到支撐基板，解理部分是施主基板在解理面處解理的、包括所述至少一個(gè)III/V族材料層的部分。 由于該結(jié)構(gòu)由硅支撐基板實(shí)現(xiàn)，因此能夠制造產(chǎn)業(yè)級(jí)的300毫米晶圓。高產(chǎn)量、低成本生產(chǎn)是可能的。此外，Ge層能夠用于形成低電阻接觸，因?yàn)橐阎狦e-111/V族異質(zhì)結(jié)是非肖特基類型(在結(jié)處沒(méi)有出現(xiàn)勢(shì)壘)。源極和漏極然后被注入Ge層中。本發(fā)明的優(yōu)選的非限制特征如下 III/V 族材料是 InGaAs ； 施主基板由硅制成； 生長(zhǎng)松弛鍺層的步驟(a)包括在施主基板上生長(zhǎng)晶格適應(yīng)的鍺化硅緩沖層的前子步驟(al)，松弛鍺層生長(zhǎng)在鍺化硅緩沖層上； 在松弛鍺層中形成解理面的步驟(C)包括在至少一個(gè)III/V族材料層上和/或在支撐基板上形成絕緣層的前子步驟(Cl)； 形成絕緣層的步驟(Cl)包括對(duì)支撐基板進(jìn)行熱氧化； 形成絕緣層的步驟(Cl)包括在至少一個(gè)III/V族材料層上沉積氧化物層； 在鍺層上生長(zhǎng)至少一個(gè)III/V族材料層的步驟(b)包括在至少一個(gè)III/V族材料層上形成薄硅層的后子步驟(bl)； 支撐基板是包括絕緣層的絕緣體上硅結(jié)構(gòu)。在第二方面中，本發(fā)明提供一種絕緣體上III/V族上Ge (Ge on III/V-On-Insulator)結(jié)構(gòu)，該結(jié)構(gòu)包括支撐基板、絕緣層、在絕緣層上的至少一個(gè)III/V族材料層、在至少一個(gè)III/V族材料層上的鍺層。此外，根據(jù)本發(fā)明形成的絕緣體上III/V族上Ge結(jié)構(gòu)實(shí)現(xiàn)NFET和PFET晶體管的制造。在第三方面中，本發(fā)明提供一種以根據(jù)本發(fā)明第二方面的絕緣體上III/V族上Ge結(jié)構(gòu)形成的NFET晶體管，該NFET晶體管包括在鍺層中向下直到III/V族材料層的腔室中的柵極，柵極通過(guò)高K介電材料與鍺層以及III/V族層絕緣；在腔室的第一側(cè)的鍺層中的源極區(qū)域；和在腔室的另一側(cè)的鍺層中的漏極區(qū)域。在第四方面中，本發(fā)明提供一種制造根據(jù)本發(fā)明的第三方面的NFET晶體管的方法，該方法包括以下步驟
-形成根據(jù)本發(fā)明的第二方面的絕緣體上III/V族上Ge結(jié)構(gòu)；-形成在鍺層中向下直到III/V族材料層的腔室；-在腔室中沉積高K介電材料和柵極，柵極通過(guò)高K介電材料與鍺層以及III/V族層絕緣；-在腔室的每一側(cè)的鍺層中注入源極區(qū)域和漏極區(qū)域。在第五方面中，本發(fā)明提供一種以根據(jù)本發(fā)明的第二方面的絕緣體上III/V族上Ge結(jié)構(gòu)形成的PFET晶體管，該P(yáng)FET晶體管包括鍺層上的島，該島包括通過(guò)高K介電材料與鍺層絕緣的柵極；在島的第一側(cè)的鍺層中的源極區(qū)域；和 在島的另一側(cè)的鍺層中的漏極區(qū)域。在第六方面中，本發(fā)明提供一種制造根據(jù)本發(fā)明的第五方面的PFET晶體管的方法，該方法包括以下步驟-形成根據(jù)本發(fā)明的第二方面的絕緣體上III/V族上Ge結(jié)構(gòu)；-通過(guò)沉積高K介電材料和柵極在鍺層上形成島，柵極通過(guò)高K介電材料與鍺層絕緣；-在島的每一側(cè)的鍺層中注入源極區(qū)域和漏極區(qū)域。本發(fā)明的優(yōu)選的非限制特征如下 根據(jù)本發(fā)明的第一方面形成絕緣體上III/V族上Ge結(jié)構(gòu)，該方法包括以下步驟在形成島的步驟之前，在緩沖層中向下直到鍺層形成腔室，柵極通過(guò)高K介電材料與緩沖層絕緣； 在形成島的步驟之前，鍺層部分地凹陷。


根據(jù)結(jié)合附圖閱讀的本發(fā)明的示例性實(shí)施方式的以下詳細(xì)描述，本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)將變得明顯，在附圖中圖I表示根據(jù)本發(fā)明的第一方面的方法的實(shí)施方式的步驟；圖2表示根據(jù)本發(fā)明的第一方面的方法的另一實(shí)施方式的步驟；圖3是通過(guò)根據(jù)本發(fā)明的第二方面的方法的實(shí)施方式制造的NFET晶體管的截面圖；圖4是通過(guò)根據(jù)本發(fā)明的第三方面的方法的實(shí)施方式制造的PFET晶體管的實(shí)施方式的截面圖。
具體實(shí)施例方式Si/Ge施主上的III/V族層現(xiàn)在參照附圖描述根據(jù)本發(fā)明的可能的實(shí)施方式的方法。本發(fā)明提出在有利地由硅制成的施主基板I和至少一個(gè)III/V族材料層3之間插入松弛鍺層2，III/V族材料例如是InP、AsGa, InAs并且因?yàn)槠潆姾奢d流子高遷移率而有利地為InAsGa。確切地說(shuō)，Ge和III/V族材料足夠靠近以允許在沒(méi)有晶格調(diào)節(jié)問(wèn)題的情況下在松弛Ge層的頂部上生長(zhǎng)III/V族材料層。而且，在裸露的硅施主基板的頂部上生長(zhǎng)松弛Ge層的方法是本領(lǐng)域技術(shù)人員所公知的。如果層的晶體材料具有基本上與標(biāo)稱的晶格參數(shù)相同的晶格參數(shù)，則該層是“松弛的”，其中材料的晶格參數(shù)處于均衡形式中而沒(méi)有對(duì)其施加的應(yīng)力。相反，如果層的晶體材料處于拉伸或者壓縮中而彈性地受壓中，則層是“應(yīng)變的”。例如，應(yīng)變層能夠通過(guò)一種材料在第二材料上的外延生長(zhǎng)而獲得，其中這兩種材料具有不同的晶格參數(shù)。由于Ge和硅具有不同的晶格參數(shù)，因此在硅基板的頂部上生長(zhǎng)松弛Ge層的第一種方法是生長(zhǎng)晶格適應(yīng)層，該層由在其基部處應(yīng)變的鍺(該薄Ge層將具有與硅相同的面內(nèi)晶格參數(shù)，因此由于晶格參數(shù)之間的4%錯(cuò)配導(dǎo)致高應(yīng)變)制成并在該層變厚的同時(shí)逐漸松弛。根據(jù)足夠的厚度，鍺的生長(zhǎng)完全是松弛的。該技術(shù)通常需要至少2 厚的Ge層。另選的是，使用晶格適應(yīng)的鍺化硅緩沖層7。該緩沖層7在生長(zhǎng)松弛鍺層之前在硅施主基板I上生長(zhǎng)，并由松弛SiGe制成，在緩沖層7變厚的同時(shí)鍺的比例增加。因而，在緩沖層7與硅施主基板I之間的界面處，緩沖層7實(shí)質(zhì)上由硅制成，并在緩沖層7與松弛鍺 層2的界面處，緩沖層7包括足夠比例的鍺以在沒(méi)有晶格適應(yīng)的情況下實(shí)現(xiàn)純粹松弛鍺的生長(zhǎng)。該技術(shù)通常需要2到5微米厚的緩沖層7。另選的是，整個(gè)施主基板可以由SiGe制成，并用作晶格適應(yīng)層。松弛鍺能夠直接在SiGe基板上生長(zhǎng)。SeOI結(jié)構(gòu)的形成由圖I表示根據(jù)本發(fā)明的用于形成包括III/V族材料的半導(dǎo)體層3的絕緣體上半導(dǎo)體結(jié)構(gòu)10的方法的實(shí)施方式的步驟。如前面解釋的，在施主基板I上生長(zhǎng)松弛鍺層2。接著，在鍺層2上生長(zhǎng)至少一個(gè)III/V族材料層3 (有利地為InAsGa層)。同樣制備支撐基板4，所述支撐基板4有利地由硅制成，或由通常用于基板的任何其他材料制成。支撐基板4可以是標(biāo)準(zhǔn)的絕緣體上硅基板，其包括在薄硅層8下面的絕緣層5。如果支撐基板4不是絕緣體上硅結(jié)構(gòu)，換言之，如果支撐基板4不包括絕緣層5，則絕緣層5有利地形成在至少一個(gè)III/V族材料層3上和/或形成在支撐基板4上。在由圖I表示的實(shí)施方式中，通過(guò)支撐基板4的熱氧化形成絕緣層。例如，如果支撐基板4由硅制成，則形成二氧化硅絕緣層。另選的是，絕緣層5能夠沉積在例如III/V族材料層3上。氧化物也是優(yōu)選的。有利地，在兩個(gè)表面上形成或沉積氧化物層。確切地說(shuō)，氧化物/氧化物鍵合被已知為具有良好的質(zhì)量。另選的是，也可以在形成至少一個(gè)絕緣層5之前在III/V族材料層3上形成薄的硅層8，因而，當(dāng)施主和支撐基板I和4結(jié)合時(shí)，重構(gòu)絕緣體上硅下層結(jié)構(gòu)。該實(shí)施方式由圖2表示。接著在松弛鍺層2上形成解理面6?？梢宰⒁獾氖?，該步驟能夠在形成絕緣層5的步驟之前執(zhí)行，或者甚至如果絕緣層5僅形成在支撐基板4上，則同時(shí)執(zhí)行。為此，松弛鍺層3被例如根據(jù)Smart-Cut 技術(shù)注入有例如氫的離子。注入導(dǎo)致產(chǎn)生作為埋入的弱化區(qū)域的解理面6。此外，施主基板I與支撐基板4結(jié)合，并接著通過(guò)在與注入的物質(zhì)的滲透深度相對(duì)應(yīng)的深度(解理面6)處，即在鍺層6中解理源基板I而使得施主基板I與支撐基板4分離。有利地，如果鍺層已經(jīng)在鍺化硅緩沖層7上生長(zhǎng)，則解理面能夠形成在該子層7上。以該方式，獲得SeOI結(jié)構(gòu)10 (并且更精確地為絕緣體上III/V族上的Ge結(jié)構(gòu))，其包含施主基板I的解理部分和支撐基板4，施主基板I的解理部分包括鍺層2的殘留和所述至少一個(gè)III/V族材料層3 (或者如果可用的話，為鍺化物緩沖層7的殘留和鍺層2)。還產(chǎn)生了作為先前的源基板I的一部分的剩余分層基板I/，該部分上部可能覆有鍺層2的殘留(或者如果可用的話，為鍺化物緩沖層7的殘留)。關(guān)于結(jié)合，可以具有活性或不具有活性(特別在氧化物/氧化物接觸的情況下)，但優(yōu)選的選項(xiàng)是CMP (化學(xué)機(jī)械拋光)活性結(jié)合。絕緣體上III/V族上的Ge結(jié)構(gòu)根據(jù)本發(fā)明的第二方面，提供一種絕緣體上III/V族上Ge結(jié)構(gòu)，該結(jié)構(gòu)是利用如前面描述的形成SeOI結(jié)構(gòu)10的方法而形成的。絕緣體上III/V族上Ge結(jié)構(gòu)10包括支撐基板4、絕緣層5、在絕緣層5上的至少一個(gè)III/V族材料層3、在至少一個(gè)III/V族材料層3上的鍺層2。 以特別有利的方式，結(jié)構(gòu)10最終從底到頂包括-硅基板4；-氧化硅絕緣層5；-可選的薄硅層8;-InAsGa 層 3 ；-松弛Ge 層 2 ;-殘留的鍺化物緩沖層I。NFET 晶體管根據(jù)本發(fā)明的第三和第四方面，分別提供由如前面描述的絕緣體上III/V族上Ge結(jié)構(gòu)10制造的NFET晶體管20a和用于制造這樣的NFET晶體管20a的方法。這樣的高性能NFET晶體管20a由圖3表示。如已經(jīng)描述的，場(chǎng)效應(yīng)型晶體管依賴于電場(chǎng)來(lái)控制半導(dǎo)體材料中的一種類型的電荷載流子的溝道的形狀，并且因此控制其傳導(dǎo)率。在N型(負(fù))中，電荷載流子是電子。因此，半導(dǎo)體是P摻雜(或如果在完全耗盡條件下操作，則是未摻雜的)，并且當(dāng)激活時(shí)，N溝道形成并且電流能夠循環(huán)。為了制造這樣的NFET晶體管20a，在第一步驟中形成絕緣體上III/V族上Ge結(jié)構(gòu)10。接著，在鍺層2中向下直到III/V族材料層3形成腔室21。通過(guò)該腔室21，鍺層2分離為兩個(gè)部分，該兩個(gè)部分僅由通常對(duì)于完全耗盡操作模式是未摻雜的InAsGa層3鏈接。接著首先沉積高K介電材料層22。術(shù)語(yǔ)高K介電指(與二氧化硅相比)具有高介電常數(shù)K的材料必須避免由于隧道效應(yīng)導(dǎo)致的泄漏電流，這導(dǎo)致特定絕緣材料的使用。接著沉積柵極23，并且用高K介電材料22覆蓋。柵極23有利地由金屬制成，并通過(guò)高K介電材料22與其他層絕緣。最后，通過(guò)在由腔室22分離的鍺層2的兩個(gè)部分中進(jìn)行注入來(lái)形成源極區(qū)域24和漏極區(qū)域25。確切地說(shuō)，如已經(jīng)說(shuō)明的，Ge層用于形成低電阻接觸，因?yàn)橐阎狦e-111/V族異質(zhì)結(jié)屬于非肖特基類型。NFET晶體管現(xiàn)在是可操作的。通過(guò)施加足夠的正柵-源電壓(稱為FET的閾值電壓)，出現(xiàn)導(dǎo)電溝道足夠的電子必須被吸引在柵極附近以相對(duì)于添加到層3的摻雜離子逆向移動(dòng)，這首先形成稱為耗盡區(qū)域的無(wú)移動(dòng)載流子的區(qū)域。柵源電壓進(jìn)一步增加將朝向柵極吸引甚至更多的電子，這能夠產(chǎn)生多余負(fù)電荷的出現(xiàn)，該過(guò)程稱為反轉(zhuǎn)。
PFET 晶體管根據(jù)本發(fā)明的第五和第六方面，分別提供由如前面描述的絕緣體上III/V族上Ge結(jié)構(gòu)10制造的PFET晶體管20b和用于制造這樣的PFET晶體管20b的方法。這樣的高性能PFET晶體管20b由圖4表示。在P型(正)中，電荷載流子是空穴。因此，半導(dǎo)體是N摻雜(或如果在完全耗盡條件下操作，則是未摻雜的)，并且當(dāng)激活時(shí)，P溝道形成并且電流能夠循環(huán)。這是相對(duì)于NFET晶體管相反進(jìn)行的。為了制造這樣的PFET晶體管20b，在第一步驟中形成絕緣體上III/V族上Ge結(jié)構(gòu)10。接著，在鍺層2中形成島26 :首先沉積高K介電材料層22。接著沉積柵極23。這優(yōu)選地是金屬柵極。確切地說(shuō)，對(duì)于空穴，該高遷移率層是鍺層2，因此鍺層2沒(méi)有分離為兩個(gè)部分。有利地，但在形成島之前，鍺層2部分地凹陷。因而，較薄的鍺溝道將更容易打開(kāi)。如 果存在鍺化物層7，則在該層中向下直到鍺層2形成腔室，以便于在鍺層2上直接形成島。柵極23有利地由金屬制成，并通過(guò)高K介電材料22與其他層絕緣。 最后，通過(guò)在島26的每一側(cè)上的鍺層2的兩個(gè)部分中進(jìn)行注入形成源極區(qū)域24和漏極區(qū)域25。PFET晶體管現(xiàn)在是可操作的。與NFET類似地，通過(guò)施加足夠的正柵源電壓，出現(xiàn)導(dǎo)電溝道足夠的空穴必須從InAsGa層3吸引到鍺層2，以相對(duì)于添加的摻雜離子逆向移動(dòng)。
權(quán)利要求
1.ー種形成包括ΠΙ/ν族材料的半導(dǎo)體層(3)的絕緣體上半導(dǎo)體結(jié)構(gòu)(10)的方法，其特征在于，所述方法包括以下步驟 (a)在施主基板(I)上生長(zhǎng)松弛鍺層(2); (b)在所述鍺層(2)上生長(zhǎng)至少ー個(gè)III/V族材料層(3)； (c)在所述松弛鍺層(2)中形成解理面(6)； (d)將所述施主基板(I)的解理部分轉(zhuǎn)移到支撐基板(4)，所述解理部分是所述施主基板(I)在所述解理面(6)處解理的、包括所述至少ー個(gè)III/V族材料層(3)的部分。
2.根據(jù)權(quán)利要求I所述的方法，其中所述III/V族材料是InGaAs。
3.根據(jù)權(quán)利要求I至2中任何一項(xiàng)所述的方法，其中所述施主基板(I)由硅制成。
4.根據(jù)權(quán)利要求3所述的方法，其中生長(zhǎng)松弛鍺層(2)的步驟(a)包括在所述施主基板(I)上生長(zhǎng)晶格適應(yīng)的鍺化硅緩沖層(7)的前子步驟(al)，所述松弛鍺層(2)生長(zhǎng)在所述鍺化硅緩沖層(7)上。
5.根據(jù)權(quán)利要求I至4中任何一項(xiàng)所述的方法，其中在所述松弛鍺層(2)中形成解理面(6)的步驟(c)包括在所述至少ー個(gè)III/V族材料層(3)和/或在所述支撐基板(4)上形成絕緣層(5)的前子步驟(Cl)。
6.根據(jù)權(quán)利要求5所述的方法，其中形成絕緣層(5)的步驟(Cl)包括對(duì)所述支撐基板(4)進(jìn)行熱氧化。
7.根據(jù)權(quán)利要求5至6中任何一項(xiàng)所述的方法，其中形成絕緣層(5)的步驟(Cl)包括在所述至少ー個(gè)III/V族材料層(3)上沉積氧化物層。
8.根據(jù)權(quán)利要求5至7中任何一項(xiàng)所述的方法，其中在所述鍺層(2)上生長(zhǎng)至少ー個(gè)III/V族材料層(3)的步驟(b)包括在所述至少ー個(gè)III/V族材料層(3)上形成薄硅層(8)的后子步驟(bl)。
9.根據(jù)權(quán)利要求I至4中任何一項(xiàng)所述的方法，其中所述支撐基板(4)是包括絕緣層(5)的絕緣體上娃結(jié)構(gòu)。
10.一種絕緣體上III/V族上Ge結(jié)構(gòu)(10)，該結(jié)構(gòu)包括支撐基板(4)、絕緣層(5)、在所述絕緣層(5)上的至少ー個(gè)III/V族材料層(3)、在所述至少ー個(gè)III/V族材料層(3)上的鍺層⑵。
11.一種以根據(jù)權(quán)利要求10所述的絕緣體上IIlA^^Ge結(jié)構(gòu)形成的NFET晶體管(20a)，該NFET晶體管(20a)包括 在鍺層⑵中向下直到所述ΙΙΙΛ族材料層(3)的腔室(21)中的柵極(23)，所述柵極(23)通過(guò)高K介電材料與所述鍺層⑵以及所述III/V族層(3)絕緣； 在所述腔室(21)的第一側(cè)的鍺層(2)中的源極區(qū)域(24);和 在所述腔室(21)的另ー側(cè)的鍺層(2)中的漏極區(qū)域(25)。
12.一種制造根據(jù)權(quán)利要求11所述的NFET晶體管(20a)的方法，所述方法包括以下步驟 -形成根據(jù)權(quán)利要求10所述的絕緣體上III/V族Ge結(jié)構(gòu)(10)； -形成在鍺層⑵中向下直到所述III/V族材料層(3)的腔室(21)； -在所述腔室(21)中沉積高K介電材料(22)和柵極(23)，所述柵極通過(guò)所述高K介電材料(22)與所述鍺層(2)以及所述III/V族層⑶絕緣；-在所述腔室(21)的每ー側(cè)的鍺層(2)中注入源極區(qū)域(24)和漏極區(qū)域(25)。
13.一種以根據(jù)權(quán)利要求10所述的絕緣體上III/V族Ge結(jié)構(gòu)(10)形成的PFET晶體管(20b)，所述PFET晶體管(20b)包括 在鍺層(2)上的島(26)，所述島(26)包括通過(guò)高K介電材料(22)與所述鍺層(2)絕緣的柵極(23)； 在所述島(26)的第一側(cè)的鍺層(2)中的源極區(qū)域(24);和 在所述島(26)的另ー側(cè)的鍺層(2)中的漏極區(qū)域(25)。
14.一種制造根據(jù)權(quán)利要求13所述的PFET晶體管(20b)的方法，所述方法包括以下步驟 -形成根據(jù)權(quán)利要求10所述的絕緣體上III/V族Ge結(jié)構(gòu)(10)； -通過(guò)沉積高K介電材料(22)和柵極(23)在鍺層(2)上形成島(26)，所述柵極(23)通過(guò)所述高K介電材料(22)與所述鍺層(2)絕緣； -在所述島(26)的每ー側(cè)的鍺層(2)中注入源極區(qū)域(24)和漏極區(qū)域(25)。
15.根據(jù)權(quán)利要求14所述的方法，其中通過(guò)權(quán)利要求4所述的方法形成所述絕緣體上III/V族Ge結(jié)構(gòu)(10)，所述方法包括以下步驟在形成所述島(26)的步驟之前，在緩沖層(7)中向下直到所述鍺層(2)形成腔室，所述柵極(23)通過(guò)所述高K介電材料(22)與所述緩沖層(7)絕緣。
16.根據(jù)權(quán)利要求14至15中任何一項(xiàng)所述的方法，其中在形成所述島(26)的步驟之前，所述鍺層(2)部分地凹陷。
全文摘要
一種形成絕緣體上III/V族上鍺結(jié)構(gòu)的方法。本發(fā)明涉及形成絕緣體上半導(dǎo)體結(jié)構(gòu)(10)的方法，所述絕緣體上半導(dǎo)體結(jié)構(gòu)(10)包括III/V族材料的半導(dǎo)體層(3)，其特征在于，該方法包括以下步驟(a)在施主基板(1)上生長(zhǎng)松弛鍺層(2)；(b)在鍺層(2)上生長(zhǎng)至少一個(gè)III/V族材料層(3)；(c)在松弛鍺層(2)中形成解理面(6)；(d)將施主基板(1)的解理部分轉(zhuǎn)移到支撐基板(4)，該解理部分是施主基板(1)在解理面(6)處解理的、包括至少一個(gè)III/V族材料層(3)的部分。本發(fā)明還涉及絕緣體上III/V族上鍺結(jié)構(gòu)、NFET晶體管、制造NFET晶體管的方法、PFET晶體管和制造PFET晶體管的方法。
文檔編號(hào)H01L29/78GK102709225SQ20121002244
公開(kāi)日2012年10月3日 申請(qǐng)日期2012年2月1日 優(yōu)先權(quán)日2011年3月9日
發(fā)明者塞西爾·奧爾奈特, 尼古拉斯·達(dá)瓦爾, 康斯坦丁·布德?tīng)? 比什-因·阮 申請(qǐng)人:索泰克公司