高壓靜電保護(hù)結(jié)構(gòu)的制作方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種高壓靜電保護(hù)結(jié)構(gòu)，包括：一N型LDMOS置于一硅襯底上方的P型埋層內(nèi)；多晶硅柵右側(cè)有源區(qū)是LDMOS漏區(qū)，包括：設(shè)置于P型埋層右側(cè)上部的高壓N阱和第一N+型擴(kuò)散區(qū)，第一N+擴(kuò)散區(qū)與多晶硅柵之間相隔一場(chǎng)氧化區(qū)，第一N+擴(kuò)散區(qū)及該場(chǎng)氧化區(qū)均被高壓N阱包圍；多晶硅柵的左側(cè)有源區(qū)是LDMOS的源區(qū)，包括：設(shè)置于P型埋層右側(cè)上部的高壓P阱和N阱；部分第二N+擴(kuò)散區(qū)和第一P+擴(kuò)散區(qū)位于N阱上方，其余部分第二N+擴(kuò)散區(qū)位于高壓P阱上部，第二P+擴(kuò)散區(qū)位于高壓P阱上方；第一P+擴(kuò)散區(qū)、第二P+擴(kuò)散區(qū)和第二N+擴(kuò)散區(qū)之間具有場(chǎng)氧化區(qū)；第一P+擴(kuò)散區(qū)、第二P+擴(kuò)散區(qū)和多晶硅柵引出并接地，第一N+擴(kuò)散區(qū)引出作為靜電輸入端。本發(fā)明提供一種不易觸發(fā)閂鎖效應(yīng)的高壓靜電保護(hù)結(jié)構(gòu)。
【專(zhuān)利說(shuō)明】高壓靜電保護(hù)結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路制造領(lǐng)域，特別是涉及一種高壓靜電保護(hù)結(jié)構(gòu)。

【背景技術(shù)】
[0002]靜電放電(ESD)對(duì)于電子產(chǎn)品的傷害一直是不易解決的問(wèn)題，對(duì)于高壓工藝來(lái)說(shuō)，靜電保護(hù)器件不僅需要滿足耐壓要大于電源電壓的要求，其靜電觸發(fā)電壓還需要小于被保護(hù)器件的損壞電壓才可以。如圖1所示，通常用于靜電保護(hù)的高壓NLDMOS結(jié)構(gòu)在靜電發(fā)生下，ESD正電荷從輸出入焊墊進(jìn)入此結(jié)構(gòu)漏區(qū)后，抬高N-擴(kuò)散區(qū)的電位，發(fā)生雪崩擊穿，擊穿電流通過(guò)P阱中的P+擴(kuò)散區(qū)引出，同時(shí)抬高P阱的電位，導(dǎo)致此結(jié)構(gòu)中的寄生三極管導(dǎo)通。該寄生三極管是由漏區(qū)N-型擴(kuò)散區(qū)、源極的N+擴(kuò)散區(qū)以及其溝道下的高壓P阱組成的橫向三極管。此寄生三極管開(kāi)啟主要是靠N-擴(kuò)散區(qū)與高壓P阱之間的結(jié)擊穿來(lái)觸發(fā)寄生的NPN開(kāi)啟，驟回電壓很低，且不易調(diào)節(jié)，容易觸發(fā)閂鎖效應(yīng)。


【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的技術(shù)問(wèn)題是提供一種不易觸發(fā)閂鎖效應(yīng)的高壓靜電保護(hù)結(jié)構(gòu)。
[0004]為解決上述技術(shù)問(wèn)題，本發(fā)明的高壓靜電保護(hù)結(jié)構(gòu)，包括:一 N型LDMOS(橫向擴(kuò)散金屬場(chǎng)效應(yīng)管)，整體置于一娃襯底上方的P型埋層內(nèi)；
[0005]多晶硅柵的右側(cè)有源區(qū)是所述LDMOS的漏區(qū)，包括:設(shè)置于P型埋層右側(cè)上部的高壓N阱，位于高壓N阱上部的第一 N+型擴(kuò)散區(qū)，其中第一 N+擴(kuò)散區(qū)與多晶硅柵之間相隔有一場(chǎng)氧化區(qū)，第一 N+擴(kuò)散區(qū)及場(chǎng)氧化區(qū)均被高壓N阱包圍；
[0006]多晶硅柵的左側(cè)有源區(qū)是所述LDMOS的源區(qū)，包括:設(shè)置于P型埋層右側(cè)上部的高壓P阱，位于高壓N阱上部的N阱；
[0007]部分第二 N+擴(kuò)散區(qū)和第一 P+擴(kuò)散區(qū)位于N阱上方，其余部分第二 N+擴(kuò)散區(qū)位于高壓P阱上部，第二 P+擴(kuò)散區(qū)位于高壓P阱上方；
[0008]第一P+擴(kuò)散區(qū)、第二P+擴(kuò)散區(qū)和第二N+擴(kuò)散區(qū)之間具有場(chǎng)氧化區(qū)；其中，第一P+擴(kuò)散區(qū)和第二 P+擴(kuò)散區(qū)之間的場(chǎng)氧化區(qū)部分位于高壓P阱上部，其余部分位于N阱上部，第一 P+擴(kuò)散區(qū)和第二 N+擴(kuò)散區(qū)之間的場(chǎng)氧化區(qū)位于N阱上部；
[0009]第一 P+擴(kuò)散區(qū)、第二 P+擴(kuò)散區(qū)和多晶硅柵引出并接接地，第一 N+擴(kuò)散區(qū)引出作為靜電輸入端。
[0010]其中，所述N阱可采用低壓N阱。
[0011]當(dāng)有靜電從漏區(qū)進(jìn)入時(shí)，本發(fā)明通過(guò)漏區(qū)高壓N阱、源區(qū)的N阱以及其溝道下的高壓P阱組成的寄生三極管開(kāi)啟來(lái)泄放電流。相對(duì)于通常的LDMOS結(jié)構(gòu)(如圖1所示)，此結(jié)構(gòu)在源區(qū)增加了 N阱和第二 P+擴(kuò)散區(qū)。當(dāng)寄生三極管觸發(fā)導(dǎo)通后，電流從漏區(qū)高壓N阱流入，流到源區(qū)N阱，通過(guò)由源區(qū)N阱和第二 P+擴(kuò)散區(qū)形成的二極管需反向擊穿來(lái)泄放電流到地。此時(shí)的驟回電壓是通常的LDMOS的驟回電壓與此二極管反向擊穿電壓之和。并且通過(guò)調(diào)節(jié)源區(qū)N阱內(nèi)的第二 N+擴(kuò)散區(qū)和第二 P+擴(kuò)散區(qū)的距離，可以調(diào)節(jié)此N阱和第二 P+擴(kuò)散區(qū)形成的二極管的反向擊穿電壓，這樣也就實(shí)現(xiàn)了有效調(diào)節(jié)此發(fā)明結(jié)構(gòu)的驟回電壓。本發(fā)明的結(jié)構(gòu)有利于防止閂鎖效應(yīng)的發(fā)生，以此提高整體靜電和閂鎖的防護(hù)能力，可運(yùn)用于B⑶工藝的高壓端口的靜電保護(hù)應(yīng)用上。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0012]下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:
[0013]圖1是一種用于靜電保護(hù)的現(xiàn)有高壓NLDMOS結(jié)構(gòu)示意圖。
[0014]圖2是本發(fā)明的結(jié)構(gòu)示意圖。
[0015]附圖標(biāo)記說(shuō)明
[0016]I是硅襯底
[0017]2是P型埋層
[0018]3是高壓N阱
[0019]4是第一 N+擴(kuò)撒區(qū)
[0020]5是多晶硅柵
[0021]6是高壓P阱
[0022]7 是 N 阱
[0023]8是第二 N+擴(kuò)散區(qū)
[0024]9是第一 P+擴(kuò)散區(qū)
[0025]10是第二 P+擴(kuò)散區(qū)
[0026]11是第一場(chǎng)氧化區(qū)
[0027]12是第二場(chǎng)氧化區(qū)
[0028]13是第三場(chǎng)氧化區(qū)
[0029]G 是地
[0030]E是靜電輸入端

【具體實(shí)施方式】
[0031]如圖1所不，本發(fā)明一實(shí)施例包括:一 N型LDM0S,整體置于一娃襯底I上方的P型埋層2內(nèi)；
[0032]多晶硅柵5的右側(cè)有源區(qū)是所述LDMOS的漏區(qū)，包括:設(shè)置于P型埋層2右側(cè)上部的高壓N阱3，位于高壓N阱3上部的第一 N+型擴(kuò)散區(qū)4，其中第一 N+擴(kuò)散區(qū)4與多晶硅柵5之間相隔有第一場(chǎng)氧化區(qū)11，第一 N+擴(kuò)散區(qū)4及第一場(chǎng)氧化區(qū)11均被高壓N阱包圍；
[0033]多晶硅柵5的左側(cè)有源區(qū)是所述LDMOS的源區(qū)，包括:設(shè)置于P型埋層2右側(cè)上部的高壓P阱6，位于高壓N阱6上部的N阱7，本實(shí)施例中，N阱7為低壓N阱；
[0034]部分第二 N+擴(kuò)散區(qū)8和第一 P+擴(kuò)散區(qū)9位于N阱7上方，其余部分第二 N+擴(kuò)散區(qū)8位于高壓P阱6上部，第二 P+擴(kuò)散區(qū)10位于高壓P阱6上方；
[0035]第二 N+擴(kuò)散區(qū)8和第二 P+擴(kuò)散區(qū)10之間具有第二場(chǎng)氧化區(qū)12，第一 P+擴(kuò)散區(qū)9和第二 P+擴(kuò)散區(qū)10之間具有第三場(chǎng)氧化區(qū)13 ;其中，第一 P+擴(kuò)散區(qū)9和第二 P+擴(kuò)散區(qū)10之間的第三場(chǎng)氧化區(qū)13部分位于高壓P阱6上部，其余部分位于N阱7上部，第一 P+擴(kuò)散區(qū)9和第二 N+擴(kuò)散區(qū)8之間的第二場(chǎng)氧化區(qū)12位于N阱7上部；
[0036]第一 P+擴(kuò)散區(qū)9、第二 P+擴(kuò)散區(qū)10和多晶硅柵5引出并接接地G，第一 N+擴(kuò)散區(qū)4引出作為靜電輸入端E。
[0037]當(dāng)有靜電從漏區(qū)進(jìn)入時(shí)，本發(fā)明通過(guò)漏區(qū)高壓N阱3、源區(qū)的N阱7以及其溝道下的高壓P阱6組成的寄生三極管開(kāi)啟來(lái)泄放電流。相對(duì)于通常的LDMOS結(jié)構(gòu)(如圖1所示)，此結(jié)構(gòu)在源區(qū)增加了 N阱7和第二 P+擴(kuò)散區(qū)10 ;當(dāng)寄生三極管觸發(fā)導(dǎo)通后，電流從漏區(qū)高壓N阱3流入，流到源區(qū)N阱7，通過(guò)由源區(qū)N阱7和第二 P+擴(kuò)散區(qū)10形成的二極管需反向擊穿來(lái)泄放電流到地。此時(shí)的驟回電壓是通常的LDMOS的驟回電壓與此二極管反向擊穿電壓之和。并且通過(guò)調(diào)節(jié)源區(qū)N阱7內(nèi)的第二 N+擴(kuò)散區(qū)8和第二 P+擴(kuò)散區(qū)10的距離，可以調(diào)節(jié)此N阱7和第二 P+擴(kuò)散區(qū)10形成的二極管的反向擊穿電壓，這樣也就實(shí)現(xiàn)了有效調(diào)節(jié)此發(fā)明結(jié)構(gòu)的驟回電壓。
[0038]以上通過(guò)【具體實(shí)施方式】和實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種高壓靜電保護(hù)結(jié)構(gòu)，其特征是，包括:一 N型LDMOS，整體置于一硅襯底上方的P型埋層內(nèi)； 多晶硅柵的右側(cè)有源區(qū)是所述LDMOS的漏區(qū)，包括:設(shè)置于P型埋層右側(cè)上部的高壓N阱，位于高壓N阱上部的第一 N+型擴(kuò)散區(qū)，其中第一 N+擴(kuò)散區(qū)與多晶硅柵之間相隔有一場(chǎng)氧化區(qū)，第一 N+擴(kuò)散區(qū)及該場(chǎng)氧化區(qū)均被高壓N阱包圍； 多晶硅柵的左側(cè)有源區(qū)是所述LDMOS的源區(qū)，包括:設(shè)置于P型埋層右側(cè)上部的高壓P阱，位于高壓N阱上部的N阱； 部分第二 N+擴(kuò)散區(qū)和第一 P+擴(kuò)散區(qū)位于N阱上方，其余部分第二 N+擴(kuò)散區(qū)位于高壓P阱上部，第二 P+擴(kuò)散區(qū)位于高壓P阱上方； 第一 P+擴(kuò)散區(qū)、第二 P+擴(kuò)散區(qū)和第二 N+擴(kuò)散區(qū)之間具有場(chǎng)氧化區(qū)；其中，第一 P+擴(kuò)散區(qū)和第二 P+擴(kuò)散區(qū)之間的場(chǎng)氧化區(qū)部分位于高壓P阱上部，其余部分位于N阱上部，第一 P+擴(kuò)散區(qū)和第二 N+擴(kuò)散區(qū)之間的場(chǎng)氧化區(qū)位于N阱上部； 第一 P+擴(kuò)散區(qū)、第二 P+擴(kuò)散區(qū)和多晶硅柵引出并接接地，第一 N+擴(kuò)散區(qū)引出作為靜電輸入端。
2.如權(quán)利要求1所述的高壓靜電保護(hù)結(jié)構(gòu)，其特征是:所述N阱是低壓N阱。
【文檔編號(hào)】H01L27/02GK104425480SQ201310362902
【公開(kāi)日】2015年3月18日 申請(qǐng)日期:2013年8月19日 優(yōu)先權(quán)日:2013年8月19日
【發(fā)明者】蘇慶, 鄧樟鵬, 苗彬彬, 張強(qiáng) 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司