射頻ldmos器件及其制造方法
【專利摘要】本發(fā)明公開了一種射頻LDMOS器件，在多晶硅柵的頂部表面形成的第一金屬硅化物層的厚度大于在源漏區(qū)表面形成的第二金屬硅化物層的厚度，第一金屬硅化物層和第二金屬硅化物層都由形成有硅表面的鈦和氮化鈦經(jīng)快速熱退火后形成。本發(fā)明還公開了一種射頻LDMOS器件的制造方法。本發(fā)明通過第一金屬硅化層的加厚能降低柵極的電阻，容易保證柵極低電阻；第二金屬硅化物層的厚度不會隨著第一金屬硅化層的厚度的增加而增加，能通過降低第二金屬硅化物層的厚度來降低第二金屬硅化物層對源區(qū)和漏區(qū)的第二導(dǎo)電類型重摻雜區(qū)的消耗，使射頻LDMOS器件的反向擊穿電壓穩(wěn)定，從而能整體提高器件的擊穿電壓、提高器件的可靠性。
【專利說明】射頻LDMOS器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種射頻LDMOS器件；本發(fā)明還涉及一種射頻LDMOS器件的制造方法。
【背景技術(shù)】
[0002]射頻橫向場效應(yīng)晶體管(RF LDM0S)是應(yīng)用于射頻基站和廣播站的常用器件。如圖1所示，是現(xiàn)有射頻LDMOS器件的結(jié)構(gòu)示意圖，以N型器件為例，現(xiàn)有射頻LDMOS器件包括:P型重摻雜即P+摻雜的硅襯底101，硅襯底101的摻雜濃度大于le20cm_3 ；P型輕摻雜的娃外延層102,娃外延層102的摻雜濃度和厚度取決于器件的漏端工作電壓,漏端工作電壓越高，硅外延層102摻雜越低、厚度越厚；柵介質(zhì)層如柵氧化層103和多晶硅柵104 #型漂移區(qū)105，形成于硅外延層102中#型摻雜的溝道區(qū)106，溝道區(qū)105和漂移區(qū)106在橫向上直接接觸或通過硅外延層102連接；N型重摻雜即N+摻雜的源區(qū)107、漏區(qū)108 ;在源區(qū)107、漏區(qū)108和多晶娃柵104的表面形成有金屬娃化物110 ;介質(zhì)層如氧化娃層109用于定義出源區(qū)107、漏區(qū)108的形成金屬硅化物110的區(qū)域。
[0003]在現(xiàn)有射頻LDMOS工藝中，為了獲得較小的柵極電阻，需要將柵極金屬硅化物即多晶硅柵104上的金屬硅化物110厚度做厚。由于源/漏極金屬硅化物即源區(qū)107和漏區(qū)108上的金屬硅化物110與柵極金屬硅化物是同一步淀積形成的，導(dǎo)致源/漏極金屬硅化物的厚度過厚，大量消耗了源區(qū)107和漏區(qū)108的N型重摻雜，從而致使射頻LDMOS反向擊穿時有較大的漏電流，擊穿電壓也不夠穩(wěn)定，從而導(dǎo)致器件可靠性的降低。
【發(fā)明內(nèi)容】
[0004]本發(fā)明所要解決的技術(shù)問題是提供一種射頻LDMOS器件，能保證柵極低電阻，同時又能減少源漏區(qū)的N型重摻雜的消耗，從而能提高器件的擊穿電壓、提高器件的可靠性。為此，本發(fā)明還提供一種射頻LDMOS器件的制造方法。
[0005]為解決上述技術(shù)問題，本發(fā)明提供的射頻LDMOS器件包括:
[0006]第一導(dǎo)電類型重摻雜的娃襯底。
[0007]第一導(dǎo)電類型摻雜的娃外延層，該娃外延層形成于所述娃襯底表面上。
[0008]漂移區(qū)，由形成于所述硅外延層的選定區(qū)域中的第二導(dǎo)電類型離子注入?yún)^(qū)組成，所述漂移區(qū)的頂部表面和所述硅外延層的頂部表面相平、所述漂移區(qū)的深度小于所述硅外延層的厚度。
[0009]溝道區(qū)，由形成于所述硅外延層的選定區(qū)域中的第一導(dǎo)電類型離子注入?yún)^(qū)組成，所述溝道區(qū)的頂部表面和所述硅外延層的頂部表面相平、所述溝道區(qū)的深度小于所述硅外延層的厚度；所述溝道區(qū)和所述漂移區(qū)在橫向上直接接觸，或者所述溝道區(qū)和所述漂移區(qū)在橫向上通過所述娃外延層相連接。
[0010]多晶硅柵，形成于所述硅外延層上方，所述多晶硅柵和所述硅外延層間隔離有柵介質(zhì)層，所述多晶硅柵覆蓋部分所述溝道區(qū)并延伸到所述漂移區(qū)上方，被所述多晶硅柵覆蓋的所述溝道區(qū)表面用于形成溝道。
[0011]源區(qū)，由形成于所述溝道區(qū)中的第二導(dǎo)電類型重摻雜區(qū)組成，所述源區(qū)和所述多晶硅柵的第一側(cè)自對準。
[0012]漏區(qū)，由形成于所述漂移區(qū)中的第二導(dǎo)電類型重摻雜區(qū)組成，所述漏區(qū)和所述多晶硅柵的第二側(cè)相隔一橫向距離。
[0013]在所述多晶硅柵的頂部表面形成有第一金屬硅化物層，在所述源區(qū)和所述漏區(qū)表面都形成有第二金屬硅化物層，所述第一金屬硅化物層和所述第二金屬硅化物層都由形成有硅表面的鈦和氮化鈦經(jīng)快速熱退火后形成，所述第一金屬硅化物層的厚度大于所述第二金屬硅化物層的厚度，通過增加所述第一金屬硅化物層的厚度降低所述多晶硅柵的寄生電阻；通過降低所述第二金屬硅化物層的厚度來降低所述第二金屬硅化物層對所述源區(qū)和所述漏區(qū)的第二導(dǎo)電類型重摻雜區(qū)的消耗，使射頻LDMOS器件的反向擊穿電壓穩(wěn)定。
[0014]進一步的改進是，所述第一金屬硅化物層由300埃的第一鈦層加300埃的第二鈦和氮化鈦層經(jīng)快速熱退火后形成；所述第二金屬硅化物由300埃的第二鈦和氮化鈦層經(jīng)快速熱退火后形成。
[0015]進一步的改進是，所述射頻LDMOS器件為N型器件，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型；或者，所述射頻LDMOS器件為P型器件，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型。
[0016]為解決上述技術(shù)問題，本發(fā)明提供的射頻LDMOS器件的制造方法包括如下步驟:
[0017]步驟一、在第一導(dǎo)電類型重摻雜的硅襯底表面上外延生長形成第一導(dǎo)電類型摻雜的娃外延層。
[0018]步驟二、在所述硅外延層表面依次淀積柵介質(zhì)層、多晶硅，對所述多晶硅進行注入摻雜。
[0019]步驟三、采用光刻刻蝕工藝對所述多晶硅進行刻蝕形成多晶硅柵。
[0020]步驟四、在形成有所述多晶硅柵的所述硅外延層中進行全面第二導(dǎo)電類型離子注入，由位于所述多晶硅柵第二側(cè)的第二導(dǎo)電類型離子注入?yún)^(qū)組成漂移區(qū)，所述漂移區(qū)的頂部表面和所述硅外延層的頂部表面相平、所述漂移區(qū)的深度小于所述硅外延層的厚度。
[0021]步驟五、在所述硅外延層的選定區(qū)域中的進行第一導(dǎo)電類型離子注入形成溝道區(qū)，形成所述溝道區(qū)的選定區(qū)域由光刻工藝定義、且所述溝道區(qū)的選定區(qū)域和所述多晶硅柵的第一側(cè)自對準；進行快速熱退火推進，快速熱退火推進后所述溝道區(qū)和所述漂移區(qū)都相所述多晶硅柵底部擴散，所述溝道區(qū)和所述漂移區(qū)在橫向上直接接觸、或者所述溝道區(qū)和所述漂移區(qū)在橫向上通過所述硅外延層相連接；所述溝道區(qū)的頂部表面和所述硅外延層的頂部表面相平、所述溝道區(qū)的深度小于所述硅外延層的厚度；被所述多晶硅柵覆蓋的所述溝道區(qū)表面用于形成溝道。
[0022]步驟六、光刻定義出源區(qū)和漏區(qū)，進行第二導(dǎo)電類型重摻雜離子注入形成所述源區(qū)和所述漏區(qū)，所述源區(qū)和所述多晶硅柵的第一側(cè)自對準；所述漏區(qū)和所述多晶硅柵的第二側(cè)相隔一橫向距離。
[0023]步驟七、在形成有所述源區(qū)和所述漏區(qū)的所述硅外延層正面淀積氧化硅層，所述氧化硅層覆蓋所述多晶硅柵頂部、側(cè)部表面以及所述多晶硅柵外部的所述硅外延層表面。
[0024]步驟八、采用干法刻蝕工藝將所述多晶硅柵頂部表面的所述氧化硅層去除，所述多晶硅柵側(cè)部表面和外部的所述氧化硅層保留，所述多晶硅柵側(cè)部表面的所述氧化硅層作為所述多晶硅柵的側(cè)墻。
[0025]步驟九、淀積第一鈦層，所述第一鈦層和所述多晶硅柵的頂部表面接觸并延伸到所述多晶硅柵外部的所述氧化硅層表面。
[0026]步驟十、采用光刻工藝定義出所述源區(qū)和所述漏區(qū)需要形成金屬硅化物層的區(qū)域，通過干法刻蝕工藝將所述源區(qū)和所述漏區(qū)需要形成金屬硅化物層的區(qū)域打開。
[0027]步驟十一、淀積第二鈦和氮化鈦層，在所述多晶硅柵上方所述第二鈦和氮化鈦層和所述第一鈦層接觸，在所述源區(qū)和所述漏區(qū)需要形成金屬硅化物層的區(qū)域中所述第二鈦和氮化鈦層分別和所述源區(qū)和所述漏區(qū)接觸。
[0028]步驟十二、采用快速熱退火工藝進行鈦和硅的合金化，合金化后在所述多晶硅柵的頂部表面形成第一金屬硅化物層，在所述源區(qū)和所述漏區(qū)表面都形成第二金屬硅化物層，所述第一金屬硅化物層的厚度大于所述第二金屬硅化物層的厚度，通過增加所述第一金屬硅化物層的厚度降低所述多晶硅柵的寄生電阻；通過降低所述第二金屬硅化物層的厚度來降低所述第二金屬硅化物層對所述源區(qū)和所述漏區(qū)的第二導(dǎo)電類型重摻雜區(qū)的消耗，使射頻LDMOS器件的反向擊穿電壓穩(wěn)定。
[0029]進一步的改進是，步驟九中所述第一鈦層的厚度為300埃，步驟十一中所述第二鈦和氮化鈦層的厚度為300埃。
[0030]進一步的改進是，步驟二中所述柵介質(zhì)層的材料為氧化層，所述柵介質(zhì)層的厚度為300埃，所述多晶硅的厚度為3000埃。
[0031]進一步的改進是，步驟七中所述氧化硅層的厚度為800埃。
[0032]進一步的改進是，所述射頻LDMOS器件為N型器件，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型；或者，所述射頻LDMOS器件為P型器件，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型。
[0033]本發(fā)明能夠?qū)崿F(xiàn)多晶硅柵的頂部表面形成的第一金屬硅化物層和源區(qū)和漏區(qū)表面形成的第二金屬硅化物層厚度不一樣的設(shè)置，且第一金屬硅化物層的厚度大于第二金屬硅化物層的厚度，通過第一金屬硅化層的加厚能降低柵極的電阻，容易保證柵極低電阻；第二金屬硅化物層的厚度不會隨著第一金屬硅化層的厚度的增加而增加，能通過降低第二金屬硅化物層的厚度來降低第二金屬硅化物層對源區(qū)和漏區(qū)的第二導(dǎo)電類型重摻雜區(qū)的消耗，使射頻LDMOS器件的反向擊穿電壓穩(wěn)定，從而能整體提高器件的擊穿電壓、提高器件的可靠性。
【專利附圖】
【附圖說明】
[0034]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0035]圖1是現(xiàn)有射頻LDMOS器件的結(jié)構(gòu)示意圖；
[0036]圖2是本發(fā)明實施例射頻LDMOS器件的結(jié)構(gòu)示意圖；
[0037]圖3A-圖31是本發(fā)明實施例方法各步驟中射頻LDMOS器件的結(jié)構(gòu)示意圖。
【具體實施方式】
[0038]如圖2所示，是本發(fā)明實施例射頻LDMOS器件的結(jié)構(gòu)示意圖；本發(fā)明實施例射頻LDMOS器件包括:
[0039]第一導(dǎo)電類型重摻雜的娃襯底I。娃襯底I的摻雜濃度大于le20cm 3。
[0040]第一導(dǎo)電類型摻雜的娃外延層2,該娃外延層2形成于所述娃襯底I表面上。所述硅外延層2的摻雜濃度和厚度取決于器件的漏端工作電壓，漏端工作電壓越高，硅外延層2摻雜越低、厚度越厚；較佳為，硅外延層2的摻雜濃度范圍5X 114CnT3至2X 1015cm_3。
[0041]多晶娃柵4,形成于所述娃外延層2上方,所述多晶娃柵4和所述娃外延層2間隔離有柵介質(zhì)層3。所述柵介質(zhì)層3的材料為氧化層，厚度為300埃左右。所述多晶硅柵4的厚度為3000埃左右。
[0042]漂移區(qū)5，由形成于所述硅外延層2的選定區(qū)域中的第二導(dǎo)電類型離子注入?yún)^(qū)組成，所述漂移區(qū)5的頂部表面和所述硅外延層2的頂部表面相平、所述漂移區(qū)5的深度小于所述硅外延層2的厚度。
[0043]溝道區(qū)6，由形成于所述硅外延層2的選定區(qū)域中的第一導(dǎo)電類型離子注入?yún)^(qū)組成，所述溝道區(qū)6的頂部表面和所述硅外延層2的頂部表面相平、所述溝道區(qū)6的深度小于所述硅外延層2的厚度；所述溝道區(qū)6和所述漂移區(qū)5在橫向上直接接觸，或者所述溝道區(qū)6和所述漂移區(qū)5在橫向上通過所述硅外延層2相連接。
[0044]所述多晶硅柵4覆蓋部分所述溝道區(qū)6并延伸到所述漂移區(qū)5上方，被所述多晶硅柵4覆蓋的所述溝道區(qū)6表面用于形成溝道。
[0045]源區(qū)7，由形成于所述溝道區(qū)6中的第二導(dǎo)電類型重摻雜區(qū)組成，所述源區(qū)7和所述多晶娃柵4的第一側(cè)自對準。
[0046]漏區(qū)8，由形成于所述漂移區(qū)5中的第二導(dǎo)電類型重摻雜區(qū)組成，所述漏區(qū)8和所述多晶硅柵4的第二側(cè)相隔一橫向距離。
[0047]在所述多晶硅柵4的頂部表面形成有第一金屬硅化物層10，在所述源區(qū)7和所述漏區(qū)8表面都形成有第二金屬硅化物層11。氧化硅層9為金屬硅化物阻擋層并用于定義出所述第一金屬硅化物層10和所述第二金屬硅化物層11的形成區(qū)域。所述氧化硅層9的厚度為800埃左右。
[0048]所述第一金屬娃化物層10和所述第二金屬娃化物層11都由形成有娃表面的鈦和氮化鈦經(jīng)快速熱退火后形成，所述第一金屬硅化物層10的厚度大于所述第二金屬硅化物層11的厚度，通過增加所述第一金屬硅化物層10的厚度降低所述多晶硅柵4的寄生電阻；通過降低所述第二金屬硅化物層11的厚度來降低所述第二金屬硅化物層11對所述源區(qū)7和所述漏區(qū)8的第二導(dǎo)電類型重摻雜區(qū)的消耗，使射頻LDMOS器件的反向擊穿電壓穩(wěn)定。較佳為，所述第一金屬硅化物層10由300埃的第一鈦層加300埃的第二鈦和氮化鈦層經(jīng)快速熱退火后形成；所述第二金屬硅化物由300埃的第二鈦和氮化鈦層經(jīng)快速熱退火后形成。
[0049]本發(fā)明實施例射頻LDMOS器件的結(jié)構(gòu)既適用于N型器件，也適用于P型器件。當(dāng)本發(fā)明實施例射頻LDMOS器件為N型器件時，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型；或者，當(dāng)本發(fā)明實施例射頻LDMOS器件為P型器件，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型。
[0050]如圖3A至圖31所示，是本發(fā)明實施例方法各步驟中射頻LDMOS器件的結(jié)構(gòu)示意圖。本發(fā)明實施例射頻LDMOS器件的制造方法包括如下步驟:
[0051]步驟一、如圖3A所示，在第一導(dǎo)電類型重摻雜的硅襯底I表面上外延生長形成第一導(dǎo)電類型摻雜的娃外延層2。所述娃襯底I的摻雜濃度大于le20cm_3。所述娃外延層2的摻雜濃度和厚度取決于器件的漏端工作電壓，漏端工作電壓越高，硅外延層2摻雜越低、厚度越厚。較佳為，硅外延層2的摻雜濃度范圍5X 114CnT3至2X 1015cm_3。
[0052]步驟二、如圖3A所示,在所述娃外延層2表面依次淀積柵介質(zhì)層3、多晶娃4,對所述多晶硅4進行注入摻雜。所述柵介質(zhì)層3的材料為氧化層，厚度為300埃左右。所述多晶硅柵4的厚度為3000埃左右。
[0053]步驟三、如圖3B所示，采用光刻刻蝕工藝對所述多晶硅4進行刻蝕形成多晶硅柵4。
[0054]步驟四、如圖3B所示，在形成有所述多晶硅柵4的所述硅外延層2中進行全面第二導(dǎo)電類型離子注入，由位于所述多晶硅柵4第二側(cè)的第二導(dǎo)電類型離子注入?yún)^(qū)組成漂移區(qū)5，所述漂移區(qū)5的頂部表面和所述硅外延層2的頂部表面相平、所述漂移區(qū)5的深度小于所述硅外延層2的厚度。
[0055]步驟五、如圖3C所示，在所述硅外延層2的選定區(qū)域中的進行第一導(dǎo)電類型離子注入形成溝道區(qū)6。
[0056]形成所述溝道區(qū)6的選定區(qū)域由光刻工藝形成的光刻膠5a圖形定義、且所述溝道區(qū)6的選定區(qū)域和所述多晶硅柵4的第一側(cè)自對準。
[0057]進行快速熱退火推進，快速熱退火推進后所述溝道區(qū)6和所述漂移區(qū)5都相所述多晶硅柵4底部擴散，所述溝道區(qū)6和所述漂移區(qū)5在橫向上直接接觸、或者所述溝道區(qū)6和所述漂移區(qū)5在橫向上通過所述硅外延層2相連接；所述溝道區(qū)6的頂部表面和所述硅外延層2的頂部表面相平、所述溝道區(qū)6的深度小于所述硅外延層2的厚度；被所述多晶硅柵4覆蓋的所述溝道區(qū)6表面用于形成溝道。
[0058]步驟六、如圖3D所示，光刻形成光刻膠5a圖形定義出源區(qū)7和漏區(qū)8，進行第二導(dǎo)電類型重摻雜離子注入形成所述源區(qū)7和所述漏區(qū)8，所述源區(qū)7和所述多晶硅柵4的第一側(cè)自對準；所述漏區(qū)8和所述多晶硅柵4的第二側(cè)相隔一橫向距離。
[0059]步驟七、如圖3E所示,在形成有所述源區(qū)7和所述漏區(qū)8的所述娃外延層2正面淀積氧化硅層9，所述氧化硅層9覆蓋所述多晶硅柵4頂部、側(cè)部表面以及所述多晶硅柵4外部的所述硅外延層2表面。所述氧化硅層9為金屬硅化物阻擋層并用于定義出后續(xù)第一金屬硅化物層10和第二金屬硅化物層11的形成區(qū)域。所述氧化硅層9的厚度為800埃左右。
[0060]步驟八、如圖3F所示，采用干法刻蝕工藝將所述多晶硅柵4頂部表面的所述氧化硅層9去除，所述多晶硅柵4側(cè)部表面和外部的所述氧化硅層9保留，所述多晶硅柵4側(cè)部表面的所述氧化硅層9作為所述多晶硅柵4的側(cè)墻。
[0061]步驟九、如圖3G所示,淀積第一鈦層1a,所述第一鈦層1a和所述多晶娃柵4的頂部表面接觸并延伸到所述多晶硅柵4外部的所述氧化硅層9表面。所述第一鈦層1a的厚度為300埃左右。
[0062]步驟十、如圖3H所示，采用光刻工藝形成光刻膠5a圖形定義出所述源區(qū)7和所述漏區(qū)8需要形成金屬硅化物層的區(qū)域，通過干法刻蝕工藝將所述源區(qū)7和所述漏區(qū)8需要形成金屬硅化物層的區(qū)域打開。
[0063]步驟十一、如圖31所示，淀積第二鈦和氮化鈦層10b，在所述多晶硅柵4上方所述第二鈦和氮化鈦層1b和所述第一鈦層1a接觸，在所述源區(qū)7和所述漏區(qū)8需要形成金屬硅化物層的區(qū)域中所述第二鈦和氮化鈦層1b分別和所述源區(qū)7和所述漏區(qū)8接觸。所述第二鈦和氮化鈦層1b的厚度為300埃左右。
[0064]步驟十二、如圖2所示，采用快速熱退火工藝進行鈦和硅的合金化，合金化后在所述多晶硅柵4的頂部表面形成第一金屬硅化物層10，在所述源區(qū)7和所述漏區(qū)8表面都形成第二金屬娃化物層11，所述第一金屬娃化物層10的厚度大于所述第二金屬娃化物層11的厚度，通過增加所述第一金屬硅化物層10的厚度降低所述多晶硅柵4的寄生電阻；通過降低所述第二金屬硅化物層11的厚度來降低所述第二金屬硅化物層11對所述源區(qū)7和所述漏區(qū)8的第二導(dǎo)電類型重摻雜區(qū)的消耗，使射頻LDMOS器件的反向擊穿電壓穩(wěn)定。
[0065]本發(fā)明實施例方法中，所述射頻LDMOS器件能為N型器件或P型器件，當(dāng)本發(fā)明實施例方法形成的射頻LDMOS器件為N型器件時，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型；此時步驟五中所述溝道區(qū)6的P型離子注入的能量為200kev左右，注入劑量為lE12cm_2?lE13cm_2 ;步驟六中所述源區(qū)7和所述漏區(qū)8的N型重摻雜離子注入的劑量為lE15cm 2 左右。
[0066]當(dāng)本發(fā)明實施例一方法形成的射頻LDMOS器件為P型器件時，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型。
[0067]以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng)視為本發(fā)明的保護范圍。
【權(quán)利要求】
1.一種射頻LDMOS器件，其特征在于，包括: 第一導(dǎo)電類型重摻雜的娃襯底； 第一導(dǎo)電類型摻雜的娃外延層，該娃外延層形成于所述娃襯底表面上； 漂移區(qū)，由形成于所述硅外延層的選定區(qū)域中的第二導(dǎo)電類型離子注入?yún)^(qū)組成，所述漂移區(qū)的頂部表面和所述硅外延層的頂部表面相平、所述漂移區(qū)的深度小于所述硅外延層的厚度； 溝道區(qū)，由形成于所述硅外延層的選定區(qū)域中的第一導(dǎo)電類型離子注入?yún)^(qū)組成，所述溝道區(qū)的頂部表面和所述硅外延層的頂部表面相平、所述溝道區(qū)的深度小于所述硅外延層的厚度；所述溝道區(qū)和所述漂移區(qū)在橫向上直接接觸，或者所述溝道區(qū)和所述漂移區(qū)在橫向上通過所述娃外延層相連接； 多晶硅柵，形成于所述硅外延層上方，所述多晶硅柵和所述硅外延層間隔離有柵介質(zhì)層，所述多晶硅柵覆蓋部分所述溝道區(qū)并延伸到所述漂移區(qū)上方，被所述多晶硅柵覆蓋的所述溝道區(qū)表面用于形成溝道； 源區(qū)，由形成于所述溝道區(qū)中的第二導(dǎo)電類型重摻雜區(qū)組成，所述源區(qū)和所述多晶硅柵的第一側(cè)自對準； 漏區(qū)，由形成于所述漂移區(qū)中的第二導(dǎo)電類型重摻雜區(qū)組成，所述漏區(qū)和所述多晶硅柵的第二側(cè)相隔一橫向距離； 在所述多晶硅柵的頂部表面形成有第一金屬硅化物層，在所述源區(qū)和所述漏區(qū)表面都形成有第二金屬娃化物層，所述第一金屬娃化物層和所述第二金屬娃化物層都由形成有娃表面的鈦和氮化鈦經(jīng)快速熱退火后形成，所述第一金屬硅化物層的厚度大于所述第二金屬硅化物層的厚度，通過增加所述第一金屬硅化物層的厚度降低所述多晶硅柵的寄生電阻；通過降低所述第二金屬硅化物層的厚度來降低所述第二金屬硅化物層對所述源區(qū)和所述漏區(qū)的第二導(dǎo)電類型重摻雜區(qū)的消耗，使射頻LDMOS器件的反向擊穿電壓穩(wěn)定。
2.如權(quán)利要求1所述射頻LDMOS器件，其特征在于:所述第一金屬硅化物層由300埃的第一鈦層加300埃的第二鈦和氮化鈦層經(jīng)快速熱退火后形成；所述第二金屬硅化物層由300埃的第二鈦和氮化鈦層經(jīng)快速熱退火后形成。
3.如權(quán)利要求1所述射頻LDMOS器件，其特征在于:所述射頻LDMOS器件為N型器件，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型；或者，所述射頻LDMOS器件為P型器件，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型。
4.一種射頻LDMOS器件的制造方法，其特征在于，包括如下步驟: 步驟一、在第一導(dǎo)電類型重摻雜的硅襯底表面上外延生長形成第一導(dǎo)電類型摻雜的硅外延層； 步驟二、在所述硅外延層表面依次淀積柵介質(zhì)層、多晶硅，對所述多晶硅進行注入摻雜； 步驟三、采用光刻刻蝕工藝對所述多晶硅進行刻蝕形成多晶硅柵； 步驟四、在形成有所述多晶硅柵的所述硅外延層中進行全面第二導(dǎo)電類型離子注入，由位于所述多晶硅柵第二側(cè)的第二導(dǎo)電類型離子注入?yún)^(qū)組成漂移區(qū)，所述漂移區(qū)的頂部表面和所述硅外延層的頂部表面相平、所述漂移區(qū)的深度小于所述硅外延層的厚度； 步驟五、在所述硅外延層的選定區(qū)域中的進行第一導(dǎo)電類型離子注入形成溝道區(qū)，形成所述溝道區(qū)的選定區(qū)域由光刻工藝定義、且所述溝道區(qū)的選定區(qū)域和所述多晶硅柵的第一側(cè)自對準；進行快速熱退火推進，快速熱退火推進后所述溝道區(qū)和所述漂移區(qū)都相所述多晶硅柵底部擴散，所述溝道區(qū)和所述漂移區(qū)在橫向上直接接觸、或者所述溝道區(qū)和所述漂移區(qū)在橫向上通過所述硅外延層相連接；所述溝道區(qū)的頂部表面和所述硅外延層的頂部表面相平、所述溝道區(qū)的深度小于所述硅外延層的厚度；被所述多晶硅柵覆蓋的所述溝道區(qū)表面用于形成溝道； 步驟六、光刻定義出源區(qū)和漏區(qū)，進行第二導(dǎo)電類型重摻雜離子注入形成所述源區(qū)和所述漏區(qū)，所述源區(qū)和所述多晶硅柵的第一側(cè)自對準；所述漏區(qū)和所述多晶硅柵的第二側(cè)相隔一橫向距離； 步驟七、在形成有所述源區(qū)和所述漏區(qū)的所述硅外延層正面淀積氧化硅層，所述氧化硅層覆蓋所述多晶硅柵頂部、側(cè)部表面以及所述多晶硅柵外部的所述硅外延層表面； 步驟八、采用干法刻蝕工藝將所述多晶硅柵頂部表面的所述氧化硅層去除，所述多晶硅柵側(cè)部表面和外部的所述氧化硅層保留，所述多晶硅柵側(cè)部表面的所述氧化硅層作為所述多晶娃棚的側(cè)墻； 步驟九、淀積第一鈦層，所述第一鈦層和所述多晶硅柵的頂部表面接觸并延伸到所述多晶硅柵外部的所述氧化硅層表面； 步驟十、采用光刻工藝定義出所述源區(qū)和所述漏區(qū)需要形成金屬硅化物層的區(qū)域，通過干法刻蝕工藝將所述源區(qū)和所述漏區(qū)需要形成金屬硅化物層的區(qū)域打開； 步驟十一、淀積第二鈦和氮化鈦層，在所述多晶硅柵上方所述第二鈦和氮化鈦層和所述第一鈦層接觸，在所述源區(qū)和所述漏區(qū)需要形成金屬硅化物層的區(qū)域中所述第二鈦和氮化鈦層分別和所述源區(qū)和所述漏區(qū)接觸； 步驟十二、采用快速熱退火工藝進行鈦和硅的合金化，合金化后在所述多晶硅柵的頂部表面形成第一金屬硅化物層，在所述源區(qū)和所述漏區(qū)表面都形成第二金屬硅化物層，所述第一金屬硅化物層的厚度大于所述第二金屬硅化物層的厚度，通過增加所述第一金屬硅化物層的厚度降低所述多晶硅柵的寄生電阻；通過降低所述第二金屬硅化物層的厚度來降低所述第二金屬硅化物層對所述源區(qū)和所述漏區(qū)的第二導(dǎo)電類型重摻雜區(qū)的消耗，使射頻LDMOS器件的反向擊穿電壓穩(wěn)定。
5.如權(quán)利要求4所述方法，其特征在于:步驟九中所述第一鈦層的厚度為300埃，步驟十一中所述第二鈦和氮化鈦層的厚度為300埃。
6.如權(quán)利要求4所述方法，其特征在于:步驟二中所述柵介質(zhì)層的材料為氧化層，所述柵介質(zhì)層的厚度為300埃，所述多晶硅的厚度為3000埃。
7.如權(quán)利要求4所述方法，其特征在于:步驟七中所述氧化硅層的厚度為800埃。
8.如權(quán)利要求4所述方法，其特征在于:所述射頻LDMOS器件為N型器件，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型；或者，所述射頻LDMOS器件為P型器件，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型。
【文檔編號】H01L29/78GK104425589SQ201310365073
【公開日】2015年3月18日 申請日期:2013年8月20日 優(yōu)先權(quán)日:2013年8月20日
【發(fā)明者】遇寒, 蔡瑩, 周正良, 李 昊 申請人:上海華虹宏力半導(dǎo)體制造有限公司