相關(guān)申請的交叉引用

本申請要求提交于2016年3月8日提交的美國臨時專利申請no.62/305,281的優(yōu)先權(quán)。

本說明書大體涉及電力電子組件，更具體地，涉及具有半導體器件疊層和集成流體通道系統(tǒng)的電力電子組件，所述半導體器件疊層具有半導體冷卻芯片，所述集成流體通道系統(tǒng)在半導體器件疊層內(nèi)延伸。

背景技術(shù)：

散熱裝置可以聯(lián)接到諸如電力電子器件這樣的發(fā)熱裝置，以移除熱量并降低發(fā)熱裝置的最大工作溫度?？梢允褂美鋮s流體經(jīng)由對流熱傳遞來接收由發(fā)熱裝置產(chǎn)生的熱量，并且從發(fā)熱裝置移除這種熱量。例如，可以引導冷卻流體的射流使得其沖擊發(fā)熱裝置的表面。從發(fā)熱裝置移除熱量的另一種方式是將發(fā)熱裝置聯(lián)接到由導熱材料(例如鋁)制成的翅片式散熱器。

然而，由于新開發(fā)的電氣系統(tǒng)的需求，電力電子組件被設(shè)計成在增大的功率水平下工作并且產(chǎn)生了相應增加的熱通量，常規(guī)的散熱器不能充分地除熱通量來將電力電子組件的工作溫度有效地降低到可接受的溫度水平。此外，傳統(tǒng)的散熱器和冷卻結(jié)構(gòu)需要附加的接合層和熱匹配材料(例如，結(jié)合層、襯底、熱界面(thermalinterface)材料)。這些附加層使整個組件的熱阻顯著增大，并且使得電子系統(tǒng)的熱管理更為困難。

因此，需要具有內(nèi)部冷卻結(jié)構(gòu)的替代電力電子組件和替代電力電子器件。

技術(shù)實現(xiàn)要素：

在一個實施例中，一種電力電子組件包括半導體器件疊層，所述半導體器件疊層具有寬帶隙半導體器件、半導體冷卻芯片和第一電極，所述寬帶隙半導體器件包括寬帶隙半導體材料，所述半導體冷卻芯片包括熱聯(lián)接到所述寬帶隙半導體器件的半導體材料，所述第一電極電聯(lián)接到所述寬帶隙半導體器件并且定位在所述寬帶隙半導體器件和所述半導體冷卻芯片之間。所述電力電子組件還包括襯底層，所述襯底層聯(lián)接到所述半導體器件疊層，使得所述半導體冷卻芯片定位在所述襯底層和所述寬帶隙半導體器件之間。所述襯底層包括襯底入口端口和襯底出口端口。集成流體通道系統(tǒng)在所述襯底層的襯底入口端口和襯底出口端口之間延伸。此外，所述集成流體通道系統(tǒng)包括襯底流體入口通道、襯底流體出口通道和一個或多個冷卻芯片流體通道，所述襯底流體入口通道從所述襯底入口端口延伸到所述襯底層中，所述襯底流體出口通道從所述襯底出口端口延伸到所述襯底層中，所述一個或多個冷卻芯片流體通道延伸到所述半導體冷卻芯片中。所述一個或多個冷卻芯片流體通道與所述襯底流體入口通道和所述襯底流體出口通道流體連通。

在另一個實施例中，一種半導體器件疊層包括第一半導體冷卻芯片和第二半導體冷卻芯片，所述第一半導體冷卻芯片聯(lián)接到所述第二半導體冷卻芯片。所述第一半導體冷卻芯片和所述第二半導體冷卻芯片每個均包括半導體材料、冷卻芯片流體入口、冷卻芯片流體出口和一個或多個冷卻芯片流體入口通道，所述一個或多個冷卻芯片流體入口通道定位在所述第一和第二半導體冷卻芯片的凹部區(qū)域中并且與所述冷卻芯片流體入口和所述冷卻芯片流體出口流體連通。所述半導體器件疊層還包括寬帶隙半導體器件、第一電極和第二電極，所述寬帶隙半導體器件定位在所述第一半導體冷卻芯片和所述第二半導體冷卻芯片之間，并且熱聯(lián)接到所述第一半導體冷卻芯片和所述第二半導體冷卻芯片，所述第一電極電聯(lián)接并且熱聯(lián)接到所述寬帶隙半導體器件，并且定位在所述第一半導體冷卻芯片和所述寬帶隙半導體器件之間，所述第二電極電聯(lián)接并且熱聯(lián)接到所述寬帶隙半導體器件，并且定位在所述第二半導體冷卻芯片和所述寬帶隙半導體器件之間。

在又一個實施例中，一種電力電子組件包括襯底層和多個半導體器件疊層，所述襯底層具有襯底流體入口和襯底流體出口。每個半導體器件疊層均包括第一半導體冷卻芯片和第二半導體冷卻芯片，所述第一半導體冷卻芯片聯(lián)接到所述第二半導體冷卻芯片。所述第一半導體冷卻芯片和所述第二半導體冷卻芯片每個均包括半導體材料、冷卻芯片流體入口、冷卻芯片流體出口和一個或多個冷卻芯片流體入口通道，所述一個或多個冷卻芯片流體入口通道定位在所述第一和第二半導體冷卻芯片的凹部區(qū)域中，并且與所述冷卻芯片流體入口和所述冷卻芯片流體出口流體連通。每個半導體器件疊層還包括寬帶隙半導體器件、第一電極和第二電極，所述寬帶隙半導體器件定位在所述第一半導體冷卻芯片和所述第二半導體冷卻芯片之間，并且熱聯(lián)接到所述第一半導體冷卻芯片和所述第二半導體冷卻芯片，所述第一電極電聯(lián)接并且熱聯(lián)接到所述寬帶隙半導體器件，并且定位在所述第一半導體冷卻芯片和所述寬帶隙半導體器件之間，所述第二電極電聯(lián)接并且熱聯(lián)接到所述寬帶隙半導體器件，并且定位在所述第二半導體冷卻芯片和所述寬帶隙半導體器件之間。此外，每個半導體器件疊層的冷卻芯片流體入口均流體地聯(lián)接到所述襯底層的襯底流體入口，并且每個半導體器件疊層的冷卻芯片流體出口均流體地聯(lián)接到所述襯底層的襯底流體出口。

基于以下結(jié)合附圖的詳細描述，將更全面地理解由本文所述的實施例提供的這些和附加的特征。

附圖說明

附圖中所闡述的實施例本質(zhì)上是說明性和示意性的，并且不旨在限制由權(quán)利要求限定的主題。當結(jié)合以下附圖閱讀時，可以理解說明性實施例的以下詳細描述，在這些附圖中，相同的結(jié)構(gòu)用相同的附圖標記表示，并且其中：

圖1a示意性地示出了根據(jù)本發(fā)明所示出和描述的一個或多個實施例的示例性電力電子組件，所述電力電子組件具有寬帶隙半導體器件；

圖1b示出了根據(jù)本發(fā)明所示出和描述的一個或多個實施例的圖1a的示例性電力電子組件的剖視圖，所述電力電子組件具有延伸到寬帶隙半導體器件中的集成流體通道系統(tǒng)；

圖2a示意性地示出了根據(jù)本發(fā)明所示出和描述的一個或多個實施例的示例性電力電子組件，所述電力電子組件具有寬帶隙半導體器件和半導體冷卻芯片；

圖2b示出了根據(jù)本發(fā)明所示出和描述的一個或多個實施例的圖2a的示例性電力電子組件的剖視圖，所述電力電子組件具有延伸到半導體冷卻芯片中的集成流體通道系統(tǒng)；

圖2c示出了根據(jù)本發(fā)明所示出和描述的一個或多個實施例的圖2a的示例性電力電子組件的另一個實施例的剖視圖，所述電力電子組件具有延伸穿過半導體冷卻芯片并延伸到寬帶隙半導體器件中的集成流體通道系統(tǒng)；

圖3a示意性地示出了根據(jù)本發(fā)明所示出和描述的一個或多個實施例的示例性電力電子組件，所述電力電子組件包括多個半導體器件疊層；

圖3b示意性地示出了根據(jù)本發(fā)明所示出和描述的一個或多個實施例的圖3a的示例性電力電子組件的示例性單個半導體器件疊層；和

圖3c示意性地示出了根據(jù)本發(fā)明所示出和描述的一個或多個實施例的圖3b的示例性單個半導體器件疊層的單個半導體冷卻芯片的第二芯片表面。

具體實施方式

總體參考附圖，本公開的實施例涉及電力電子組件，所述電力電子組件包括襯底層和一個或多個半導體疊層。所述半導體疊層中的每個均包括一個或多個寬帶隙半導體器件、電聯(lián)接到所述寬帶隙半導體器件的一個或多個電極，并且在一些實施例中還包括一個或多個半導體冷卻芯片(coolingchip)。本公開的電力電子組件還包括集成流體通道系統(tǒng)，所述集成流體通道系統(tǒng)包括在電力電子組件的多個部件內(nèi)延伸的冷卻通道，例如，所述冷卻通道延伸到襯底層、電極、半導體冷卻芯片、寬帶隙半導體器件、或以上部件的組合中。在工作中，介電冷卻流體可以循環(huán)通過集成流體通道系統(tǒng)，以從電力電子器件移除熱量。直接定位在電力電子器件內(nèi)(例如直接定位在寬帶隙半導體器件內(nèi))的冷卻通道有助于從熱源(例如，寬帶隙半導體器件)處移除熱量。此外，直接定位在電力電子器件內(nèi)的冷卻通道降低了由熱源和介電冷卻流體之間的中間結(jié)構(gòu)所產(chǎn)生的熱阻。此外，集成流體通道系統(tǒng)還可以通過提供無需單獨的冷卻部件和冷卻層(例如單獨的散熱裝置)的冷卻來減小電力電子組件的整體尺寸。

參照圖1a和圖1b，圖1a和圖1b示意性地示出了示例性電力電子組件100，所述電力電子組件100包括聯(lián)接到襯底層110的半導體器件疊層120。圖1a示出了電力電子組件100的透視圖，并且圖1b示出了電力電子組件100的實施例沿著圖1a的線a-a的剖視圖。如圖1b所示，電力電子組件100包括集成流體通道系統(tǒng)160，所述集成流體通道系統(tǒng)160在半導體器件疊層120的至少一部分和襯底層110內(nèi)延伸。集成流體通道系統(tǒng)160提供了在襯底層110和半導體器件疊層120內(nèi)延伸的流體流路，使得介電冷卻流體可以循環(huán)通過襯底層110和半導體器件疊層120，以從半導體器件疊層120的一個或多個寬帶隙半導體器件122移除熱量。非限制性介電冷卻流體包括r-245fa和hfe-7100?？梢允褂闷渌殡娎鋮s流體。所選擇的介電冷卻流體的類型可以取決于待冷卻的發(fā)熱裝置的工作溫度。

所示出的電力電子組件100的襯底層110可以包括任何襯底材料，例如高溫共燒陶瓷(htcc)材料、低溫共燒陶瓷(ltcc)材料、fr-4等。襯底層110可以包括高溫襯底層(例如htcc)，所述高溫襯底層在成分上構(gòu)造為能夠承受高于或等于大約寬帶隙半導體器件122的工作溫度的溫度(例如高于約250℃、280℃、300℃、320℃、350℃等的溫度)，而基本上不會變形或產(chǎn)生其他劣化。如圖1所示，襯底層110包括與基部表面118相對的面向器件的表面116。此外，襯底層110包括一個或多個襯底側(cè)壁119，所述襯底側(cè)壁119在面向器件的表面116和基部表面118之間圍繞襯底層110的周邊延伸。

襯底層110包括襯底入口端口112和襯底出口端口114。如圖1a和圖1b中所示，襯底入口端口112和襯底出口端口114可各自延伸到一個或多個襯底側(cè)壁119中。例如，襯底入口端口112可以延伸到第一襯底側(cè)壁119a中，并且襯底出口端口114可以延伸到第二襯底側(cè)壁119b中。在一個非限制性示例中，襯底入口端口112和襯底出口端口114中的一個或兩個可以延伸到襯底層110的基部表面118中。在另一個非限制性示例中，襯底入口端口112和襯底出口端口114中的一個或兩個可以延伸到襯底層110的面向器件的表面116中。

仍然參考圖1a和圖1b，寬帶隙半導體器件122包括寬帶隙半導體材料，例如但不限于sic、gan、aln、bn、金剛石等。作為一個非限制性示例，寬帶隙半導體材料可以是包括約3ev或更大的帶隙的任何半導體材料。在一些實施例中，寬帶隙半導體器件122可以包括絕緣柵雙極晶體管(“igbt”)、金屬氧化物半導體場效應晶體管(“mosfet”)或任何其它半導體器件。此外，作為一個非限制性示例，寬帶隙半導體器件122可以在約250℃和約350℃之間的溫度下工作。應當理解，其他工作溫度是可以的。

如圖1b所示，寬帶隙半導體器件122包括與第二器件表面126相對的第一器件表面124。第一器件表面124面向第一電極130(例如與第一電極130接觸和/或聯(lián)接到第一電極130)，使得第一電極130定位在襯底層110和寬帶隙半導體器件122之間。例如，在一些實施例中，第一電極130可以包括松散金屬層(discretemetallayer)，所述松散金屬層結(jié)合到第一器件表面124，并且在其他實施例中，第一電極130可以包括金屬化層，所述金屬化層使用任何已知或尚待開發(fā)的沉積方法沉積到第一器件表面124上。在一些實施例中，第一電極130還聯(lián)接到襯底層110的面向器件的表面116，例如，第一電極130結(jié)合到面向器件的表面116。此外，在一些實施例中，附加部件層(例如半導體冷卻芯片250(圖2a-圖2c))可以定位在第一電極130和襯底層110的面向器件的表面116之間。

仍然參照圖1b，第二器件表面126面向第二電極140(例如第二器件表面126與第二電極140相接觸和/或聯(lián)接到第二電極140)，使得第二電極140定位成與第一電極130相對。例如，在一些實施例中，第二電極140可以包括松散金屬層，所述松散金屬層結(jié)合(bonded)到第二器件表面126，并且在其他實施例中，第二電極140可以包括金屬化層，所述金屬化層使用任何已知或尚待開發(fā)的沉積方法沉積到第二器件表面126上。

第一電極130和第二電極140每個均熱聯(lián)接到寬帶隙半導體器件122。此外，第一電極130和第二電極140每個均電聯(lián)接到寬帶隙半導體器件122，使得在第一電極130和第二電極140之間形成延伸穿過寬帶隙半導體器件122的電流路徑(例如豎直電流路徑)。在一些實施例中，第一電極130包括漏極，并且第二電極140包括源極，使得豎直電流路徑從源極穿過寬帶隙半導體器件122延伸到漏極，并且在工作中，電流從第二電極140流到第一電極130。在其他實施例中，第一電極130包括源極，并且第二電極140包括漏極，使得在工作中電流從第一電極130流到第二電極140。第一電極130和第二電極140可以包括任何導電材料，例如但不限于銅、氧化銅、石墨、黃銅、銀、鉑等。

如圖1a-圖1b所示，電力電子組件100還可以包括一個或多個匯流條，所述一個或多個匯流條電聯(lián)接到半導體器件疊層120。所述一個或多個匯流條可以包括電力匯流條(powerbusbar)190，所述電力匯流條190電聯(lián)接到半導體器件疊層120，例如，所述電力匯流條190使用第一電線191電聯(lián)接到第二電極140。所述一個或多個匯流條還可以包括信號匯流條(signalbusbar)192，所述信號匯流條192電聯(lián)接到半導體器件疊層120，例如，所述信號匯流條192使用第二電線193電聯(lián)接到第二電極140。雖然電力匯流條190和信號匯流條192示出為與第二電極140電接合，但是應當理解，電力匯流條190和信號匯流條192可以電聯(lián)接到半導體器件疊層120的任何部件。

在工作中，電力匯流條190可以輸出能夠由半導體器件疊層120接收的電源信號，以為半導體器件疊層120供電。此外，信號匯流條192可以輸出能夠由半導體器件疊層120接收的控制信號，以控制寬帶隙半導體器件122的操作，例如控制寬帶隙半導體器件122的開關(guān)操作。在一些實施例中，例如如下面的圖3a和圖3b所示，電力匯流條190和信號匯流條192每個均可以包括硅通孔(through-siliconvias)，所述硅通孔構(gòu)造為連接多個半導體疊層120。

現(xiàn)在參考圖1b的剖視圖，集成流體通道系統(tǒng)160包括多個冷卻通道，所述冷卻通道在襯底層110的襯底入口端口112和襯底出口端口114之間延伸。多個冷卻通道延伸到襯底層110中，并且可進一步延伸到半導體器件疊層120的一些或所有部件中，例如延伸到寬帶隙半導體器件122和第一電極130中。如圖1b所示，集成流體通道系統(tǒng)160包括襯底流體入口通道162和襯底流體出口通道164，所述襯底流體入口通道162從襯底入口端口112延伸到襯底層110中，所述襯底流體出口通道164從襯底出口端口114延伸到襯底層110中。襯底流體入口通道162在襯底層110的襯底入口端口112和面向器件的表面116之間延伸。此外，襯底流體出口通道164在遠離襯底入口端口112的位置處并且在沿著襯底層110的面向器件的表面116的位置處在襯底層110的襯底出口端口114和面向器件的表面116之間延伸。

如圖1b所示，集成流體通道系統(tǒng)160包括一個或多個半導體流體通道172，所述半導體流體通道172延伸到寬帶隙半導體器件122中，并且與襯底流體入口通道162和襯底流體出口通道164流體連通。在一些實施例中，如圖1b所示，半導體流體通道172可以延伸到寬帶隙半導體器件122的至少第一器件表面124中。例如，在圖1b所示的實施例中，寬帶隙半導體器件122的第一器件表面124可以包括翅片陣列(例如柱狀翅片(pinfin)、槽道狀翅片(channelpin)等)，所述翅片陣列共同限定了一個或多個半導體流體通道172的流體流路的至少一部分。此外，在一些實施例中，半導體流體通道172可以從第一器件表面124穿過寬帶隙半導體器件122延伸到第二器件表面126并且延伸到第二器件表面126中。例如，寬帶隙半導體器件122的第二器件表面126可以包括翅片陣列(例如柱狀翅片、槽道狀翅片等)，所述翅片陣列共同限定了一個或多個半導體流體通道172的流體流路的至少一部分。

仍然參照圖1b，集成流體通道系統(tǒng)160還可以包括在第一電極130內(nèi)延伸的一個或多個電極流體通道170。所述一個或多個電極流體通道170可以在襯底流體入口通道162與一個或多個半導體流體通道172之間延伸，并且在襯底流體出口通道164與一個或多個半導體流體通道172之間延伸，使得所述一個或多個電極流體通道170與襯底流體入口通道162、襯底流體出口通道164和一個或多個半導體流體通道172流體連通。在一些實施例中，電極流體通道170的至少一部分在第一電極130內(nèi)延伸，使得電極流體通道170被第一電極130圍繞。在一些實施例中，第一電極130可包括翅片陣列(例如柱狀翅片、槽道狀翅片等)，所述翅片陣列共同限定了一個或多個電極流體通道170的流體流路的至少一部分。此外，在一些實施例中，一個或多個電極流體通道170還可以在第一電極130內(nèi)延伸(例如在半導體流體通道172延伸穿過寬帶隙半導體器件122的實施例中)，使得第二電極140內(nèi)的電極流體通道170與半導體流體通道172和第一電極130內(nèi)的電極流體通道170流體連通。

現(xiàn)在參照圖2a-圖2c，圖2a-圖2c示出了電力電子組件200(圖2a和圖2b)、200’(圖2c)的另一個實施例。電力電子組件200、200’與圖1a和圖1b中示出的電力電子組件100相類似，所述電力電子組件200、200’包括半導體器件疊層220、220’，所述半導體器件疊層220、220’包括圖1a和圖1b的半導體器件疊層120，并且還增加了半導體冷卻芯片250、250’。圖2a示出了電力電子組件200的透視圖，并且圖2b和圖2c各自示出了電力電子組件200和200’的不同實施例沿著圖2a的線b-b的剖視圖。具體地，圖2b示出了集成流體通道系統(tǒng)260的一個實施例，并且圖2c示出了集成流體通道系統(tǒng)260’的另一個實施例。

現(xiàn)在參照圖2a-圖2c，半導體冷卻芯片250、250’定位在襯底層210、210’和寬帶隙半導體器件222、222’之間，所述寬帶隙半導體器件222、222’具有第一器件表面224、224’和第二器件表面226、226’，所述第二器件表面226、226’可以與第一器件表面224、224’相對。半導體冷卻芯片250、250’包括第一芯片表面252、252’和第二芯片表面254、254’，所述第二芯片表面254、254’可以與第一芯片表面252、252’相對。此外，半導體冷卻芯片250、250’熱聯(lián)接到寬帶隙半導體器件222、222’。

如圖2a-圖2c所示，半導體冷卻芯片250、250’可以定位在第一電極230、230’和襯底層210、210’之間，并且可以接觸襯底層210、210’的面向器件的表面216、216’和第一電極230、230’兩者。例如，半導體冷卻芯片250、250’的第一芯片表面252、252’可以聯(lián)接到襯底層210、210’的面向器件的表面216、216’，并且第二芯片表面254、254’可以聯(lián)接到第一電極230、230’。在一些實施例中，半導體冷卻芯片250、250’可以通過軟釬焊(soldering)、燒結(jié)、硬釬焊(brazing)和瞬態(tài)液相連接(tlp)聯(lián)接到襯底層210、210’和第一電極230、230’。在其他實施例中，第一電極230、230’可以包括金屬化層，所述金屬化層使用任何已知或尚待開發(fā)的沉積方法沉積在半導體冷卻芯片250、250’的第一芯片表面252、252’或第二芯片表面254、254’上。

半導體冷卻芯片250、250’包括半導體材料，例如但不限于si、gaas、sic、gan、aln、bn、金剛石等。作為一個非限制性示例，所述半導體材料可以是寬帶隙半導體材料，例如包括約3ev或更大的帶隙的任何半導體材料。示例性寬帶隙半導體材料包括sic、gan、aln、bn和金剛石。在一個非限制性示例中，半導體冷卻芯片250、250’和寬帶隙半導體器件222、222’可以包括相同的半導體材料。此外，如圖2b和圖2c所示，半導體冷卻芯片250、250’可以包括柵極驅(qū)動電路部分256、256’，所述柵極驅(qū)動電路部分256、256’電聯(lián)接到寬帶隙半導體器件222、222’。在工作中，柵極驅(qū)動電路部分256、256’可以向?qū)拵栋雽w器件222、222’輸出控制信號，例如在寬帶隙半導體器件222、222’包括mosfet、igbt或其他半導體器件的實施例中。半導體冷卻芯片250、250’的柵極驅(qū)動電路部分256、256’可以是半導體冷卻芯片250、250’的不與第一電極230、230’接觸的部分，例如，是當半導體冷卻芯片250、250’聯(lián)接到第一電極230、230’時，半導體冷卻芯片250、250’的延伸超過第一電極230、230’的部分。

現(xiàn)在參照2b和圖2c的剖視圖，圖2b和圖2c示出了集成流體通道系統(tǒng)260(圖2b)和集成流體通道系統(tǒng)260’(圖2c)的實施例。集成流體通道系統(tǒng)260、260’的每個實施例均包括多個冷卻通道，所述多個冷卻通道在襯底層210、210’的襯底入口端口212、212’和的襯底出口端口214、214’之間延伸。多個冷卻通道延伸到襯底層210、210’中，并且可以進一步延伸到半導體器件疊層220、220’的一些或所有部件中。如圖2b和圖2c所示，集成流體通道系統(tǒng)260、260’的每個實施例均包括襯底流體入口通道262、262’和襯底流體出口通道264、264’，所述襯底流體入口通道262、262’從襯底入口端口212、212’延伸到襯底層210、210’中，所述襯底流體出口通道264、264’從襯底出口端口214、214’延伸到襯底層210、210’中。襯底流體入口通道262、262’在襯底層210、210’的襯底入口端口212、212’和面向器件的表面216、216’之間延伸。此外，襯底流體出口通道264、264’在遠離襯底入口端口212、212’的位置處并且在沿著襯底層210、210’的面向器件的表面216、216’的位置處在襯底層210、210’的襯底出口端口214、214’與面向器件的表面216、216’之間延伸。

仍然參照2b和圖2c，集成流體通道系統(tǒng)260、260’的每個實施例均還包括一個或多個冷卻芯片流體通道274、274’，所述一個或多個冷卻芯片流體通道274、274’延伸到半導體冷卻芯片250、250’中，使得一個或多個冷卻芯片流體通道274、274’與襯底流體入口通道262、262’和襯底流體出口通道264、264’流體連通。一個或多個冷卻芯片流體通道274、274’可以延伸到寬帶隙半導體器件122的第一芯片表面252、252’中。如圖2b和圖2c所示，一個或多個冷卻芯片流體通道274、274’可以延伸到半導體冷卻芯片250、250’中，但不延伸到半導體冷卻芯片250、250’的柵極驅(qū)動電路部分256、256’中。

在圖2b所示的集成流體通道系統(tǒng)260的實施例中，一個或多個冷卻芯片流體通道274可以延伸到第一芯片表面252中并終止于第一芯片表面252和第二芯片表面254之間的位置處。例如，第一芯片表面252可以包括翅片陣列(例如柱狀翅片、槽道狀翅片等)，所述翅片陣列共同限定了一個或多個冷卻芯片流體通道274的流體流路的至少一部分。例如，如圖2b所示，集成流體通道系統(tǒng)260可以延伸到半導體冷卻芯片250中，但不延伸到第一電極230或?qū)拵栋雽w器件222中。

此外，在圖2c所示的實施例中，一個或多個冷卻芯片流體通道274’中的至少一個可以延伸穿過第一芯片表面252’和第二芯片表面254’之間的半導體冷卻芯片250’。例如，如圖2c所示，一個或多個冷卻芯片流體通道274’中的至少一個可以包括延伸穿過半導體冷卻芯片250’的流通部(throughput)。此外，如圖2c所示，集成流體通道系統(tǒng)260’可以包括冷卻通道，所述冷卻通道延伸到半導體冷卻芯片250’中并且延伸到第一電極230’和寬帶隙半導體器件222’中的一個或兩個中。例如，集成流體通道系統(tǒng)260’還可以包括一個或多個電極流體通道270’和/或一個或多個半導體流體通道272’。一個或多個電極流體通道270’可以包括圖1b中所示的任何電極流體通道170。此外，一個或多個半導體流體通道272’可以包括圖1b中所示的任何半導體流體通道172。此外，如圖2c所示，一個或多個冷卻芯片流體通道274’可以與一個或多個電極流體通道270’和/或一個或多個半導體流體通道272’流體連通。

再次參照圖1a和圖2a，每個電力電子組件100、200、200’均還可以包括冷卻流體存儲器180、280、流體泵182、282和次級熱交換器186、286，以上部件中的每個均流體地聯(lián)接到襯底入口端口112、212、212’和襯底出口端口114、214、214’。例如，冷卻劑管道系統(tǒng)184、284可以在襯底入口端口112、212、212’和襯底出口端口114、214、214’之間延伸，并且將襯底入口端口112、212、212’和襯底出口端口114、214、214’與冷卻流體存儲器180、280、流體泵182、282和次級熱交換器186、286中的每個流體地聯(lián)接，并且還將冷卻流體存儲器180、280與流體泵182、282和次級熱交換器186、286兩者流體地聯(lián)接。冷卻流體存儲器180、280可以容納介電冷卻流體，并且流體泵182、282可以將介電冷卻劑流體泵送通過集成流體通道系統(tǒng)160、260、260’，例如，將介電冷卻劑流體從冷卻流體存儲器180、280和襯底入口端口112、212、212’泵送通過集成流體通道系統(tǒng)160、260、260’，并且將介電冷卻劑流體從襯底出口端口114、214、214’泵送到次級熱交換器186、286和冷卻流體存儲器180、280。此外，次級熱交換器186、286可以在介電冷卻流體進入冷卻流體存儲器180、280之前移除由介電冷卻流體收集的熱量。

在工作中，可以將介電冷卻流體引入到襯底入口端口112、212、212’中，例如，使用流體泵182、282將介電冷卻流體從冷卻流體存儲器180、280泵送到襯底入口端口112、212、212’。介電冷卻流體可以從襯底入口端口112、212、212’流動通過襯底流體入口通道162、262、262’并且流到半導體器件疊層120、220、220’的一個或多個冷卻通道(例如為冷卻芯片流體通道174、274、274’、電極流體通道170、270’和一個或多個半導體流體通道172、272’，這些流體通道中的每個均提供了流體路徑)中，使得流動通過所述一個或多個冷卻通道的冷卻劑流體可以從半導體器件疊層120、220、220’移除熱量(例如，由寬帶隙半導體器件122、222、222’產(chǎn)生的熱量)。接下來，介電冷卻流體可以從定位在半導體器件疊層120、220、220’中的一個或多個冷卻通道流到襯底流體出口通道164、264、264’，并且從襯底出口端口114、214、214’流出。此外，包括翅片陣列或其他表面紋理的陣列的集成流體通道系統(tǒng)160、260、260’的冷卻通道的實施例增大了介電冷卻流體與半導體器件疊層120、220、220’的部件之間的接觸的表面積，這可以增加由介電冷卻流體從半導體器件疊層120、220、220’移除的熱量。

現(xiàn)在參照圖1a-圖2c，考慮制造電力電子組件100、200、200’的方法。盡管下面以特定順序描述了該方法，但是應當理解，可以想到其它順序。在包括一個或多個半導體流體通道172、272’的實施例中，所述方法可以首先包括將一個或多個半導體流體通道172、272’蝕刻到寬帶隙半導體器件122、222’中，例如使用任何已知的或仍待開發(fā)的蝕刻寬帶隙材料的方法(例如干法蝕刻、濕法蝕刻等)來實施蝕刻。接下來，在包括一個或多個電極流體通道170、270’的實施例中，所述方法包括在第一電極130、230’、第二電極140、240’或兩者中形成一個或多個電極流體通道170、270’，例如通過將一個或多個電極流體通道170、270’蝕刻到或以其他加工方式加工到第一電極130、230’、第二電極140、240’或兩者中來實施所述形成。

仍然參照圖1a-圖2c，制造電力電子組件100的方法接下來可以包括將寬帶隙半導體器件122、222、222’的第一器件表面124、224、224’聯(lián)接到或以其他方式定位到第一電極130、230、230’上。在包括一個或多個半導體流體通道172、272’和一個或多個電極流體通道170、270’的實施例中，將寬帶隙半導體器件122、222’的第一器件表面124、224’聯(lián)接到或以其它方式定位到第一電極130、230’上可以將一個或多個半導體流體通道172、272’定位成與一個或多個電極流體通道170、270’流體連通。在一些實施例中，可以通過燒結(jié)、硬釬焊、焊接接合(solderbonding)、直接接合(directbonding)、擴散接合(diffusionbonding)、瞬態(tài)液相連接(tlp)或其它已知或尚待開發(fā)的接合工藝將寬帶隙半導體器件122、222、222’的第一器件表面124、224、224’聯(lián)接到第一電極130、230、230’。在其他實施例中，第一電極130、230、230’可以包括金屬化層，并且可以通過使用任何已知或尚待開發(fā)的沉積方法將第一電極130、230、230’沉積到寬帶隙半導體器件122、222、222’的第一器件表面124、224、224’上來將第一電極130、230、230’聯(lián)接到寬帶隙半導體器件122、222、222’的第一器件表面124、224、224’。

再次參照圖1a-圖2c，在包括電極流體通道170、270’的實施例中，所述方法還可以包括將第一電極130、230’定位成與襯底層110、210’流體連通，使得襯底流體入口通道162、262’和襯底流體出口通道164、264’每個均與一個或多個電極流體通道170、270’和一個或多個半導體流體通道172、272’流體連通。在一些實施例(例如圖1a-圖1b所示的實施例)中，所述方法還可以包括將第一電極130聯(lián)接到襯底層110的面向器件的表面116，例如使用任何接合工藝(例如上述接合工藝)或任何沉積工藝來實施聯(lián)接。此外，所述方法包括將第二電極140接合到寬帶隙半導體器件122的第二器件表面126，例如使用任何接合工藝(例如上述接合工藝)或任何沉積工藝來實施接合。

現(xiàn)在參照圖2a-圖2c，制造電力電子組件200、200’的方法還包括將一個或多個冷卻芯片流體通道274、274’蝕刻到半導體冷卻芯片250、250’中，例如使用任何已知的或尚待開發(fā)的蝕刻寬帶隙材料的方法(例如干法蝕刻、濕法蝕刻等)來實施蝕刻。接下來，半導體冷卻芯片250、250’可以定位在襯底層210、210’和第一電極230、230’之間，使得半導體冷卻芯片250、250’的一個或多個冷卻芯片流體通道274、274’與襯底流體入口通道262、262’和襯底流體出口通道264、264’流體連通，并且在圖2c所示的實施例中，還與一個或多個電極流體通道270’和一個或多個半導體流體通道272’流體連通。此外，在一些實施例中，例如，半導體冷卻芯片250、250’的第一芯片表面252、252’可以聯(lián)接到襯底層210、210’的面向器件的表面216、216’，并且第二芯片表面254、254’可以聯(lián)接到第一電極230、230’，例如使用任何接合工藝(例如上述接合工藝)或任何沉積工藝來實施所述聯(lián)接。

現(xiàn)在參照圖3a，圖3a示出了示例性電力電子組件300的分解圖，所述示例性電力電子組件300包括襯底層310和多個半導體器件疊層320a-320c。襯底層310包括襯底入口端口312和襯底流體出口314，所述襯底入口端口312流體地聯(lián)接到襯底流體入口通道362，所述襯底流體出口314流體地聯(lián)接到襯底流體出口通道364。襯底層310可包括上述任何襯底層110、210、210’。此外，在一些實施例中，電力電子組件300包括蓋層305，所述蓋層305(例如與襯底層310相對)聯(lián)接到單個半導體器件疊層320，使得多個半導體器件疊層320定位在襯底層310和蓋層305之間。此外，盡管示出了三個半導體器件疊層320a-320c，但是應當理解，可以想到任何數(shù)量的半導體器件疊層320a-320c。

現(xiàn)在參照圖3b，圖3b示意性地示出了單個半導體器件疊層320的分解圖。圖3b還示出了蓋層305。半導體器件疊層320包括多個半導體冷卻芯片350，所述半導體冷卻芯片350可以包括上述任何半導體冷卻芯片250、250’。如圖3b中所示，半導體器件疊層320可以包括第一半導體冷卻芯片350a、第二半導體冷卻芯片350b和第三半導體冷卻芯片350c。第一半導體冷卻芯片350a可以聯(lián)接到第二半導體冷卻芯片350b。此外，第三半導體冷卻芯片350c可以聯(lián)接到第二半導體冷卻芯片350b，使得第二半導體冷卻芯片350b定位在第一半導體冷卻芯片350a和第三半導體冷卻芯片350c之間并且聯(lián)接到第一半導體冷卻芯片350a和第三半導體冷卻芯片350c兩者。盡管示出了三個半導體冷卻芯片350a-350c，但是應當理解，半導體器件疊層320每個均可以包括任意數(shù)量的半導體冷卻芯片350。

半導體冷卻芯片350a-350c每個均包括半導體材料，例如但不限于si、gaas、sic、gan、aln、bn、金剛石等。此外，每個半導體器件疊層320均包括第一寬帶隙半導體器件322a和第二寬帶隙半導體器件322b。第一寬帶隙半導體器件322a定位在第一半導體冷卻芯片350a和第二半導體冷卻芯片350b之間并且熱聯(lián)接到第一半導體冷卻芯片350a和第二半導體冷卻芯片350b，并且第二寬帶隙半導體器件322b定位在第二半導體冷卻芯片350b和第三半導體冷卻芯片350c之間并且熱聯(lián)接到第二半導體冷卻芯片350b和第三半導體冷卻芯片350c。此外，第一寬帶隙半導體器件322a和第二寬帶隙半導體器件322b均可以包括上述任何寬帶隙半導體器件122、222、222’，并且可以包括寬帶隙半導體材料，例如sic、gan、aln、bn、金剛石等。

仍然參照圖3b和圖3c，每個半導體冷卻芯片350a-350c均還可以包括第一芯片表面352a-352c和第二芯片表面354a-354c，所述第二芯片表面354a-354c可以與第一芯片表面352a-352c相對。圖3c示出了第一半導體冷卻芯片350a的第二芯片表面354a。每個半導體冷卻芯片350a-350c均可以包括冷卻芯片流體入口351a-351c和冷卻芯片流體出口353a-353c，冷卻芯片流體入口351a-351c和冷卻芯片流體出口353a-353c中的每個均在半導體冷卻芯片350a-350c的分離的位置處在第一芯片表面352a-352c和第二芯片表面354a-354c之間延伸。此外，每個半導體冷卻芯片350a-350b均包括延伸到第一芯片表面352a-352c中的第一凹部區(qū)域355a-355b(如圖3b所示)以及延伸到第二芯片表面354a-354c中的第二凹部區(qū)域357a-357c(如圖3c所示)。在一些實施例中，冷卻芯片流體入口351a-351c和冷卻芯片流體出口353a-353c可終止于第一凹部區(qū)域355a-355c內(nèi)的第一芯片表面352a-352c處，并且可終止于第二凹部區(qū)357a-357c內(nèi)的第二芯片表面354a-354c處。

半導體器件疊層320包括集成流體通道系統(tǒng)360，所述集成流體通道系統(tǒng)360在各個半導體冷卻芯片350a-350c之間提供流體連通。集成流體通道系統(tǒng)360在結(jié)構(gòu)上構(gòu)造成提供流體流路，使得可以將介電冷卻流體泵送通過半導體器件疊層320。在工作中，流動通過集成流體通道系統(tǒng)360的介電冷卻流體可以從熱聯(lián)接到半導體冷卻芯片350a-350c的一個或多個發(fā)熱裝置移除熱量，所述發(fā)熱裝置例如為第一寬帶隙半導體器件322a和第二寬帶隙半導體器件322b。集成流體通道系統(tǒng)360包括冷卻芯片流體入口351a-351c、冷卻芯片流體出口353a-353c以及由第一和/或第二凹部區(qū)域355a-355c/357a-357c形成的一個或多個冷卻芯片流體通道374a-374c，所述冷卻芯片流體通道374a-374c延伸到半導體冷卻芯片350a-350c中。此外，如下所述的各個電極(330a、330b、340a、340b)可以聯(lián)接到第一芯片表面352a-352c和/或第二芯片表面354a-354c，使得冷卻芯片流體通道374a-374c由第一凹部區(qū)域355a-355c和/或第二凹部區(qū)域357a-357c和單個電極(330a、330b、340a、340b)限定。

在一些實施例中，第一凹部區(qū)域355a-355c和/或第二凹部區(qū)域357a-357c可以包括從第一凹部區(qū)域355a-355c和/或第二凹部區(qū)域357a-357c向外延伸的翅片388的陣列，例如柱狀翅片388’(如圖3a的第一半導體器件疊層320a和第三半導體器件疊層320c上所示)、槽道狀翅片388”(如圖3a的第二半導體器件疊層320b上所示)等。翅片388的陣列增大了半導體冷卻芯片350a-350c在第一凹部區(qū)域355a-355c和第二凹部區(qū)域357a-357c內(nèi)的表面積，使得流動通過所述半導體冷卻芯片的介電冷卻流體可以與半導體冷卻芯片350a-350c的增大的表面積相接觸。此外，每個相應的半導體冷卻芯片350a-350c的冷卻芯片流體通道374a-374c與每個半導體冷卻芯片350a-350c的冷卻芯片流體入口351a-351c和冷卻芯片流體出口353a-353c流體連通。

此外，在一些實施例中，一個或多個冷卻芯片流體通道374a-374c的至少一部分可以在半導體冷卻芯片350a-350c內(nèi)延伸，使得一個或多個冷卻芯片流體通道374a-374c的至少一部分在半導體冷卻芯片350a-350c內(nèi)的位于第一芯片表面352a-352c和第二芯片表面354a-354c之間的位置處由半導體冷卻芯片350a-350c的半導體材料圍繞。在工作中，冷卻芯片流體通道374a-374c為冷卻劑流體流動通過集成流體通道系統(tǒng)360提供了流體路徑，以從半導體器件疊層320a-320c移除熱量，例如從第一寬帶隙半導體器件322a和第二寬帶隙半導體器件322b移除熱量。

再次參照圖3b，半導體冷卻芯片350a-350c的冷卻芯片流體入口351a-351c各自均相互流體連通，例如，冷卻芯片流體入口351a-351c可以同心對準。此外，半導體冷卻芯片350a-350c的冷卻芯片流體出口353a-353c各自均相互流體連通，例如，冷卻芯片流體出口353a-353c同心對準。此外，如圖3a所示，每個半導體器件疊層320a-320c的冷卻芯片流體入口351a-351c流體聯(lián)接到襯底層310的襯底入口端口312，并且每個半導體器件疊層320a-320c的冷卻芯片流體出口353a-353c每個均流體聯(lián)接到襯底層310的襯底流體出口314，使得介電冷卻流體可以流到襯底入口端口312中，流動通過每個半導體器件疊層320a-320c的集成流體通道系統(tǒng)360，并從襯底流體出口314流出，所述介電冷卻流體例如為容納在冷卻劑流體存儲器(例如圖1a和圖2a的冷卻流體存儲器180、280)中的介電冷卻劑流體。

仍然參照圖3b，每個半導體器件疊層320還包括多個電極。例如，每個半導體器件疊層320a-320c均可以包括第一電極330a和第二電極340a，第一電極330a和第二電極340a定位在第一半導體冷卻芯片350a和第二半導體冷卻芯片350b之間。第一電極330a可以電聯(lián)接并且熱聯(lián)接到第一寬帶隙半導體器件322a并且定位在第一半導體冷卻芯片350a和第一寬帶隙半導體器件322a之間。此外，第二電極340a可以電聯(lián)接并且熱聯(lián)接到第一寬帶隙半導體器件322a并且定位在第二半導體冷卻芯片350b和第一寬帶隙半導體器件322a之間。

第一電極330a和第二電極340a可以包括上述第一電極130、230、230’和第二電極140、240、240’的任何實施例。例如，在一些實施例中，第一電極330a和第二電極340a中的一個可以包括源極，并且第一電極330a和第二電極340a中的另一個可以包括漏極。此外，在一些實施例中，第一電極330a和第二電極340a還可以包括一個或多個電極冷卻通道，所述電極冷卻通道可以與一個或多個冷卻芯片流體通道374a-374c流體連通，所述電極冷卻通道例如為上文關(guān)于圖1b和圖2c所述的電極流體通道170、270’中的任一個。此外，在一些實施例中，第一電極330a和第二電極340a中的一個可以包括直流(dc)電極(例如dc+電極或dc-電極)，并且第一電極330a和第二電極340a中的另一個可以包括交流(ac)電極。

每個半導體器件疊層320均還可以包括第三電極330b和第四電極340b，第三電極330b和第四電極340b定位在第二半導體冷卻芯片350b和第三半導體冷卻芯片350c之間。第三電極330b可以電聯(lián)接并且熱聯(lián)接到第二寬帶隙半導體器件322b并且定位在第二半導體冷卻芯片350b和第二寬帶隙半導體器件322b之間。此外，第四電極340b可以電聯(lián)接并且熱聯(lián)接到第二寬帶隙半導體器件322b并且定位在第三半導體冷卻芯片350c和第二寬帶隙半導體器件322b之間。

第三電極330b和第四電極340b可以包括上述第一電極130、230、230’和第二電極140、240、240’的任何實施例。例如，在一些實施例中，第三電極330b和第四電極340b中的一個可以包括源極，并且第三電極330b和第四電極340b中的另一個可以包括漏極。此外，在一些實施例中，第三電極330b和第四電極340b還可以包括一個或多個電極冷卻通道，所述電極冷卻通道可以與一個或多個冷卻芯片流體通道374a-374c流體連通，所述電極冷卻通道例如為上文關(guān)于圖1b和圖2c所述的電極流體通道170、270’中的任一個。此外，在一些實施例中，第三電極330b和第四電極340b中的一個可以包括直流(dc)電極(例如dc+電極或dc-電極)，并且第三電極330b和第四電極340b中的另一個可以包括交流(ac)電極。

如圖3b所示，電力電子組件300還可以包括一個或多個匯流條連接器380，所述匯流條連接器380延伸穿過半導體冷卻芯片350a-350c中的至少一個和電極330a、330b、340a、340b中的至少一個。例如，一個或多個匯流條連接器380可以包括硅通孔并且可以延伸穿過一個或多個冷卻芯片通孔358a-358c和至少一個電極通孔382。匯流條連接器380可以為待由半導體器件疊層320輸入和輸出的電信號提供電氣通路。此外，仍然參照圖3a，每個半導體器件疊層320a-320c的匯流條連接器380均可以與相鄰半導體器件疊層320a-320c的匯流條連接器380相接觸以在兩者之間提供電連接。

電力電子組件300還可以包括一個或多個芯片連接器部分390，所述芯片連接器部分390定位在相鄰的半導體冷卻芯片350a-350c之間并且聯(lián)接到相鄰的半導體冷卻芯片350a-350c。每個芯片連接器部分390均包括芯片連接器流體流通部392，所述芯片連接器流體流通部392延伸貫穿芯片連接器部分390并且可以與半導體冷卻芯片350a-350c的芯片流體入口和/或芯片流體出口流體地對準。芯片連接器部分390可以聯(lián)接到一些或所有半導體冷卻芯片350a-350c的第一芯片表面352a-352c和/或第二芯片表面354a-354c，使得在相鄰的冷卻芯片之間形成間隙，以為待定位在相鄰的半導體冷卻芯片350a-350c之間的電極330a、330b、340a、340b以及第一寬帶隙半導體器件322a和第二寬帶隙半導體器件322b提供位置。

現(xiàn)在應當理解，本文所述的實施例可以涉及電力電子組件，所述電力電子組件包括半導體器件疊層，所述半導體器件疊層具有寬帶隙半導體器件并且在一些實施例中還具有半導體冷卻芯片。寬帶隙半導體器件和半導體冷卻芯片可以各自包括在各自中延伸的冷卻通道，使得介電冷卻流體可以與寬帶隙半導體器件和/或半導體冷卻芯片的半導體材料直接相接觸地循環(huán)，以從寬帶隙半導體器件移除熱量。電力電子組件還可以包括電極(例如源極和漏極)，所述電極也可以包括在其中延伸的冷卻通道。冷卻通道形成集成流體通道系統(tǒng)，通過不提供單獨的冷卻部件和冷卻層(例如單獨的散熱裝置)來進行冷卻，從而減小電力電子組件的尺寸。

應注意，術(shù)語“基本上”在本文中可用于表示固有的不確定度，所述不確定度可歸因于任何定量比較、值、測量或其它表示。該術(shù)語此處還用于表示一種程度，定量表示可以在該程度上以相對于所述的基準值變化，而不會導致所討論的主題的基本功能的變化。

雖然在此已經(jīng)示出和描述了特定實施例，但是應當理解，在不脫離所要求保護的主題的精神和范圍的情況下，可以進行各種其他改變和修改。此外，盡管在此描述了所要求保護的主題的各個方面，但是這些方面不需要組合使用。因此，所附權(quán)利要求旨在覆蓋在所要求保護的主題的范圍內(nèi)的所有這樣的變例和修改型。