背景技術(shù)：

1、本公開涉及半導(dǎo)體封裝結(jié)構(gòu)及其制造方法。

2、封裝上封裝(pop)是涉及將兩個(gè)或更多個(gè)封裝堆疊在彼此的頂部上的半導(dǎo)體封裝方案。信號(hào)可以通過標(biāo)準(zhǔn)的封裝接口在封裝之間布線。pop為在較小的空間中需要更多的特征的應(yīng)用(比如移動(dòng)終端(例如，智能電話、數(shù)碼相機(jī)、mp3播放器、移動(dòng)游戲裝置等))提供了封裝解決方案。

技術(shù)實(shí)現(xiàn)思路

1、在一個(gè)方面中，一種半導(dǎo)體封裝結(jié)構(gòu)包括裝置封裝和第一存儲(chǔ)器封裝。裝置封裝包括襯底、設(shè)置在襯底上并且耦合到襯底的裝置電路、設(shè)置在襯底上并且耦合到襯底的一組豎直導(dǎo)電元件、以及包封裝置電路和該組豎直導(dǎo)電元件的模制層。該組豎直導(dǎo)電元件設(shè)置在裝置電路的外圍。第一存儲(chǔ)器封裝堆疊在模制層上，并且通過該組豎直導(dǎo)電元件耦合到襯底。

2、在一些實(shí)施方式中，半導(dǎo)體封裝結(jié)構(gòu)還包括第二存儲(chǔ)器封裝，第二存儲(chǔ)器封裝并排地與裝置封裝設(shè)置在襯底上并且耦合到襯底。

3、在一些實(shí)施方式中，裝置電路設(shè)置在襯底的第一側(cè)。半導(dǎo)體封裝結(jié)構(gòu)還包括印刷電路板(pcb)，該印刷電路板(pcb)設(shè)置在襯底的與第一側(cè)相對的第二側(cè)，并且在襯底的第二側(cè)上耦合到襯底。

4、在一些實(shí)施方式中，半導(dǎo)體封裝結(jié)構(gòu)還包括第二存儲(chǔ)器封裝，該第二存儲(chǔ)器封裝并排地與裝置封裝設(shè)置在pcb上并且耦合到pcb。

5、在一些實(shí)施方式中，裝置電路包括片上系統(tǒng)(soc)，并且裝置封裝包括soc封裝。第一存儲(chǔ)器封裝包括易失性存儲(chǔ)器裝置。第二存儲(chǔ)器封裝包括非易失性存儲(chǔ)器裝置和存儲(chǔ)器控制器。

6、在一些實(shí)施方式中，裝置電路包括soc，并且裝置封裝包括soc封裝。第一存儲(chǔ)器封裝是集成存儲(chǔ)器封裝，該集成存儲(chǔ)器封裝包括易失性存儲(chǔ)器裝置、非易失性存儲(chǔ)器裝置、以及存儲(chǔ)器控制器。

7、在一些實(shí)施方式中，該組豎直導(dǎo)電元件包括一個(gè)或多個(gè)導(dǎo)電元件，該一個(gè)或多個(gè)導(dǎo)電元件分別豎直地鍵合到位于襯底上的一個(gè)或多個(gè)觸點(diǎn)。

8、在一些實(shí)施方式中，該組豎直導(dǎo)電元件的材料包括金。

9、在一些實(shí)施方式中，來自該組豎直導(dǎo)電元件的豎直導(dǎo)電元件的頂表面的尺寸等于該豎直導(dǎo)電元件的底表面的尺寸。

10、在另一方面中，一種半導(dǎo)體封裝結(jié)構(gòu)包括中介層結(jié)構(gòu)。中介層結(jié)構(gòu)包括第一互連橋、裝置電路、一組導(dǎo)電元件、以及模制層。第一互連橋包括：交替設(shè)置的導(dǎo)電層與電介質(zhì)層的堆疊體，以及形成在堆疊體中并且貫穿至少部分的堆疊體以連接到堆疊體中的導(dǎo)電層的互連結(jié)構(gòu)。裝置電路設(shè)置在第一互連橋上并且耦合到第一互連橋。該組導(dǎo)電元件設(shè)置在第一互連橋上并且耦合到第一互連橋。該組導(dǎo)電元件設(shè)置在裝置電路的外圍，并且第一互連橋的互連結(jié)構(gòu)連接到來自該組導(dǎo)電元件的至少一個(gè)導(dǎo)電元件。模制層包封裝置電路和該組導(dǎo)電元件。

11、在一些實(shí)施方式中，裝置電路通過形成在第一互連橋上的一組焊料球耦合到互連結(jié)構(gòu)?；蛘?，裝置電路使用混合鍵合耦合到互連結(jié)構(gòu)。

12、在一些實(shí)施方式中，該組導(dǎo)電元件分別豎直地鍵合到位于第一互連橋上的第一組觸點(diǎn)。

13、在一些實(shí)施方式中，裝置電路和該組導(dǎo)電元件形成在第一互連橋的第一側(cè)。半導(dǎo)體封裝結(jié)構(gòu)還包括pcb，該pcb形成在第一互連橋的與第一側(cè)相對的第二側(cè)，并且耦合到第一互連橋的第一互連結(jié)構(gòu)。

14、在一些實(shí)施方式中，中介層結(jié)構(gòu)還包括第二互連橋，該第二互連橋設(shè)置在模制層上并且耦合到該組導(dǎo)電元件。半導(dǎo)體封裝結(jié)構(gòu)還包括集成存儲(chǔ)器封裝，該集成存儲(chǔ)器封裝堆疊在中介層結(jié)構(gòu)的第二互連橋上，并且耦合到中介層結(jié)構(gòu)的第二互連橋。

15、在一些實(shí)施方式中，集成存儲(chǔ)器封裝使用混合鍵合耦合到第二互連橋。

16、在一些實(shí)施方式中，該組導(dǎo)電元件分別豎直地鍵合到位于第二互連橋上的第二組觸點(diǎn)。

17、在一些實(shí)施方式中，裝置電路包括soc。集成存儲(chǔ)器封裝包括易失性存儲(chǔ)器裝置、堆疊在易失性存儲(chǔ)器裝置上的非易失性存儲(chǔ)器裝置、以及存儲(chǔ)器控制器。

18、在又一方面中，一種中介層結(jié)構(gòu)包括第一互連橋、裝置電路、一組導(dǎo)電元件、模制層、以及第二互連橋。裝置電路設(shè)置在第一互連橋上并且耦合到第一互連橋。該組導(dǎo)電元件設(shè)置在第一互連橋上并且耦合到第一互連橋。該組導(dǎo)電元件設(shè)置在裝置電路的外圍。模制層包封裝置電路和該組導(dǎo)電元件。第二互連橋設(shè)置在模制層上并且耦合到該組導(dǎo)電元件。

19、在一些實(shí)施方式中，第一互連橋包括：交替設(shè)置的導(dǎo)電層與電介質(zhì)層的第一堆疊體，以及第一互連結(jié)構(gòu)，第一互連結(jié)構(gòu)形成在第一堆疊體中并且貫穿至少部分的第一堆疊體以連接到第一堆疊體中的第一導(dǎo)電層。第二互連橋包括：交替設(shè)置的導(dǎo)電層和電介質(zhì)層的第二堆疊體，以及第二互連結(jié)構(gòu)，第二互連結(jié)構(gòu)形成在第二堆疊體中并且貫穿至少部分的第二堆疊體以連接到第二堆疊體中的第二導(dǎo)電層。

20、在一些實(shí)施方式中，來自該組導(dǎo)電元件的至少一個(gè)導(dǎo)電元件連接到第一互連橋的第一互連結(jié)構(gòu)以及第二互連橋的第二互連結(jié)構(gòu)。

技術(shù)特征：

1.一種半導(dǎo)體封裝結(jié)構(gòu)，包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，還包括：

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其中：

4.根據(jù)權(quán)利要求3所述的半導(dǎo)體封裝結(jié)構(gòu)，還包括：

5.根據(jù)權(quán)利要求4所述的半導(dǎo)體封裝結(jié)構(gòu)，其中：

6.根據(jù)權(quán)利要求3所述的半導(dǎo)體封裝結(jié)構(gòu)，其中：

7.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其中，所述一組豎直導(dǎo)電元件包括一個(gè)或多個(gè)導(dǎo)電元件，所述一個(gè)或多個(gè)導(dǎo)電元件分別豎直地鍵合到位于所述襯底上的一個(gè)或多個(gè)觸點(diǎn)。

8.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其中，所述一組豎直導(dǎo)電元件的材料包括金。

9.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其中，來自所述一組豎直導(dǎo)電元件的豎直導(dǎo)電元件的頂表面的尺寸等于所述豎直導(dǎo)電元件的底表面的尺寸。

10.一種半導(dǎo)體封裝結(jié)構(gòu)，包括：

11.根據(jù)權(quán)利要求10所述的半導(dǎo)體封裝結(jié)構(gòu)，其中：

12.根據(jù)權(quán)利要求10所述的半導(dǎo)體封裝結(jié)構(gòu)，其中，所述一組導(dǎo)電元件分別豎直地鍵合到位于所述第一互連橋上的第一組觸點(diǎn)。

13.根據(jù)權(quán)利要求10所述的半導(dǎo)體封裝結(jié)構(gòu)，其中：

14.根據(jù)權(quán)利要求10所述的半導(dǎo)體封裝結(jié)構(gòu)，其中：

15.根據(jù)權(quán)利要求14所述的半導(dǎo)體封裝結(jié)構(gòu)，其中，所述集成存儲(chǔ)器封裝使用混合鍵合耦合到所述第二互連橋。

16.根據(jù)權(quán)利要求14所述的半導(dǎo)體封裝結(jié)構(gòu)，其中，所述一組導(dǎo)電元件分別豎直地鍵合到位于所述第二互連橋上的第二組觸點(diǎn)。

17.根據(jù)權(quán)利要求14所述的半導(dǎo)體封裝結(jié)構(gòu)，其中：

18.一種中介層結(jié)構(gòu)，包括：

19.根據(jù)權(quán)利要求18所述的中介層結(jié)構(gòu)，其中：

20.根據(jù)權(quán)利要求19所述的中介層結(jié)構(gòu)，其中，來自所述一組導(dǎo)電元件的至少一個(gè)導(dǎo)電元件連接到所述第一互連橋的所述第一互連結(jié)構(gòu)以及所述第二互連橋的所述第二互連結(jié)構(gòu)。

技術(shù)總結(jié)
公開了一種半導(dǎo)體封裝結(jié)構(gòu)和用于形成半導(dǎo)體封裝結(jié)構(gòu)的方法。在某些方面中，一種半導(dǎo)體封裝結(jié)構(gòu)包括中介層結(jié)構(gòu)，中介層結(jié)構(gòu)包括互連橋、裝置電路、一組導(dǎo)電元件、以及模制層。互連橋包括交替設(shè)置的導(dǎo)電層與電介質(zhì)層的堆疊體以及形成在堆疊體中并且貫穿至少部分的堆疊體以連接到堆疊體中的導(dǎo)電層的互連結(jié)構(gòu)。裝置電路設(shè)置在互連橋上并且耦合到互連橋。該組導(dǎo)電元件設(shè)置在互連橋上并且耦合到互連橋。該組導(dǎo)電元件設(shè)置在裝置電路的外圍?；ミB橋的互連結(jié)構(gòu)連接到來自該組導(dǎo)電元件的至少一個(gè)導(dǎo)電元件。模制層包封裝置電路和該組導(dǎo)電元件。

技術(shù)研發(fā)人員：鄭好,范冬宇,陳鵬,呂忠,夏志良,霍宗亮
受保護(hù)的技術(shù)使用者：長江存儲(chǔ)科技有限責(zé)任公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15