具有電流增益的超高壓靜電放電保護器件的制作方法
【技術領域】
[0001]本發(fā)明一般地涉及半導體技術領域，更具體地，涉及具有電流增益的超高靜電放電保護器件。
【背景技術】
[0002]半導體集成電路(IC)材料、設計、工藝和制造的技術進步已使得IC器件不斷縮小，每一代均比前一代具有更小卻更復雜的電路。由諸如靜電放電(ESD)保護二極管的器件組成的一些半導體電路通常適用于高壓應用。在超高壓應用中的陰極至陽極的正偏置工作狀態(tài)中，常用ESD 二極管有時會實現(xiàn)一些電流增益。

【發(fā)明內容】

[0003]根據(jù)本發(fā)明的一方面提供了一種半導體器件，包括:半導體襯底，具有第一導電類型；第一半導體區(qū)，位于具有所述第一導電類型的所述半導體襯底的一部分上方并相對于上表面具有第一深度，所述第一半導體區(qū)具有第二導電類型；第二半導體區(qū)，位于所述第一半導體區(qū)中并相對于所述上表面具有小于所述第一深度的第二深度，所述第二半導體區(qū)具有所述第一導電類型；第三半導體區(qū)，位于所述第一半導體區(qū)中并相對于所述上表面具有小于所述第一深度的第三深度，所述第三半導體區(qū)具有所述第二導電類型；第四半導體區(qū)，位于所述第一半導體區(qū)外部并相對于所述上表面具有第四深度，所述第四半導體區(qū)具有所述第一導電類型；第五半導體區(qū)，位于所述第一半導體區(qū)外部并相對于所述上表面具有第五深度，所述第五半導體區(qū)鄰近所述第四半導體區(qū)并具有所述第二導電類型；第一電極，電連接至所述第三半導體區(qū)；以及第二電極，電連接至所述第四半導體區(qū)和所述第五半導體區(qū)，其中，所述第五半導體區(qū)被配置為在陰極至陽極的正偏置工作期間增大所述第一電極和所述第二電極之間的電流。
[0004]在該半導體器件中，所述第一導電類型為P型，所述第二導電類型為N型。
[0005]在該半導體器件中，所述第五半導體區(qū)為N+區(qū)，所述第四半導體區(qū)為P+區(qū)。
[0006]該半導體器件中還包括:第六半導體區(qū)，位于所述第五半導體區(qū)下面、與所述第五半導體區(qū)接觸并相對于所述上表面具有第六深度，所述第六半導體區(qū)具有所述第二導電類型。
[0007]在該半導體器件中，所述第六深度大于所述第五深度而小于所述第一深度。
[0008]在該半導體器件中，所述第六深度等于所述第一深度。
[0009]在該半導體器件中，所述第六半導體區(qū)是N區(qū)，所述第一半導體區(qū)是N-區(qū)。
[0010]在該半導體器件中，所述第五深度等于所述第四深度。
[0011 ] 在該半導體器件中，所述第五深度大于所述第四深度。
[0012]該半導體器件還包括:隱埋半導體區(qū)，位于所述第一半導體區(qū)中并與所述第二半導體區(qū)相鄰，所述隱埋半導體區(qū)具有所述第一導電類型。
[0013]根據(jù)本發(fā)明的另一方面提供了一種方法，包括:在具有第一導電類型的半導體襯底的一部分上方形成相對于上表面具有第一深度的第一半導體區(qū)，所述第一半導體區(qū)具有第二導電類型；在所述第一半導體區(qū)中形成相對于所述上表面具有小于所述第一深度的第二深度的第二半導體區(qū)，所述第二半導體區(qū)具有所述第一導電類型；在所述第一半導體區(qū)中形成相對于所述上表面具有小于所述第一深度的第三深度的第三半導體區(qū)，所述第三半導體區(qū)具有所述第二導電類型；在所述第一半導體區(qū)的外部形成相對于所述上表面具有第四深度的第四半導體區(qū)，所述第四半導體區(qū)具有所述第一導電類型；在所述第一半導體區(qū)的外部形成相對于所述上表面具有第五深度的第五半導體區(qū)，所述第五半導體區(qū)鄰近所述第四半導體區(qū)并具有所述第二導電類型；形成電連接至所述第三半導體區(qū)的第一電極；以及形成電連接至所述第四半導體區(qū)和所述第五半導體區(qū)的第二電極，其中，所述第五半導體區(qū)被配置為在陰極至陽極的正偏置工作期間增大所述第一電極和所述第二電極之間的電流。
[0014]在該方法中，所述第一導電類型為P型，所述第二導電類型為N型。
[0015]在該方法中，所述第五半導體區(qū)為N+區(qū)，所述第四半導體區(qū)為P+區(qū)。
[0016]該方法還包括:在所述第五半導體區(qū)下面形成與所述第五半導體區(qū)接觸并相對于所述上表面具有第六深度的第六半導體區(qū)，所述第六半導體區(qū)具有所述第二導電類型。
[0017]在該方法中，所述第六深度大于所述第五深度而小于所述第一深度。
[0018]在該方法中，所述第六深度等于所述第一深度。
[0019]在該方法中，所述第六半導體區(qū)是N區(qū)，所述第一半導體區(qū)是N-區(qū)。
[0020]在該方法中，所述第五深度大于或等于所述第四深度。
[0021]該方法還包括:在所述第一半導體區(qū)中并鄰近所述第二半導體區(qū)形成隱埋半導體區(qū)，所述隱埋半導體區(qū)具有所述第一導電類型。
[0022]根據(jù)本發(fā)明的又一方面提供了一種方法，包括啟動半導體器件的第一電極和第二電極之間的陰極至陽極的正偏置工作，所述半導體器件包括:半導體襯底，具有第一導電類型；第一半導體區(qū)，位于具有所述第一導電類型的所述半導體襯底的一部分上方并相對于上表面具有第一深度，所述第一半導體區(qū)具有第二導電類型；第二半導體區(qū)，位于所述第一半導體區(qū)中并相對于所述上表面具有小于所述第一深度的第二深度，所述第二半導體區(qū)具有所述第一導電類型；第三半導體區(qū)，位于所述第一半導體區(qū)中并相對于所述上表面具有小于所述第一深度的第三深度，所述第三半導體區(qū)具有所述第二導電類型；第四半導體區(qū)，位于所述第一半導體區(qū)外部并相對于所述上表面具有第四深度，所述第四半導體區(qū)具有所述第一導電類型；第五半導體區(qū)，位于所述第一半導體區(qū)外部并相對于所述上表面具有第五深度，所述第五半導體區(qū)鄰近所述第四半導體區(qū)并具有所述第二導電類型；第一電極，電連接至所述第三半導體區(qū)；以及第二電極，電連接至所述第四半導體區(qū)和所述第五半導體區(qū)。該方法還包括:增大施加于所述第一電極的陰極電壓；以及在陰極至陽極的正偏置工作期間，當所述陰極電壓增大至超過觸發(fā)電壓時，增大電流，其中，所述電流的增大由所述第五半導體區(qū)引起。
【附圖說明】
[0023]通過實例的方式示出了一個或多個實施例，但是不用于限制本發(fā)明，在所有的附圖中，具有相同參考標號的元件指代類似的元件。應該強調，根據(jù)工業(yè)中的標準實踐，各個部件可不按比例繪制并且只用于說明的目的。實際上，為了論述的清楚，附圖中的各個部件的尺寸可任意增大或減小。
[0024]圖1是根據(jù)一個或多個實施例被配置成有可能在超高壓應用中于陰極至陽極的正偏置工作期間增大電流增益的半導體器件的示圖；
[0025]圖2是根據(jù)一個或多個實施例具有附加半導體區(qū)的半導體器件的示圖；
[0026]圖3是根據(jù)一個或多個實施例具有附加半導體區(qū)的半導體器件的示圖；
[0027]圖4是根據(jù)一個或多個實施例形成半導體器件的方法的流程圖，該半導體被配置為在超高壓應用中于陰極至陽極的正偏置工作期間增大電流增益；
[0028]圖5是根據(jù)一個或多個實施例在半導體器件的兩個電極之間執(zhí)行陰極至陽極的正偏置工作的方法的流程圖，該半導體器件配置成有可能在超高壓應用中于陰極至陽極的正偏置工作期間增大電流增益；
[0029]圖6是根據(jù)一個或多個實施例示出了表示在超高壓應用中于陰極至陽極的正偏置工作期間電流增加的仿真結果的曲線圖；以及
[0030]圖7是根據(jù)一個或多個實施例示出了表