專(zhuān)利名稱：靜電防護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電防護(hù)電路，特別涉及一種用于對(duì)應(yīng)重置信號(hào)線的靜電防護(hù)電路。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的發(fā)展，集成電路的制作不斷引進(jìn)更先進(jìn)的工藝技術(shù)。消費(fèi)者也 因此享受到更輕薄、更高效能且更低電耗的高科技產(chǎn)品。以手持式電子產(chǎn)品如手機(jī)、數(shù)字相 機(jī)、個(gè)人數(shù)字助理(personal digital assistant, PDA)為例，愈來(lái)愈多的電路被整合至極 小尺寸的單芯片系統(tǒng)(System-on-Chip，SoC)中，使各種數(shù)字產(chǎn)品在占用最小的空間下，發(fā) 揮最大的效能?，F(xiàn)今的微電子電路，其元件大小以倍數(shù)的速率不斷縮小?，F(xiàn)階段高度整合的電子 系統(tǒng)需要在微小且精確的信號(hào)驅(qū)動(dòng)下，以極高的頻率穩(wěn)定地進(jìn)行判斷處理，用以對(duì)應(yīng)執(zhí)行 各種應(yīng)用功能。然而，電子系統(tǒng)在工作狀態(tài)下也可能受外界輸入或內(nèi)部元件產(chǎn)生的噪聲影 響，例如靜電放電(electrostatic discharge, ESD)即為造成微電子系統(tǒng)不穩(wěn)定的因素之 一，不在預(yù)期之中的靜電放電電流可能導(dǎo)致系統(tǒng)中部分內(nèi)部電路元件受到這些暫態(tài)噪聲的 影響，進(jìn)而發(fā)生系統(tǒng)故障(mal-function)。一般來(lái)說(shuō)，靜電放電效應(yīng)對(duì)內(nèi)部電路的影響主要分為兩個(gè)層面。其中一個(gè)為當(dāng)靜 電放電時(shí)，產(chǎn)生過(guò)大的放電電流直接進(jìn)入內(nèi)部電路中對(duì)電子通道造成損壞；另一個(gè)則是當(dāng) 靜電放電時(shí)，對(duì)電子芯片的控制信號(hào)線或特定輸入端造成干擾，進(jìn)而使在作用中的電子芯 片發(fā)生功能上的異常狀況。一般來(lái)說(shuō)，電子芯片中通常具有幾個(gè)特別重要的控制信號(hào)線，例如時(shí)鐘信號(hào)線 (clock)、啟動(dòng)信號(hào)線(enable)以及重置信號(hào)線(reset)等。舉例來(lái)說(shuō)，如果有不在預(yù)期 內(nèi)的靜電放電效應(yīng)發(fā)生，則可能錯(cuò)誤觸發(fā)(mis-trigger)某些電子芯片或元件的重置信號(hào) 線，使部分運(yùn)行中的電子元件或某些重要參數(shù)突然被強(qiáng)迫重置(reset)，使整個(gè)系統(tǒng)陷入停 擺或部分功能失效，最終可能需要將整個(gè)系統(tǒng)重新開(kāi)機(jī)(或重新啟動(dòng)，reboot)，甚至重新 安裝韌體才能恢復(fù)，這樣將造成大量的時(shí)間與人力成本損失?，F(xiàn)有技術(shù)中，電子裝置為了避免靜電放電電流對(duì)內(nèi)部工作電路可能造成的損壞或 故障，通常設(shè)置了靜電防護(hù)系統(tǒng)。靜電防護(hù)系統(tǒng)可在靜電放電時(shí)，將特定的控制信號(hào)線的信 號(hào)位準(zhǔn)維持在一定的電壓位準(zhǔn)，以避免錯(cuò)誤觸發(fā)的情形發(fā)生。然而，現(xiàn)有技術(shù)中的靜電防護(hù) 系統(tǒng)除了設(shè)置特定的電路結(jié)構(gòu)，仍需搭配特定的韌體進(jìn)行運(yùn)算判斷，其控制方法較為復(fù)雜。 也就是說(shuō)，需要硬體(或硬件)與韌體的同時(shí)配合才能達(dá)到提高系統(tǒng)的靜電防護(hù)能力的效果。本發(fā)明提供了一種靜電防護(hù)電路，其可用以檢測(cè)靜電放電的發(fā)生，并在靜電放電 發(fā)生之后，能維持重置信號(hào)線的電位，避免錯(cuò)誤觸發(fā)的情形，以解決上述問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)方面在于提供一種用于集成電路系統(tǒng)的靜電防護(hù)電路，該集成電路系統(tǒng)包括第一電源端、第二電源端、內(nèi)部電路以及與該內(nèi)部電路連接的重置信號(hào)線，內(nèi)部電 路耦接在該第一電源端與該第二電源端之間。根據(jù)一個(gè)具體實(shí)施例，靜電防護(hù)電路包括第一晶體管以及第二晶體管。第一晶體 管具有第一柵極、第一電極以及第二電極，其中第一柵極直接連接或間接耦接至該第一電 源端，并且第一電極連接至第二電源端。而第二晶體管具有第二柵極、第三電極以及第四電 極，第二柵極連接至第二電極，第三電極連接至第一電源端，并且第四電極連接至重置信號(hào) 線。在此實(shí)施例中，當(dāng)集成電路系統(tǒng)處于靜電放電狀態(tài)時(shí)，第一晶體管以及第二晶體 管導(dǎo)通，致使重置信號(hào)線的電位通過(guò)第二晶體管對(duì)應(yīng)于第一電源端的電位。根據(jù)本發(fā)明的靜電防護(hù)電路，在一種實(shí)施方式中，該第一電源端為該內(nèi)部電路的 工作電源端，并且該第二電源端為系統(tǒng)接地端。根據(jù)本發(fā)明的靜電防護(hù)電路，在一種實(shí)施方式中，第一晶體管為NMOS晶體管，并 且該第二晶體管為PMOS晶體管。根據(jù)本發(fā)明的靜電防護(hù)電路，在另一種實(shí)施方式中，第一電源端為系統(tǒng)接地端，并 且該第二電源端為該內(nèi)部電路的工作電源端。根據(jù)本發(fā)明的靜電防護(hù)電路，在另一種實(shí)施方式中，第一晶體管為PMOS晶體管， 并且該第二晶體管為NMOS晶體管。根據(jù)本發(fā)明的靜電防護(hù)電路，其中，第一柵極進(jìn)一步連接第一 RC電路，并且該第 二柵極進(jìn)一步連接第二 RC電路。根據(jù)本發(fā)明的靜電防護(hù)電路，其中，第一 RC電路具有第一時(shí)間常數(shù)，該第二 RC電 路具有第二時(shí)間常數(shù)，并且該第一時(shí)間常數(shù)和該第二時(shí)間常數(shù)均大于靜電放電時(shí)間。本發(fā)明的另一方面在于提供一種用于集成電路系統(tǒng)的靜電防護(hù)電路，該集成電路 系統(tǒng)包括工作電源端、系統(tǒng)接地端、內(nèi)部電路以及與該內(nèi)部電路連接的重置信號(hào)線，該內(nèi)部 電路耦接在該工作電源端與該系統(tǒng)接地端之間。根據(jù)一個(gè)具體實(shí)施例，該靜電防護(hù)電路包括第一 RC電路、第二 RC電路、PMOS晶體 管以及NMOS晶體管。第一 RC電路串接在工作電源端與系統(tǒng)接地端之間，第一 RC電路包括 串接該工作電源端的第一電阻以及串接該系統(tǒng)接地端的第一電容。第二 RC電路串接在該 工作電源端與該系統(tǒng)接地端之間，該第二 RC電路包括串接該系統(tǒng)接地端的第二電阻以及 串接該工作電源端的第二電容。PMOS晶體管耦接在該工作電源端與該重置信號(hào)線之間，且 該P(yáng)MOS晶體管具有耦接在該第一電阻與該第一電容之間的第一柵極。NMOS晶體管耦接在 該P(yáng)MOS晶體管第一柵極與該系統(tǒng)接地端之間，且該NMOS晶體管具有耦接在該第二電阻與 該第二電容之間的第二柵極。在此實(shí)施例中，當(dāng)該集成電路系統(tǒng)處于靜電放電狀態(tài)時(shí)，PMOS晶體管與NMOS晶體 管被觸發(fā)導(dǎo)通，致使重置信號(hào)線的電位通過(guò)PMOS晶體管對(duì)應(yīng)于該工作電源端的電位。根據(jù)本發(fā)明的靜電防護(hù)電路，其中，第一電阻值與該第一電容值的乘積為第一時(shí) 間常數(shù)，該第二電阻值與該第二電容值的乘積為第二時(shí)間常數(shù)，并且該第一時(shí)間常數(shù)以及 該第二時(shí)間常數(shù)均大于靜電放電時(shí)間。根據(jù)本發(fā)明的靜電防護(hù)電路，其中，當(dāng)靜電放電狀態(tài)經(jīng)過(guò)該第二時(shí)間常數(shù)后，該 NMOS晶體管進(jìn)入關(guān)閉狀態(tài)。
根據(jù)本發(fā)明的靜電防護(hù)電路，其中，當(dāng)該NMOS晶體管進(jìn)入關(guān)閉狀態(tài)，該工作電源 端通過(guò)該第一電阻對(duì)該第一電容充電，并且經(jīng)過(guò)該第一時(shí)間常數(shù)后，該P(yáng)MOS晶體管進(jìn)入關(guān) 閉狀態(tài)。本發(fā)明的另一方面在于提供一種用于集成電路系統(tǒng)的靜電防護(hù)電路，該集成電路 系統(tǒng)包括工作電源端、系統(tǒng)接地端、內(nèi)部電路以及與該內(nèi)部電路連接的重置信號(hào)線，該內(nèi)部 電路耦接在該工作電源端與該系統(tǒng)接地端之間。根據(jù)一個(gè)具體實(shí)施例，該靜電防護(hù)電路包括第一 RC電路、第二 RC電路、PMOS晶體 管以及NMOS晶體管。第一 RC電路串接在該工作電源端與該系統(tǒng)接地端之間，該第一 RC電 路包括串接至該工作電源端的第一電阻以及串接至該系統(tǒng)接地端的第一電容。第二 RC電 路串接在該工作電源端與該系統(tǒng)接地端之間，第二 RC電路包括串接至該系統(tǒng)接地端的第 二電阻以及串接至該工作電源端的第二電容。NMOS晶體管耦接在該重置信號(hào)線與該系統(tǒng) 接地端之間，且該NMOS晶體管具有耦接在該第二電阻與該第二電容之間的第一柵極。PMOS 晶體管耦接在該NMOS晶體管的第一柵極與該工作電源端之間，且該P(yáng)MOS晶體管具有耦接 在該第一電容與該第一電阻之間的第二柵極。在此實(shí)施例中，當(dāng)該集成電路系統(tǒng)處于靜電放電狀態(tài)時(shí)，該P(yáng)MOS晶體管與該NMOS 晶體管被觸發(fā)導(dǎo)通，致使該重置信號(hào)線的電位通過(guò)該NMOS晶體管對(duì)應(yīng)于該系統(tǒng)接地端的 電位。根據(jù)本發(fā)明的靜電防護(hù)電路，其中，第一電阻值與該第一電容值的乘積為第一時(shí) 間常數(shù)，該第二電阻值與該第二電容值的乘積為第二時(shí)間常數(shù)，并且該第一時(shí)間常數(shù)以及 該第二時(shí)間常數(shù)均大于靜電放電時(shí)間。根據(jù)本發(fā)明的靜電防護(hù)電路，其中，當(dāng)靜電放電狀態(tài)經(jīng)過(guò)該第一時(shí)間常數(shù)后，該 PMOS晶體管進(jìn)入關(guān)閉狀態(tài)。根據(jù)本發(fā)明的靜電防護(hù)電路，其中，當(dāng)該P(yáng)MOS晶體管進(jìn)入關(guān)閉狀態(tài)，該系統(tǒng)接地 端通過(guò)該第二電阻對(duì)該第二電容充電，經(jīng)過(guò)該第二時(shí)間常數(shù)后，該NMOS晶體管進(jìn)入關(guān)閉狀 態(tài)。相比于現(xiàn)有技術(shù)中靜電防護(hù)電路需要韌體與硬體(或硬件)相互配合以提高系統(tǒng) 的靜電耐受能力，本發(fā)明的靜電防護(hù)電路通過(guò)設(shè)置簡(jiǎn)單的電路結(jié)構(gòu)，利用晶體管開(kāi)關(guān)與RC 電路的充放電特性，即可判斷靜電放電的發(fā)生，并進(jìn)而在一定的時(shí)間內(nèi)將重置信號(hào)線的電 位維持在一定的電壓位準(zhǔn)上，避免靜電放電的現(xiàn)象導(dǎo)致內(nèi)部電路發(fā)生故障，這樣，通過(guò)簡(jiǎn)單 的靜電防護(hù)電路即可提高電子系統(tǒng)整體的穩(wěn)定性。關(guān)于本發(fā)明的優(yōu)點(diǎn)與精神可以通過(guò)以下的具體實(shí)施方式
及附圖得到進(jìn)一步的了解。


圖1示出了根據(jù)本發(fā)明的第一具體實(shí)施例中的靜電防護(hù)電路以及集成電路系統(tǒng) 的示意圖。圖2示出了圖1中靜電防護(hù)電路的內(nèi)部電路示意圖。圖3示出了根據(jù)本發(fā)明的第二具體實(shí)施例中的靜電防護(hù)電路以及集成電路系統(tǒng) 的示意圖。
圖4示出了圖3中靜電防護(hù)電路的內(nèi)部電路示意圖。
具體實(shí)施例方式參照?qǐng)D1。圖1示出了根據(jù)本發(fā)明的第一具體實(shí)施例中靜電防護(hù)電路1以及集成 電路系統(tǒng)2的示意圖。如圖1所示，集成電路系統(tǒng)2可包括兩個(gè)電源端、內(nèi)部電路20以及 與該內(nèi)部電路20連接的重置信號(hào)線22。在此實(shí)施例中，兩個(gè)電源端可分別為集成電路系 統(tǒng)2的工作電源端Vdd以及系統(tǒng)接地端Vss，但本發(fā)明并不限于此。該內(nèi)部電路20耦接在 該兩個(gè)電源端(工作電源端Vdd以及系統(tǒng)接地端Vss)之間，內(nèi)部電路20可從工作電源端 Vdd以及系統(tǒng)接地端Vss獲得運(yùn)行所必需的電源供給。此外，如圖1所示，集成電路系統(tǒng)2可另外包括輸入端墊片(input pad) IN，重置信 號(hào)線22電連接在輸入端墊片IN與內(nèi)部電路20之間，重置信號(hào)線22負(fù)責(zé)將用以重置內(nèi)部 電路20的控制信號(hào)傳送至該內(nèi)部電路20。在此實(shí)施例中，重置信號(hào)線22傳送的控制信號(hào) 為反向邏輯(或負(fù)邏輯)的反向重置信號(hào)(negative logic reset signal，RSTN)。所謂的 反向重置信號(hào)指，當(dāng)反向重置信號(hào)為低電壓位準(zhǔn)或接地時(shí)，內(nèi)部電路20即進(jìn)行重置；反之， 當(dāng)反向重置信號(hào)為高電壓位準(zhǔn)時(shí)，內(nèi)部電路20即正常運(yùn)行。也就是指在該實(shí)施例中，重置 信號(hào)線22在一般情況下應(yīng)該維持在高電壓位準(zhǔn)，使內(nèi)部電路20能保持正常運(yùn)行。然而，在靜電放電發(fā)生時(shí)，集成電路系統(tǒng)2中的工作電源端Vdd以及系統(tǒng)接地端 Vss的電位可能發(fā)生暫時(shí)性且不可預(yù)期的改變。在本發(fā)明中，靜電防護(hù)電路1可用以避免靜 電放電現(xiàn)象對(duì)耦接在輸入端墊片IN與內(nèi)部電路20之間的重置信號(hào)線22產(chǎn)生不正常的影 響。一并參照?qǐng)D2，圖2示出了圖1中的靜電防護(hù)電路1的內(nèi)部電路示意圖。在此實(shí)施 例中，靜電防護(hù)電路1包括第一 RC電路10、第二 RC電路12以及兩個(gè)晶體管開(kāi)關(guān)元件。在 此實(shí)施例中，這兩個(gè)晶體管開(kāi)關(guān)元件分別為PMOS晶體管SWl以及NMOS晶體管SW2，但本發(fā) 明并不限于此。如圖2所示，第一 RC電路10串接在工作電源端Vdd與系統(tǒng)接地端Vss之間，第一 RC電路10包括第一電阻Rl以及第一電容Cl，第一電阻Rl串接至工作電源端Vdd，而第一 電容Cl串接至系統(tǒng)接地端Vss。其中，第一電阻Rl的電阻值與第一電容Cl的電容值的乘 積為對(duì)應(yīng)第一 RC電路10的第一時(shí)間常數(shù)，該第一時(shí)間常數(shù)的大小可代表第一 RC電路10 充放電的速度快慢及周期長(zhǎng)短。第二 RC電路12串接在工作電源端Vdd與系統(tǒng)接地端Vss之間，第二 RC電路12 包括第二電阻R2以及第二電容C2，第二電阻R2串接至系統(tǒng)接地端Vss，而第二電容C2串 接至工作電源端Vdd。其中，第二電阻R2的電阻值與第二電容C2的電容值的乘積為對(duì)應(yīng)第 二 RC電路12的第二時(shí)間常數(shù)，該第二時(shí)間常數(shù)的大小可代表第二 RC電路12充放電的速 度快慢及周期長(zhǎng)短。 PMOS晶體管SWl耦接在工作電源端Vdd與重置信號(hào)線22之間，且PMOS晶體管SWl 的柵極耦接在第一電阻RI與第一電容Cl之間(如圖2中的第一節(jié)點(diǎn)m處)。PMOS晶體 管SWi的開(kāi)關(guān)狀態(tài)受第一 RC電路10的充放電狀態(tài)所控制，確切地說(shuō)，其根據(jù)第一節(jié)點(diǎn)m 的節(jié)點(diǎn)電位而切換開(kāi)關(guān)狀態(tài)。 NMOS晶體管SW2耦接在PMOS晶體管SWl的柵極與系統(tǒng)接地端Vss之間，且NMOS晶體管SW2的柵極耦接至該第二電阻與該第二電容之間(如圖2中的第二節(jié)點(diǎn)N2處)。NMOS晶體管SW2的開(kāi)關(guān)狀態(tài)受第二 RC電路12的充放電狀態(tài)所控制，確切地說(shuō)，其根據(jù)第二節(jié)點(diǎn) N2的節(jié)點(diǎn)電位而切換開(kāi)關(guān)狀態(tài)。其中，當(dāng)該集成電路系統(tǒng)2處于靜電放電狀態(tài)時(shí)，此時(shí)工作電源端Vdd與系統(tǒng)接地端Vss受靜電放電的暫態(tài)電壓或暫態(tài)電流影響，使工作電源端Vdd與系統(tǒng)接地端Vss之間 的電位差放大，實(shí)際應(yīng)用中可能是工作電源端Vdd突然上升或是系統(tǒng)接地端Vss突然下降。 當(dāng)靜電放電發(fā)生時(shí)，PMOS晶體管SWl的柵極-源極電壓差(Vgs)與NMOS晶體管SW2的柵 極_源極電壓差(Vgs)將因而放大，進(jìn)而使PMOS晶體管SWl與NMOS晶體管SW2被觸發(fā)導(dǎo) 通。由此，重置信號(hào)線22將通過(guò)開(kāi)啟的PMOS晶體管SWl與工作電源端Vdd電連接，致使重 置信號(hào)線22的電位對(duì)應(yīng)于工作電源端Vdd的電位。也就是說(shuō)，當(dāng)靜電放電發(fā)生時(shí)，PMOS晶體管SWl與NMOS晶體管SW2同時(shí)被導(dǎo)通， 并將重置信號(hào)線22暫時(shí)維持在高電壓位準(zhǔn)(對(duì)應(yīng)于工作電源端Vdd的電位)。這樣，重置 信號(hào)線22便不致于突然改變至低電壓位準(zhǔn)，可避免形成反向重置信號(hào)進(jìn)而錯(cuò)誤觸發(fā)內(nèi)部 電路20的重置功能。此外，當(dāng)上述的靜電放電狀態(tài)發(fā)生并經(jīng)過(guò)對(duì)應(yīng)第二 RC電路12的第二時(shí)間常數(shù)后， 因第二 RC電路12中第二節(jié)點(diǎn)N2的節(jié)點(diǎn)電位逐漸通過(guò)第二電阻R2放電而下降，最終下降 使NMOS晶體管SW2的柵極-源極電壓差(Vgs)小于本身的閾值電壓(threshold voltage) 并進(jìn)入關(guān)閉狀態(tài)。接著，當(dāng)NMOS晶體管SW2進(jìn)入關(guān)閉狀態(tài)后，工作電源端Vdd通過(guò)第一電阻Rl對(duì)第 一電容Cl充電，使第一節(jié)點(diǎn)m的節(jié)點(diǎn)電位逐漸上升，并且經(jīng)過(guò)該第一時(shí)間常數(shù)后，PMOS晶 體管SWl的柵極-源極電壓差(Vgs)小于本身的閾值電壓(threshold voltage)并進(jìn)入關(guān) 閉狀態(tài)。需特別注意的是，自從當(dāng)靜電放電發(fā)生時(shí)使PMOS晶體管SWl與NMOS晶體管SW2 被觸發(fā)導(dǎo)通起算，直到PMOS晶體管SWl再次回到關(guān)閉狀態(tài)，這一段時(shí)間內(nèi)重置信號(hào)線22的 電位均被維持在一固定值，也就是對(duì)應(yīng)于工作電源端Vdd的電位。在此實(shí)施例中，可進(jìn)一步通過(guò)設(shè)計(jì)第一 RC電路10與第二 RC電路12的第一時(shí)間 常數(shù)與第二時(shí)間常數(shù)，使第一時(shí)間常數(shù)與第二時(shí)間常數(shù)中的至少一個(gè)大于或兩者均大于集 成電路系統(tǒng)2可能的靜電放電時(shí)間。這樣，便可確保在靜電放電的狀態(tài)下重置信號(hào)線22的 信號(hào)狀態(tài)的穩(wěn)定性。在上述的第一具體實(shí)施例中，本發(fā)明的靜電防護(hù)電路1可對(duì)應(yīng)反向邏輯的重置信 號(hào)線22進(jìn)行靜電放電防護(hù)操作，然而本發(fā)明并不限于此。參照?qǐng)D3以及圖4。圖3示出了 根據(jù)本發(fā)明的第二具體實(shí)施例中靜電防護(hù)電路3以及集成電路系統(tǒng)4的示意圖。圖4示出 了圖3中靜電防護(hù)電路3的內(nèi)部電路示意圖。與先前的第一具體實(shí)施例相比，第二具體實(shí)施例的最大不同之處在于，此處的重置信號(hào)線42用以傳送的控制信號(hào)為正向邏輯的重置信號(hào)(reset signal, RST) 0所謂的正 向重置信號(hào)是指，當(dāng)正向重置信號(hào)為高電壓位準(zhǔn)時(shí)，內(nèi)部電路40即進(jìn)行重置；反之，當(dāng)正向 重置信號(hào)為低電壓位準(zhǔn)或接地時(shí)，內(nèi)部電路40即正常運(yùn)行。也就是指在該實(shí)施例中，重置 信號(hào)線42在一般情況下應(yīng)該維持在低電壓位準(zhǔn)，使內(nèi)部電路40能保持正常運(yùn)行。為了在靜電放電現(xiàn)象發(fā)生時(shí)，仍可保持重置信號(hào)線42穩(wěn)定位于低電壓位準(zhǔn)，在集成電路系統(tǒng)4中設(shè)置了本發(fā)明所提供的靜電防護(hù)電路3。如圖4所示，靜電防護(hù)電路3包括第一 RC電路30、第二 RC電路32以及兩個(gè)晶體 管開(kāi)關(guān)元件。在此實(shí)施例中，這兩個(gè)晶體管開(kāi)關(guān)元件可分別為NMOS晶體管SW3以及PMOS 晶體管SW4。第一 RC電路30串接在工作電源端Vdd與系統(tǒng)接地端Vss之間，第一 RC電路30 包括第一電阻Rl及第一電容Cl。第一電阻Rl串接至工作電源端Vdd，而第一電容Cl串接 至該系統(tǒng)接地端Vss。第二 RC電路32串接在工作電源端Vdd與系統(tǒng)接地端Vss之間，第二 RC電路32 包括第二電阻R2和第二電容C2。第二電阻R2串接至系統(tǒng)接地端Vss，而第二電容C2串接 至工作電源端Vdd。NMOS晶體管SW3耦接在重置信號(hào)線42與系統(tǒng)接地端Vss之間，且NMOS晶體管SW3 的柵極耦接至第二電阻R2與第二電容C2之間(如圖4中的第二節(jié)點(diǎn)N2)。PMOS晶體管SW4耦接在NMOS晶體管SW3的柵極與工作電源端Vdd之間，且PMOS 晶體管SW4的柵極耦接至第一電容Cl與第一電阻Rl之間(如圖4中的第一節(jié)點(diǎn)Ni)。當(dāng)集成電路系統(tǒng)4處于靜電放電狀態(tài)時(shí)，NMOS晶體管SW3與PMOS晶體管SW4被 觸發(fā)導(dǎo)通，致使重置信號(hào)線42的電位通過(guò)NMOS晶體管SW3對(duì)應(yīng)于系統(tǒng)接地端Vss的電位。接著，隨著第一 RC電路30的充電，第一節(jié)點(diǎn)附的電壓位準(zhǔn)逐漸提高，在經(jīng)過(guò)對(duì)應(yīng) 第一 RC電路30的第一時(shí)間常數(shù)后或PMOS晶體管SW4的柵極-源極電壓差(Vgs)小于本 身的閾值電壓時(shí)，PMOS晶體管SW4便回到關(guān)閉狀態(tài)。接著，隨著第二 RC電路32的放電，第二節(jié)點(diǎn)N2的電壓位準(zhǔn)逐漸下降，在經(jīng)過(guò)對(duì)應(yīng) 第二 RC電路32的第二時(shí)間常數(shù)后或NMOS晶體管SW3的柵極-源極電壓差(Vgs)小于本 身的閾值電壓時(shí)，NMOS晶體管SW3便回到關(guān)閉狀態(tài)，使集成電路系統(tǒng)4回到工作狀態(tài)。其 中靜電防護(hù)電路3的運(yùn)行方式與第一具體實(shí)施例基本相似或有相對(duì)應(yīng)關(guān)系，因此在第一具 體實(shí)施例已詳述的部分便不再贅述，可參考先前第一具體實(shí)施例的詳細(xì)說(shuō)明。也就是說(shuō)，通過(guò)適當(dāng)調(diào)整第一 RC電路30與第二 RC電路32的時(shí)間常數(shù)，便可確保 在靜電放電時(shí)間內(nèi)，重置信號(hào)線42可穩(wěn)定于低電壓位準(zhǔn)，避免錯(cuò)誤觸發(fā)的情形發(fā)生。綜上所述，本發(fā)明的靜電防護(hù)電路通過(guò)設(shè)置簡(jiǎn)單的電路結(jié)構(gòu)，利用晶體管開(kāi)關(guān)與 RC電路的充放電特性，即可判斷靜電放電的發(fā)生，并進(jìn)而在一定的時(shí)間內(nèi)將重置信號(hào)線的 電位維持在一定的電壓位準(zhǔn)上，避免靜電放電的現(xiàn)象導(dǎo)致內(nèi)部電路發(fā)生故障，這樣，通過(guò)簡(jiǎn) 單的靜電防護(hù)電路即可提高電子系統(tǒng)整體的穩(wěn)定性。通過(guò)以上優(yōu)選的具體實(shí)施例的詳述，希望能更加清楚描述本發(fā)明的特征與精神， 而并非以上述所披露的優(yōu)選的具體實(shí)施例來(lái)對(duì)本發(fā)明的范圍加以限制。相反，其目的是希 望能涵蓋各種改變及等同性替換在本發(fā)明權(quán)利要求的范圍內(nèi)。主要元件符號(hào)說(shuō)明1、3:靜電防護(hù)電路 2、4 集成電路系統(tǒng) 22,20、40:內(nèi)部電路 22、42 重置信號(hào)線 12, 10、30:第一 RC 電路 12、32 第二 RC電路 Rl 第一電阻 Cl 第一電容R2:第二電阻 C2 第二電容
Nl 第一節(jié)點(diǎn)N2 第二節(jié)點(diǎn)SffU SW4 =PMOS 晶體管Sff2, SW3 匪OS 晶體管Vdd:工作電源端Vss:系統(tǒng)接地端。
權(quán)利要求
1.一種靜電防護(hù)電路，用于集成電路系統(tǒng)，所述集成電路系統(tǒng)包括第一電源端、第二電 源端、內(nèi)部電路以及與所述內(nèi)部電路連接的重置信號(hào)線，所述內(nèi)部電路耦接于所述第一電 源端與所述第二電源端之間，所述靜電防護(hù)電路包括第一晶體管，具有第一柵極、第一電極以及第二電極，所述第一柵極耦接至所述第一電 源端，并且所述第一電極連接至所述第二電源端；以及第二晶體管，具有第二柵極、第三電極以及第四電極，所述第二柵極連接至所述第二電 極，所述第三電極連接至所述第一電源端，并且所述第四電極連接至所述重置信號(hào)線；其中，當(dāng)所述集成電路系統(tǒng)處于靜電放電狀態(tài)時(shí)，所述第一晶體管以及所述第二晶體 管導(dǎo)通，致使所述重置信號(hào)線的電位通過(guò)所述第二晶體管對(duì)應(yīng)于所述第一電源端的電位。
2.根據(jù)權(quán)利要求1所述的靜電防護(hù)電路，其中，所述第一電源端為所述內(nèi)部電路的工 作電源端，并且所述第二電源端為系統(tǒng)接地端。
3.根據(jù)權(quán)利要求2所述的靜電防護(hù)電路，其中，所述第一晶體管為NMOS晶體管，并且所 述第二晶體管為PMOS晶體管。
4.根據(jù)權(quán)利要求1所述的靜電防護(hù)電路，其中，所述第一電源端為系統(tǒng)接地端，并且所 述第二電源端為所述內(nèi)部電路的工作電源端。
5.根據(jù)權(quán)利要求4所述的靜電防護(hù)電路，其中，所述第一晶體管為PMOS晶體管，并且所 述第二晶體管為NMOS晶體管。
6.根據(jù)權(quán)利要求1所述的靜電防護(hù)電路，其中，所述第一柵極進(jìn)一步連接至第一RC電 路，并且所述第二柵極進(jìn)一步連接至第二 RC電路。
7.根據(jù)權(quán)利要求1所述的靜電防護(hù)電路，其中，所述第一RC電路具有第一時(shí)間常數(shù)，所 述第二 RC電路具有第二時(shí)間常數(shù)，并且所述第一時(shí)間常數(shù)以及所述第二時(shí)間常數(shù)均大于 靜電放電時(shí)間。
8.一種靜電防護(hù)電路，用于集成電路系統(tǒng)，所述集成電路系統(tǒng)包括工作電源端、系統(tǒng)接 地端、內(nèi)部電路以及與所述內(nèi)部電路連接的重置信號(hào)線，所述內(nèi)部電路耦接在所述工作電 源端與所述系統(tǒng)接地端之間，所述靜電防護(hù)電路包括第一RC電路，串接在所述工作電源端與所述系統(tǒng)接地端之間，所述第一RC電路包括串 接至所述工作電源端的第一電阻以及串接至所述系統(tǒng)接地端的第一電容；第二RC電路，串接在所述工作電源端與所述系統(tǒng)接地端之間，所述第二RC電路包括串 接至所述系統(tǒng)接地端的第二電阻以及串接至所述工作電源端的第二電容；PMOS晶體管，耦接在所述工作電源端與所述重置信號(hào)線之間，且所述PMOS晶體管具有 耦接至所述第一電阻與所述第一電容之間的第一柵極；以及NMOS晶體管，耦接在所述第一柵極與所述系統(tǒng)接地端之間，且所述NMOS晶體管具有耦 接至所述第二電阻與所述第二電容之間的第二柵極；其中，當(dāng)所述集成電路系統(tǒng)處于靜電放電狀態(tài)時(shí)，所述PMOS晶體管與所述NMOS晶體管 被觸發(fā)導(dǎo)通，致使所述重置信號(hào)線的電位通過(guò)所述PMOS晶體管對(duì)應(yīng)于所述工作電源端的 電位。
9.根據(jù)權(quán)利要求8所述的靜電防護(hù)電路，其中，所述第一電阻值與所述第一電容值的 乘積為第一時(shí)間常數(shù)，所述第二電阻值與所述第二電容值的乘積為第二時(shí)間常數(shù)，并且所 述第一時(shí)間常數(shù)以及所述第二時(shí)間常數(shù)均大于靜電放電時(shí)間。
10. 一種靜電防護(hù)電路，用于集成電路系統(tǒng)，所述集成電路系統(tǒng)包括工作電源端、系統(tǒng) 接地端、內(nèi)部電路以及與所述內(nèi)部電路連接的重置信號(hào)線，所述內(nèi)部電路耦接在所述工作 電源端與所述系統(tǒng)接地端之間，所述靜電防護(hù)電路包括第一RC電路，串接在所述工作電源端與所述系統(tǒng)接地端之間，所述第一RC電路包括串 接至所述工作電源端的第一電阻以及串接至所述系統(tǒng)接地端的第一電容；第二RC電路，串接在所述工作電源端與所述系統(tǒng)接地端之間，所述第二RC電路包括串 接至所述系統(tǒng)接地端的第二電阻以及串接至所述工作電源端的第二電容；NMOS晶體管，耦接于所述重置信號(hào)線與所述系統(tǒng)接地端之間，且所述NMOS晶體管具有 耦接至所述第二電阻與所述第二電容之間的第一柵極；以及PMOS晶體管，耦接于所述第一柵極與所述工作電源端之間，且所述PMOS晶體管具有耦 接至所述第一電容與所述第一電阻之間的第二柵極；其中，當(dāng)所述集成電路系統(tǒng)處于靜電放電狀態(tài)時(shí)，所述PMOS晶體管與所述NMOS晶體管 被觸發(fā)導(dǎo)通，致使所述重置信號(hào)線的電位通過(guò)所述NMOS晶體管對(duì)應(yīng)于所述系統(tǒng)接地端的 電位。
全文摘要
本發(fā)明提供了一種靜電防護(hù)電路，適用于集成電路系統(tǒng)，該集成電路系統(tǒng)包括第一電源端、第二電源端、內(nèi)部電路以及重置信號(hào)線。靜電防護(hù)電路包括第一晶體管以及第二晶體管。第一晶體管具有第一柵極、第一電極以及第二電極，第一柵極耦接至該第一電源端，第一電極連接至第二電源端。第二晶體管具有第二柵極、第三電極以及第四電極，第二柵極、第三電極與第四電極分別連接至第二電極、第一電源端與重置信號(hào)線。當(dāng)集成電路系統(tǒng)處于靜電放電狀態(tài)時(shí)，第一晶體管以及第二晶體管導(dǎo)通，致使重置信號(hào)線的電位對(duì)應(yīng)于第一電源端的電位。本發(fā)明的靜電防護(hù)電路，可用以檢測(cè)靜電放電的發(fā)生，并在靜電放電發(fā)生之后，能維持重置信號(hào)線的電位，避免錯(cuò)誤觸發(fā)的情形。
文檔編號(hào)H02H9/04GK101997304SQ20091016757
公開(kāi)日2011年3月30日 申請(qǐng)日期2009年8月26日 優(yōu)先權(quán)日2009年8月26日
發(fā)明者羅新臺(tái) 申請(qǐng)人:瑞鼎科技股份有限公司