專(zhuān)利名稱(chēng)：靜電偵測(cè)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)領(lǐng)域，特別涉及一種靜電偵測(cè)電路。
背景技術(shù)：
在集成電路(integrated circuit, IC)設(shè)計(jì)中，為了避免靜電進(jìn)到IC時(shí)損壞IC,通常都利用一個(gè)靜電偵測(cè)電路去偵測(cè)靜電的發(fā)生，并觸發(fā)IC內(nèi)部的靜電保護(hù)電路將靜電電流導(dǎo)入接地，以消除靜電。由于靜電事件的發(fā)生通常會(huì)持續(xù)一段時(shí)間的，因此大部分靜電偵測(cè)電路都是基于充電時(shí)間常數(shù)來(lái)設(shè)計(jì)的。傳統(tǒng)的靜電偵測(cè)電路利用電阻與電容來(lái)實(shí)現(xiàn)所需的充電時(shí)間常數(shù)(T = R1*C)。然而，靜電事件發(fā)生的時(shí)間至少在200ns以上，因而需要大的電阻或電容來(lái)實(shí)現(xiàn)此靜電偵測(cè)電路，而大的電阻和電容所占用電路板的面積也較大，對(duì)應(yīng)地，在高壓應(yīng)用上所需要的面積會(huì)比低壓應(yīng)用上大很多。因此，在實(shí)際應(yīng)用的IC上將會(huì)受到設(shè)計(jì)尺寸的制約，并且利用電阻和電容來(lái)實(shí)現(xiàn)的靜電偵測(cè)電路只能操作在其所設(shè)計(jì)的充電時(shí)間常數(shù)的周期中，有較大的局限性。

發(fā)明內(nèi)容
鑒于此，有必要提供一種不受限于充電時(shí)間常數(shù)的靜電偵測(cè)電路。一種靜電偵測(cè)電路，其包括串聯(lián)連接于電源線與地線之間的電阻及開(kāi)關(guān)單元，當(dāng)電源線上存在靜電時(shí)，該開(kāi)關(guān)單元導(dǎo)通，使得該電阻的兩端產(chǎn)生偵測(cè)電壓，該偵測(cè)電壓用于觸發(fā)一靜電保護(hù)電路消除靜電或一控制電路保存數(shù)據(jù)。上述靜電偵測(cè)電路，通過(guò)一開(kāi)關(guān)單元來(lái)取代現(xiàn)有技術(shù)中的電容，因此不會(huì)受限于充電時(shí)間常數(shù)。只要電源線上存在靜電，開(kāi)關(guān)單元就會(huì)導(dǎo)通，使得電阻的兩端產(chǎn)生偵測(cè)電壓，從而觸發(fā)靜電保護(hù)電路消除靜電或一控制電路保存數(shù)據(jù)，避免了靜電對(duì)IC造成的影響。


圖1為第一較佳實(shí)施方式的靜電偵測(cè)電路的功能模塊圖。圖2為圖1所示靜電偵測(cè)電路的第一較佳實(shí)施方式的電路圖。圖3為圖1所示靜電偵測(cè)電路的第二較佳實(shí)施方式的電路圖。圖4為圖1所示靜電偵測(cè)電路的第三較佳實(shí)施方式的電路圖。圖5為圖1所示靜電偵測(cè)電路的第四較佳實(shí)施方式的電路圖。圖6為第二較佳實(shí)施方式的靜電偵測(cè)電路的功能模塊圖。圖7為圖6所示靜電偵測(cè)電路的第一較佳實(shí)施方式的電路圖。圖8為圖6所示靜電偵測(cè)電路的第二較佳實(shí)施方式的電路圖。圖9為圖6所示靜電偵測(cè)電路的第三較佳實(shí)施方式的電路圖。圖10為圖6所示靜電偵測(cè)電路的第四較佳實(shí)施方式的電路圖。
圖11為圖1或圖6所示靜電偵測(cè)電路進(jìn)一步包括多個(gè)緩沖器的電路圖。
主要元件符號(hào)說(shuō)明
靜電偵測(cè)電路10,20
電阻R1、R2
電源線Vdd
地線Vss
開(kāi)關(guān)單元12,24
靜電保護(hù)電路或控制電路30
PMOS 管QPl, QP2， · · QPn
NMOS 管QNl，QN2， · · QNn
二極管Dl，D2，···Dn
緩沖器B1、B2、···Bn
如下具體實(shí)施方式
將結(jié)合上述附圖進(jìn)一步說(shuō)明本發(fā)明。
具體實(shí)施例方式如圖1所示，其為第一較佳實(shí)施方式的靜電偵測(cè)電路10的功能模塊圖。靜電偵測(cè)電路10包括電阻Rl及開(kāi)關(guān)單元12。電阻Rl的第一端通過(guò)開(kāi)關(guān)單元12連接電源線Vdd，電阻Rl的第二端連地線Vss。當(dāng)電源線Vdd上存在靜電時(shí)，開(kāi)關(guān)單元12導(dǎo)通，使得電阻Rl的兩端產(chǎn)生偵測(cè)電壓。上述偵測(cè)電壓用于觸發(fā)一靜電保護(hù)電路30消除靜電或一控制電路30及時(shí)保存數(shù)據(jù)，防止數(shù)據(jù)丟失。如圖2所示，第一較佳實(shí)施方 式的開(kāi)關(guān)單元12包括依次串聯(lián)連接的多個(gè)PMOS管QPl, QP2，... QPn,每個(gè)PMOS管的柵極與漏極連接。電源線Vdd與其相鄰的PMOS管QPl的源極連接，每個(gè)PMOS管的源極與其相鄰的PMOS管的漏極連接，每個(gè)PMOS管的漏極與其相鄰的PMOS管的源極連接，電阻Rl的第一端與其相鄰的PMOS管QPn的漏極連接。當(dāng)電源線Vdd上存在靜電時(shí)，多個(gè)PMOS管Qpl，Qp2，. . . Qpn均導(dǎo)通，電阻Rl的兩端產(chǎn)生偵測(cè)電壓。當(dāng)電源線Vdd上不存在靜電時(shí)，多個(gè)PMOS管QP1，QP2，... QPn均截止，電阻Rl的兩端不會(huì)產(chǎn)生偵測(cè)電壓。如圖3所示，第二較佳實(shí)施方式的開(kāi)關(guān)單元12包括依次串聯(lián)連接的多個(gè)NMOS管QNl, QN2, . . . QNn,每個(gè)NMOS管的柵極與漏極連接，電源線Vdd與其相鄰的NMOS管QNl的漏極連接，每個(gè)NMOS管的漏極與其相鄰的NMOS管的源極連接，每個(gè)NMOS管的源極與其相鄰的NMOS管的漏極連接，電阻Rl的第一端與其相鄰的NMOS管QNn的源極連接。當(dāng)電源線Vdd上存在靜電時(shí)，多個(gè)NMOS管QN1，QN2，. . .QNn均導(dǎo)通，電阻Rl的兩端產(chǎn)生偵測(cè)電壓。當(dāng)電源線Vdd上不存在靜電時(shí)，多個(gè)NMOS管QN1，QN2, ... QNn均截止，電阻Rl的兩端不會(huì)產(chǎn)生偵測(cè)電壓。如圖4所示，第三較佳實(shí)施方式的開(kāi)關(guān)單元12包括依次串聯(lián)連接的多個(gè)PMOS管Qpl，Qp2，... Qpn及多個(gè)NMOS管Qnl，Qn2，· · · Qnn0每個(gè)PMOS管的柵極與漏極連接，每個(gè)NMOS管的柵極與漏極連接。電源線Vdd與其相鄰的PMOS管Qpl的源極連接，每個(gè)PMOS管的源極與其相鄰的PMOS管的漏極連接，每個(gè)PMOS管的漏極與其相鄰的PMOS管的源極連接。PMOS管Qpn的漏極與NMOS管Qnl的漏極連接，每個(gè)NMOS管的漏極與其相鄰的NMOS管的源極連接，每個(gè)NMOS管的源極與其相鄰的NMOS管的漏極連接。電阻Rl的第一端與NMOS管Qnn的源極連接?？梢岳斫獾氖?，NMOS管的數(shù)量也可以是一個(gè)。當(dāng)電源線Vdd上存在靜電時(shí)，多個(gè)PMOS管Qpl，Qp2，. . . Qpn及多個(gè)NMOS管Qnl，Qn2，. . . Qnn均導(dǎo)通，電阻Rl的兩端產(chǎn)生偵測(cè)電壓。當(dāng)電源線Vdd上不存在靜電時(shí)，多個(gè)PMOS管Qpl，Qp2，. . . Qpn及多個(gè)NMOS管Qnl，Qn2，. . . Qnn均截止，電阻Rl的兩端不會(huì)產(chǎn)生偵測(cè)電壓。可以理解的是，PMOS管的數(shù)量也可以是一個(gè)。如圖5所示，第四較佳實(shí)施方式的開(kāi)關(guān)單元12包括依次串聯(lián)連接的多個(gè)二極管Dl, D2，...Dn，電源線Vdd與其相鄰的二極管Dl的陰極連接；每個(gè)二極管的陰極與其相鄰的二極管的陽(yáng)極連接，每個(gè)二極管的陽(yáng)極與其相鄰的二極管的陰極連接；電阻Rl的第一端與其相鄰的二極管Dn的陽(yáng)極連接。當(dāng)電源線Vdd上存在靜電時(shí)，多個(gè)二極管D1，D2，. . . Dn被反向擊穿，電阻Rl的兩端產(chǎn)生偵測(cè)電壓。如圖6所示，其為第二較佳實(shí)施方式的靜電偵測(cè)電路20的功能模塊圖。靜電偵測(cè)電路20包括電阻R2及開(kāi)關(guān)單元24，電阻R2的第一端連接電源線Vdd，電阻R2的第二端通過(guò)開(kāi)關(guān)單元24連地線Vss。當(dāng)電源線Vdd上存在靜電時(shí)，開(kāi)關(guān)單元24導(dǎo)通，使得電阻R2的兩端產(chǎn)生偵測(cè)電壓。上述偵測(cè)電壓用于觸發(fā)一靜電保護(hù)電路30消除靜電或一控制電路30及時(shí)保存數(shù)據(jù)，防止數(shù)據(jù)丟失。如圖7所示，第一較佳實(shí)施方式的開(kāi)關(guān)單元24包括依次串聯(lián)連接的多個(gè)PMOS管QPl, QP2，... QPn,每個(gè)PMOS管的柵極與漏極連接。電阻R2的第二端與其相鄰的PMOS管QPl的源極連接，每個(gè)PMOS管的源極與其相鄰的PMOS管的漏極連接，每個(gè)PMOS管的漏極與其相鄰的PMOS管的源極連接，地線Vss與其相鄰的PMOS管QPn的漏極連接。當(dāng)電源線Vdd上存在靜電時(shí)，多個(gè)PMOS管Qpl，Qp2，...Qpn均導(dǎo)通，電阻R2的兩端產(chǎn)生偵測(cè)電壓。當(dāng)電源線Vdd上不存在靜電時(shí)，多個(gè)PMOS管QP1，QP2，... QPn均截止，電阻R2的兩端不會(huì)產(chǎn)生偵測(cè)電壓。如圖8所示，第二較佳實(shí)施方式的開(kāi)關(guān)單元24包括依次串聯(lián)連接的多個(gè)NMOS管QNl, QN2,.. . QNn，每個(gè)NMOS管的柵極與漏極連接，電阻R2的第二端與其相鄰的NMOS管QNl的漏極連接，每個(gè)NMOS管的漏極與其相鄰的NMOS管的源極連接，每個(gè)NMOS管的源極與其相鄰的NMOS管的漏極連接，地線Vss與其相鄰的NMOS管QNn的源極連接。當(dāng)電源線Vdd上存在靜電時(shí)，多個(gè)NMOS管QN1，QN2, ... QNn均導(dǎo)通，電阻R2的兩端產(chǎn)生偵測(cè)電壓。當(dāng)電源線Vdd上不存在靜電時(shí)，多個(gè)NMOS管QN1，QN2, ... QNn均截止，電阻R2的兩端不會(huì)產(chǎn)生偵測(cè)電壓。如圖9所示，第三較佳實(shí)施方式的開(kāi)關(guān)單元24包括依次串聯(lián)連接的多個(gè)PMOS管Qpl，Qp2，... Qpn及多個(gè)NMOS管Qnl，Qn2，· · · Qnn0每個(gè)PMOS管的柵極與漏極連接，每個(gè)NMOS管的柵極與漏極連接。電阻R2的第二端與PMOS管Qpl的源極連接，每個(gè)PMOS管的源極與其相鄰的PMOS管的漏極連接，每個(gè)PMOS管的漏極與其相鄰的PMOS管的源極連接。PMOS管Qpn的漏極與NMOS管Qnl的漏極連接，每個(gè)NMOS管的漏極與其相鄰的NMOS管的源極連接，每個(gè)NMOS管的源極與其相鄰的NMOS管的漏極連接。地線Nss與NMOS管Qnn的源極連接。可以理解的是，NMOS管的數(shù)量也可以是一個(gè)。當(dāng)電源線Vdd上存在靜電時(shí)，多個(gè)PMOS管Qpl, Qp2,... Qpn及多個(gè)NMOS管Qnl, Qn2,... Qnn均導(dǎo)通，電阻R2的兩端產(chǎn)生偵測(cè)電壓。當(dāng)電源線Vdd上不存在靜電時(shí)，多個(gè)PMOS管Qpl，Qp2，. . . Qpn及多個(gè)NMOS管Qnl，Qn2，... Qnn均截止，電阻R2的兩端不會(huì)產(chǎn)生偵測(cè)電壓。可以理解的是，PMOS管的數(shù)量也可以是一個(gè)。如圖10所示，第四較佳實(shí)施方式的開(kāi)關(guān)單元24包括依次串聯(lián)連接的多個(gè)二極管Dl，D2，. . . Dn,電阻R2的第二端與其相鄰的二極管Dl的陰極連接；每個(gè)二極管的陰極與其相鄰的二極管的陽(yáng)極連接，每個(gè)二極管的陽(yáng)極與其相鄰的二極管的陰極連接；地線Vss與其相鄰的二極管Dn的陽(yáng)極連接。當(dāng)電源線Vdd上存在靜電時(shí)，多個(gè)二極管D1，D2，. . . Dn被反向擊穿，電阻Rl的兩端產(chǎn)生偵測(cè)電壓。上述靜電偵測(cè)電路10或20，通過(guò)一開(kāi)關(guān)單元來(lái)取代現(xiàn)有技術(shù)中的電容，因此不會(huì)受限于充電時(shí)間常數(shù)。只要電源線上存在靜電，開(kāi)關(guān)單元就會(huì)導(dǎo)通，使得電阻的兩端產(chǎn)生偵測(cè)電壓，從而觸發(fā)靜電保護(hù)電路消除靜電或一控制電路保存數(shù)據(jù)，避免了靜電對(duì)IC造成的影響。如圖11所示，其為圖1或圖6所示靜電偵測(cè)電路進(jìn)一步包括多個(gè)緩沖器B1、B2、... Bn的電路圖。靜電偵測(cè)電路40還包括連接于電阻與開(kāi)關(guān)單元之間的偵測(cè)輸出端42，多個(gè)緩沖器B1、B2、. . . Bn依次串聯(lián)連接于偵測(cè)輸出端42與靜電保護(hù)電路或控制電路30之間。每個(gè)緩沖器作信號(hào)反向或增加推力來(lái)觸發(fā)靜電保護(hù)電路或控制電路30。每個(gè)緩沖器包括第一電源輸入端、第二電源輸入端、輸入端及輸出端，每個(gè)緩沖器的第一電源輸入端連接電源線Vdd，每個(gè)緩沖器的第二電源輸入端連地線Vss ;該偵測(cè)輸出端42與其相鄰的緩沖器BI的輸入端連接，每個(gè)緩沖器的輸入端與其相鄰的緩沖器的輸出端連接，每個(gè)緩沖器的輸出端與其相鄰的緩沖器的輸入端連接，靜電保護(hù)電路或控制電路30與其相鄰的緩沖器Bn的輸出端連接。每個(gè)緩沖器還包括PMOS管及NMOS管，PMOS管的柵極與NMOS管的柵極連接，PMOS管的柵極連接輸入端，PMOS管的源極與電源線Vdd連接，PMOS管的漏極與NMOS管的漏極連接，NMOS管的源極與地線Vss連接，PMOS管的漏極連接輸出端。例如，緩沖器BI包括輸入端BI1、輸出端B12、PM0S管Qpl及NMOS管Qnl。PMOS管Qpl及NMOS管Qnl的柵極連接輸入端Bll，PMOS管Qpl的源極連接電源線Vdd，PMOS管Qpl的漏極連接NMOS管Qnl的漏極，NMOS管Qnl的源極與地線Vss連接，緩沖器BI的輸出端B12與緩沖器B2的輸入端B21連接。本技術(shù)領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，以上的實(shí)施方式僅是用來(lái)說(shuō)明本發(fā)明，而并非用作為對(duì)本發(fā)明的限定，只要在本發(fā)明的實(shí)質(zhì)精神范圍之內(nèi)，對(duì)以上實(shí)施例所作的適當(dāng)改變和變化都落在本發(fā)明要求保護(hù)的范圍之內(nèi)。
權(quán)利要求
1.一種靜電偵測(cè)電路，其包括串聯(lián)連接于電源線與地線之間的電阻及開(kāi)關(guān)單元，當(dāng)電源線上存在靜電時(shí)，該開(kāi)關(guān)單元導(dǎo)通，使得該電阻的兩端產(chǎn)生偵測(cè)電壓，該偵測(cè)電壓用于觸發(fā)一靜電保護(hù)電路消除靜電或一控制電路保存數(shù)據(jù)。
2.如權(quán)利要求1所述的靜電偵測(cè)電路，其特征在于該電阻的第一端通過(guò)開(kāi)關(guān)單元連接電源線，該電阻的第二端連接地線。
3.如權(quán)利要求2所述的靜電偵測(cè)電路，其特征在于該開(kāi)關(guān)單元包括依次串聯(lián)連接的多個(gè)PMOS管，每個(gè)PMOS管的柵極與漏極連接，該電源線與其相鄰的PMOS管的源極連接，每個(gè)PMOS管的源極與其相鄰的PMOS管的漏極連接，每個(gè)PMOS管的漏極與其相鄰的PMOS管的源極連接，該電阻的第一端與其相鄰的PMOS管的漏極連接。
4.如權(quán)利要求2所述的靜電偵測(cè)電路，其特征在于該開(kāi)關(guān)單元包括依次串聯(lián)連接的多個(gè)NMOS管，每個(gè)NMOS管的柵極與漏極連接，該電源線與其相鄰的NMOS管的漏極連接，每個(gè)NMOS管的漏極與其相鄰的NMOS管的源極連接，每個(gè)NMOS管的源極與其相鄰的NMOS管的漏極連接，該電阻的第一端與其相鄰的NMOS管的源極連接。
5.如權(quán)利要求2所述的靜電偵測(cè)電路，其特征在于該開(kāi)關(guān)單元包括依次串聯(lián)連接的多個(gè)PMOS管及至少一個(gè)NMOS管，每個(gè)PMOS管的柵極與漏極連接，該至少一個(gè)NMOS管的柵極與漏極連接，該電源線與其相鄰的PMOS管的源極連接，每個(gè)PMOS管的源極與其相鄰的PMOS管的漏極連接，每個(gè)PMOS管的漏極與其相鄰的PMOS管的源極連接，該至少一個(gè)NMOS管的漏極與其相鄰的PMOS管的漏極連接，該至少一個(gè)NMOS管的源極與電阻的第一端連接。
6.如權(quán)利要求2所述的靜電偵測(cè)電路，其特征在于該開(kāi)關(guān)單元包括依次串聯(lián)連接的至少一個(gè)PMOS管及多個(gè)NMOS管，該至少一個(gè)PMOS管的柵極與漏極連接，每個(gè)NMOS管的柵極與漏極連接，該電源線與該至少一個(gè)PMOS管的源極連接，該至少一個(gè)PMOS管的漏極與其相鄰的NMOS管的漏極連接，每個(gè)NMOS管的源極與其相鄰的NMOS管的漏極連接，每個(gè)NMOS管的漏極與其相鄰的NMOS管的源極連接，該電阻的第一端與其相鄰的NMOS管的源極連接。
7.如權(quán)利要求2所述的靜電偵測(cè)電路，其特征在于該開(kāi)關(guān)單元包括依次串聯(lián)連接的多個(gè)二極管，該電源線與其相鄰的二極管的陰極連接；每個(gè)二極管的陰極與其相鄰的二極管的陽(yáng)極連接，每個(gè)二極管的陽(yáng)極與其相鄰的二極管的陰極連接；該電阻的第一端與其相鄰的二極管的陽(yáng)極連接。
8.如權(quán)利要求1所述的靜電偵測(cè)電路，其特征在于該電阻的第一端連接電源線，該電阻的第二端通過(guò)開(kāi)關(guān)單元連接地線。
9.如權(quán)利要求8所述的靜電偵測(cè)電路，其特征在于該開(kāi)關(guān)單元包括依次串聯(lián)連接的多個(gè)PMOS管，每個(gè)PMOS管的柵極與漏極連接，該電阻的第二端與其相鄰的PMOS管的源極連接，每個(gè)PMOS管的源極與其相鄰的PMOS管的漏極連接，每個(gè)PMOS管的漏極與其相鄰的PMOS管的源極連接，該地線與其相鄰的PMOS管的漏極連接。
10.如權(quán)利要求8所述的靜電偵測(cè)電路，其特征在于該開(kāi)關(guān)單元包括依次串聯(lián)連接的多個(gè)NMOS管，每個(gè)NMOS管的柵極與漏極連接，該電阻的第二端與其相鄰的NMOS管的漏極連接，每個(gè)NMOS管的漏極與其相鄰的NMOS管的源極連接，每個(gè)NMOS管的源極與其相鄰的NMOS管的漏極連接，該地線與其相鄰的NMOS管的源極連接。
11.如權(quán)利要求8所述的靜電偵測(cè)電路，其特征在于該開(kāi)關(guān)單元包括依次串聯(lián)連接的多個(gè)PMOS管及至少一個(gè)NMOS管，每個(gè)PMOS管的柵極與漏極連接，該至少一個(gè)NMOS管的柵極與漏極連接，該電阻的第二端與其相鄰的PMOS管的源極連接，每個(gè)PMOS管的源極與其相鄰的PMOS管的漏極連接，每個(gè)PMOS管的漏極與其相鄰的PMOS管的源極連接，該至少一個(gè)NMOS管的漏極與其相鄰的PMOS管的漏極連接，該至少一個(gè)NMOS管的源極與地線連接。
12.如權(quán)利要求8所述的靜電偵測(cè)電路，其特征在于該開(kāi)關(guān)單元包括依次串聯(lián)連接的至少一個(gè)PMOS管及多個(gè)NMOS管，該至少一個(gè)PMOS管的柵極與漏極連接，每個(gè)NMOS管的柵極與漏極連接，該電阻的第二端與該至少一個(gè)PMOS管的源極連接，該至少一個(gè)PMOS管的漏極與其相鄰的NMOS管的漏極連接，每個(gè)NMOS管的源極與其相鄰的NMOS管的漏極連接，每個(gè)NMOS管的漏極與其相鄰的NMOS管的源極連接，該地線與其相鄰的NMOS管的源極連接。
13.如權(quán)利要求8所述的靜電偵測(cè)電路，其特征在于該開(kāi)關(guān)單元包括依次串聯(lián)連接的多個(gè)二極管，該電阻的第二端與其相鄰的二極管的陰極連接；每個(gè)二極管的陰極與其相鄰的二極管的陽(yáng)極連接，每個(gè)二極管的陽(yáng)極與其相鄰的二極管的陰極連接；該地線與其相鄰的二極管的陽(yáng)極連接。
全文摘要
一種靜電偵測(cè)電路，其包括串聯(lián)連接于電源線與地線之間的電阻及開(kāi)關(guān)單元，當(dāng)電源線上存在靜電時(shí)，該開(kāi)關(guān)單元導(dǎo)通，使得該電阻的兩端產(chǎn)生偵測(cè)電壓，該偵測(cè)電壓用于觸發(fā)一靜電保護(hù)電路消除靜電或一控制電路保存數(shù)據(jù)。
文檔編號(hào)H03K19/003GK103036552SQ20111034973
公開(kāi)日2013年4月10日 申請(qǐng)日期2011年11月8日 優(yōu)先權(quán)日2011年10月3日
發(fā)明者黃靖驊 申請(qǐng)人:天鈺科技股份有限公司