本發(fā)明涉及一種空間環(huán)境下集成電路閂鎖保護(hù)系統(tǒng)及方法，屬于空間環(huán)境下的集成電路領(lǐng)域。

背景技術(shù)：

在空間輻射等復(fù)雜環(huán)境中，電子系統(tǒng)中半導(dǎo)體器件容易受到單粒子閂鎖效應(yīng)的危害而產(chǎn)生異常，會(huì)導(dǎo)致電子器件局部電流、功耗增加以及熱能累積，若不及時(shí)處理，器件溫度將持續(xù)上升，最終造成永久性燒損，成為不可恢復(fù)的故障。因此，針對(duì)復(fù)雜環(huán)境下電子系統(tǒng)的單粒子閂鎖效應(yīng)的電源保護(hù)系統(tǒng)值得研究。

在空間環(huán)境下，充滿了各種粒子，如質(zhì)子、電子、α粒子、重離子、γ粒子等，這些粒子引起的輻射效應(yīng)，尤其是單粒子效應(yīng)，影響著電子設(shè)備的可靠性，本文所面向的問題是單粒子閂鎖效應(yīng)帶來的影響。單粒子閂鎖效應(yīng)多發(fā)生在CMOS集成電路中，出現(xiàn)寄生的PNPN半導(dǎo)體結(jié)構(gòu)，因?yàn)橛姓答佋?，?huì)產(chǎn)生低阻大電流現(xiàn)象。因?yàn)镃OMS器件本身具有的P+NPN+四層結(jié)構(gòu)，形成兩個(gè)寄生三極管。如圖2所示，P+型漏區(qū)，N型阱與P型襯底形成縱向寄生的PNP三級(jí)晶體管；N型阱、P型襯底與N+漏區(qū)形成橫向寄生NPN三級(jí)晶體管。一般情況下，寄生的三極管處在高阻關(guān)斷狀態(tài)，當(dāng)高能粒子照射在器件上后，會(huì)在位于襯底中引發(fā)電子空穴對(duì)，能夠引起晶體管導(dǎo)通，會(huì)有電流通過。因?yàn)榧纳龢O管工作在正向放大區(qū)，通過正反饋原理，致使通過寄生三極管的電流一直增加，通過正反饋回路引起大電流再生狀態(tài)，即閂鎖，閂鎖出現(xiàn)后，電流可以上升至毫安量級(jí)，這樣的巨大電流會(huì)引起器件局部溫度過高，甚至?xí)蛊骷砻鏈囟冗_(dá)到上百攝氏度。高溫將導(dǎo)致器件永久性毀壞。如果器件在閂鎖狀態(tài)，切斷輸入輸出信號(hào)也很難回到原來未閂鎖的狀態(tài)，只能切斷電源，重新上電，使電路恢復(fù)正常工作。

目前的集成電路中，具有多樣的電源需求，需要多路電源供電，而且在系統(tǒng)啟動(dòng)過程中，對(duì)電源的上電順序有著比較嚴(yán)格的要求。因此，在多電源供電的集成電路中，對(duì)多路電源需要進(jìn)行集中管理，而且需要較為精確地控制其上電順序，保證系統(tǒng)能夠正常的啟動(dòng)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是為了解決現(xiàn)有技術(shù)的閂鎖在使用中可能由于電路急劇上升而導(dǎo)致器件永久性損壞，并且很難回到原來的未閂鎖狀態(tài)的缺點(diǎn)，而提出一種空間環(huán)境下集成電路閂鎖保護(hù)系統(tǒng)及方法，空間環(huán)境下集成電路閂鎖保護(hù)系統(tǒng)包括FPGA芯片以及多電源供電集成電路，還包括多路電源限流電路，其中：

所述多路電源限流電路包括至少一個(gè)多路電源限流單元；所述多路電源限流單元包括限流芯片以及MOS管；

所述多電源供電集成電路包括與所述多路電源限流單元個(gè)數(shù)對(duì)應(yīng)的至少一個(gè)電源；

所述MOS管的柵極與所述FPGA芯片的MOS管控制端連接，用于根據(jù)從所述MOS管控制端的控制信號(hào)進(jìn)行開啟或關(guān)斷；所述MOS管的源極與所述限流芯片的電壓輸入端連接；所述MOS管的漏極與所述限流芯片的電壓輸出端連接；

所述限流芯片具有電壓輸入端、電壓輸出端、使能端以及過流信號(hào)輸出端；所述電壓輸入端與外部電源連接；所述電壓輸出端與所述多電源供電集成電路的電壓輸入端連接，用于控制與所述限流芯片對(duì)應(yīng)的電源上電；所述使能端與所述FPGA芯片的限流使能控制端連接，所述過流信號(hào)輸出端與FPGA芯片的過流處理端連接。

本發(fā)明還提供了一種空間環(huán)境下集成電路閂鎖保護(hù)方法，包括如下步驟：

復(fù)位步驟，在接收到復(fù)位信號(hào)后，關(guān)斷MOS管和限流芯片，將用于表征第i路電源等待時(shí)間的等待時(shí)間數(shù)組time[i]其中的i設(shè)置為1，將用于表征電源上電后已等待時(shí)間的計(jì)時(shí)變量count的值設(shè)置為0；

上電步驟，根據(jù)集成電路的上電順序，控制第i路多路電源限流單元的MOS管導(dǎo)通，以使第i路電源上電，并使count由0開始每個(gè)時(shí)鐘周期加1，當(dāng)count的值大于time[i]的值時(shí)，對(duì)第i+1路電源進(jìn)行上電，直到全部N路電源上電；

上電判斷步驟，根據(jù)集成電路啟動(dòng)成功的標(biāo)志信號(hào)判斷系統(tǒng)是否上電成功，如果上電失敗，則執(zhí)行復(fù)位步驟；如果上電成功，則進(jìn)入監(jiān)控狀態(tài)，使能各路限流芯片，在各路限流芯片均進(jìn)入工作狀態(tài)后，關(guān)斷各路的MOS管，并檢測(cè)各路限流芯片的過流信號(hào)；

過流判斷步驟，若過流信號(hào)有效，則表示電源電流異常，則執(zhí)行復(fù)位步驟；若過流信號(hào)無效，則表示電源電流正常，繼續(xù)保持監(jiān)控狀態(tài)。

本發(fā)明的有益效果為：可以調(diào)節(jié)限制電流，能根據(jù)電阻分壓等原理調(diào)節(jié)限流電流值；可以電壓輸出來使能控制信號(hào)；當(dāng)通過限流芯片的電流超過設(shè)定的電流值后，會(huì)產(chǎn)生過流信號(hào)，從而防止由于過流而導(dǎo)致的器件永久性損壞。并且同是結(jié)合了MOS管和限流芯片，在上電啟動(dòng)過程中，導(dǎo)通MOS管，電流從MOS管中通過，不限流，保證集成電路正常啟動(dòng)；啟動(dòng)完成后，使能限流芯片，在限流芯片工作起來后，斷開MOS管，電流僅從限流芯片中通過，進(jìn)入電流限流監(jiān)控模式，保證系統(tǒng)不受閂鎖故障損壞。

附圖說明

圖1為本發(fā)明實(shí)施例的空間環(huán)境下集成電路閂鎖保護(hù)系統(tǒng)的原理圖；

圖2(a)為單粒子閂鎖效應(yīng)的原理示意圖；

圖2(b)為圖2(a)的示意圖對(duì)應(yīng)的等效電路圖；

圖3為本發(fā)明的多路電源限流電路的電路結(jié)構(gòu)圖；

圖4為本發(fā)明的多路電源監(jiān)控模塊的工作狀態(tài)轉(zhuǎn)換圖。

具體實(shí)施方式

在空間輻射等復(fù)雜環(huán)境中，針對(duì)空間單粒子閂鎖效應(yīng)對(duì)集成電路可能造成的局部電流、功耗增加的危險(xiǎn)，需要實(shí)時(shí)對(duì)各路電源的電流進(jìn)行監(jiān)控，當(dāng)發(fā)生閂鎖故障時(shí)，某一路電源的電流會(huì)增加，因此，需要對(duì)各路電源進(jìn)行限流，設(shè)定合適的閾值，當(dāng)電流超出該閾值時(shí)，進(jìn)行限流，并能產(chǎn)生過流信號(hào)提示控制器產(chǎn)生了單粒子閂鎖故障，進(jìn)行斷電重啟。但發(fā)生閂鎖故障時(shí)，電流的增加是一個(gè)相對(duì)緩慢的過程，因此對(duì)電源控制的實(shí)時(shí)性要求不高，為毫秒級(jí)別。

在集成電路上電啟動(dòng)時(shí)，往往比正常工作時(shí)需要的電流要大，因此在設(shè)計(jì)限流電路的時(shí)候需要考慮系統(tǒng)上電啟動(dòng)時(shí)需要較大電流的問題。

下面具體說明本發(fā)明的實(shí)施方式：

具體實(shí)施方式一：本實(shí)施方式的空間環(huán)境下集成電路閂鎖保護(hù)系統(tǒng)，如圖1所示，包括FPGA芯片以及多電源供電集成電路，還包括多路電源限流電路，其中：

多路電源限流電路包括至少一個(gè)多路電源限流單元；多路電源限流單元包括限流芯片以及MOS管；

MOS管的柵極與所述FPGA芯片的MOS管控制端MOS_EN連接，用于根據(jù)從MOS管控制端MOS_EN的控制信號(hào)進(jìn)行開啟或關(guān)斷；MOS管的源極與限流芯片的電壓輸入端Vin連接；MOS管的漏極與限流芯片的電壓輸出端Vout連接；

限流芯片具有電壓輸入端Vin、電壓輸出端Vout、使能端EN以及過流信號(hào)輸出端Fault，電壓輸入端Vin與外部電源VCC連接，電壓輸出端Vout與多電源供電集成電路的電壓輸入端連接，使能端EN與FPGA芯片的限流使能控制端連接，過流信號(hào)輸出端Fault與FPGA芯片的過流處理端連接。

具體實(shí)施方式二：本實(shí)施方式與具體實(shí)施方式一不同的是：FPGA芯片包括多路電源監(jiān)控模塊以及至少一個(gè)輸入信號(hào)處理模塊，所述輸入信號(hào)處理模塊具有過流處理端，且與所述限流芯片的過流信號(hào)輸出端對(duì)應(yīng)連接；所述多路電源監(jiān)控模塊用于執(zhí)行如下步驟：

復(fù)位步驟，在接收到復(fù)位信號(hào)后，關(guān)斷MOS管和限流芯片，將用于表征第i路電源等待時(shí)間的等待時(shí)間數(shù)組time[i]其中的i設(shè)置為1，將用于表征電源上電后已等待時(shí)間的計(jì)時(shí)變量count的值設(shè)置為0；

上電步驟，根據(jù)集成電路的上電順序，控制第i路多路電源限流單元的MOS管導(dǎo)通，以使第i路電源上電，并根據(jù)time[i]的值等待預(yù)定的時(shí)長，當(dāng)達(dá)到預(yù)定的時(shí)長后，對(duì)第i+1路電源進(jìn)行上電，直到全部N路電源上電；

上電判斷步驟，根據(jù)集成電路啟動(dòng)成功的標(biāo)志信號(hào)判斷系統(tǒng)是否上電成功，如果上電失敗，則執(zhí)行復(fù)位步驟；如果上電成功，則進(jìn)入監(jiān)控狀態(tài)，使能各路限流芯片，在各路限流芯片均進(jìn)入工作狀態(tài)后，關(guān)斷各路的MOS管，并檢測(cè)各路限流芯片的過流信號(hào)；

過流判斷步驟，若過流信號(hào)有效，則表示電源電流異常，則執(zhí)行復(fù)位步驟；若過流信號(hào)無效，則表示電源電流正常，繼續(xù)保持監(jiān)控狀態(tài)。

其它步驟及參數(shù)與具體實(shí)施方式一相同。

具體實(shí)施方式三：本實(shí)施方式與具體實(shí)施方式一或二不同的是：所述輸入信號(hào)處理模塊用于濾波以及采沿，以剔除輸入信號(hào)的毛刺。

其它步驟及參數(shù)與具體實(shí)施方式一或二相同。

具體實(shí)施方式四：本實(shí)施方式與具體實(shí)施方式一至三之一不同的是：限流芯片可以為TPS2553芯片。但本領(lǐng)域內(nèi)技術(shù)人員應(yīng)當(dāng)清楚，限流芯片還可以是其他型號(hào)的限流配電開關(guān)，或者能夠滿足限流功能的其他芯片。

其它步驟及參數(shù)與具體實(shí)施方式一至三之一相同。

具體實(shí)施方式五：本實(shí)施方式與具體實(shí)施方式一至四之一不同的是：上電步驟中，控制第i路多路電源限流單元的MOS管導(dǎo)通，以使第i路電源上電的具體過程為：

多路電源監(jiān)控模塊通過控制輸入信號(hào)處理模塊的MOS管控制端，控制第i路多路電源限流單元的MOS管導(dǎo)通，從而使限流芯片輸入輸出短接，以使第i路電源上電。

其它步驟及參數(shù)與具體實(shí)施方式一至四之一相同。

具體實(shí)施方式六：本實(shí)施方式的空間環(huán)境下集成電路閂鎖保護(hù)方法包括如下步驟：

復(fù)位步驟，在接收到復(fù)位信號(hào)后，關(guān)斷MOS管和限流芯片，將用于表征等待時(shí)間的等待時(shí)間數(shù)組time[i]其中的i設(shè)置為1，將用于表征電源上電后已等待時(shí)間的計(jì)時(shí)變量count的值設(shè)置為0；

上電步驟，根據(jù)集成電路的上電順序，控制第i路多路電源限流單元的MOS管導(dǎo)通，以使第i路電源上電，并使count由0開始每個(gè)時(shí)鐘周期加1，當(dāng)count的值大于time[i]的值時(shí)，對(duì)第i+1路電源進(jìn)行上電，直到全部N路電源上電；

上電判斷步驟，根據(jù)集成電路啟動(dòng)成功的標(biāo)志信號(hào)判斷系統(tǒng)是否上電成功，如果上電失敗，則執(zhí)行復(fù)位步驟；如果上電成功，則進(jìn)入監(jiān)控狀態(tài)，使能各路限流芯片，在各路限流芯片均進(jìn)入工作狀態(tài)后，關(guān)斷各路的MOS管，并檢測(cè)各路限流芯片的過流信號(hào)；

過流判斷步驟，若過流信號(hào)有效，則表示電源電流異常，則執(zhí)行復(fù)位步驟；若過流信號(hào)無效，則表示電源電流正常，繼續(xù)保持監(jiān)控狀態(tài)。

<實(shí)施例>

本發(fā)明是適用于空間飛行器領(lǐng)域的，空間飛行器往往要面臨空間輻射的問題，在空間輻射等復(fù)雜環(huán)境中，針對(duì)空間單粒子閂鎖效應(yīng)對(duì)集成電路可能造成的局部電流、功耗增加的危險(xiǎn)，需要實(shí)時(shí)對(duì)各路電源的電流進(jìn)行監(jiān)控，當(dāng)發(fā)生閂鎖故障時(shí)，某一路電源的電流會(huì)增加，因此，需要對(duì)各路電源進(jìn)行限流，設(shè)定合適的閾值，當(dāng)電流超出該閾值時(shí)，進(jìn)行限流，并能產(chǎn)生過流信號(hào)提示控制器產(chǎn)生了單粒子閂鎖故障，進(jìn)行斷電重啟。但發(fā)生閂鎖故障時(shí)，電流的增加是一個(gè)相對(duì)緩慢的過程，因此對(duì)電源控制的實(shí)時(shí)性要求不高，為毫秒級(jí)。

在集成電路上電啟動(dòng)時(shí)，往往比正常工作時(shí)需要的電流要大，因此在設(shè)計(jì)限流電路的時(shí)候需要考慮系統(tǒng)上電啟動(dòng)時(shí)需要較大電流的問題。

針對(duì)集成電路存在的上述問題，本發(fā)明對(duì)集成電路多路供電電源進(jìn)行了監(jiān)控，其功能包括以下兩點(diǎn)：

(1)上電啟動(dòng)時(shí)，進(jìn)入不限電流的供電模式，并控制各路電源順序上電，滿足集成電路在上電啟動(dòng)過程中的較大電流的需求，成功上電啟動(dòng)；

(2)上電啟動(dòng)成功后，根據(jù)實(shí)際工作測(cè)試獲得的電流值，確定限流閾值，進(jìn)入限流供電模式，并對(duì)各路電源電流進(jìn)行監(jiān)測(cè)，保證在集成電路發(fā)生單粒子閂鎖效應(yīng)時(shí)，能夠快速發(fā)現(xiàn)并關(guān)斷電源，解除故障。

如圖1所示，F(xiàn)PGA對(duì)多電源供電集成電路N路供電電源進(jìn)行監(jiān)控，根據(jù)工作狀態(tài)(啟動(dòng)過程、正常工作過程)進(jìn)行不同的控制。系統(tǒng)由兩部分組成：多路電源限流電路和FPGA控制邏輯。下面具體說明本發(fā)明的各個(gè)部件：

一.多路電源限流電路：

如圖3所示，第i路電源VCCi(可以是經(jīng)過電源轉(zhuǎn)換芯片轉(zhuǎn)換輸出)經(jīng)過MOS管和限流芯片并聯(lián)后，輸出給集成電路，MOS管和限流芯片工作在不同的階段。

集成電路上電啟動(dòng)過程中往往需要較大的電流，本文的設(shè)計(jì)中，MOS管的作用是在集成電路上電啟動(dòng)過程中導(dǎo)通，將限流芯片輸入輸出短接，電流通過MOS管不限流，為集成電路提供較大的供電電流。如圖3所示，MOS管的柵極(圖3中MOS_EN信號(hào))由FPGA進(jìn)行控制，從而能夠比較精確的控制MOS管的通斷。

如圖3所示，限流芯片的作用是在集成電路啟動(dòng)正常后，對(duì)各路電源的供電電流進(jìn)行限流控制，當(dāng)電流超出設(shè)定的電流值時(shí)，會(huì)產(chǎn)生過流信號(hào)(Fault管腳輸出)，從而FPGA控制邏輯進(jìn)行相應(yīng)的判斷和處理，保護(hù)系統(tǒng)不受閂鎖故障影響。

需要說明的是，本文設(shè)計(jì)中使用的限流芯片需要有如下功能：

(1)可以調(diào)節(jié)限制電流：能根據(jù)電阻分壓等原理調(diào)節(jié)限流電流值；

(2)電壓輸出使能控制信號(hào)：輸出使能控制信號(hào)用于使能Vout輸出；

(3)過流信號(hào)：當(dāng)通過限流芯片的電流超過設(shè)定的電流值后，會(huì)產(chǎn)生過流信號(hào)。

在設(shè)計(jì)系統(tǒng)時(shí)，可以根據(jù)上述的限流芯片功能，結(jié)合實(shí)際情況，選擇成熟的限流芯片，或者自行設(shè)計(jì)的限流電路。

結(jié)合MOS管和限流芯片，在上電啟動(dòng)過程中，導(dǎo)通MOS管，電流從MOS管中通過，不限流，保證集成電路正常啟動(dòng)；啟動(dòng)完成后，使能限流芯片，在限流芯片工作起來后，斷開MOS管，電流僅從限流芯片中通過，進(jìn)入電流限流監(jiān)控模式，保證系統(tǒng)不受閂鎖故障損壞。

二.FPGA控制邏輯

FPGA中主要包括兩個(gè)模塊，輸入信號(hào)處理模塊和多路電源監(jiān)控模塊。

輸入信號(hào)處理模塊主要是對(duì)限流芯片產(chǎn)生的過流信號(hào)進(jìn)行處理，包括濾波和采沿等，避免因?yàn)橥饨珉姶鸥蓴_產(chǎn)生的毛刺而導(dǎo)致控制邏輯誤判，精確地才提升系統(tǒng)監(jiān)控的準(zhǔn)確性。

多路電源監(jiān)控模塊用于監(jiān)控MOS管和限流芯片的工作狀態(tài)。

1)輸入信號(hào)處理模塊

當(dāng)集成電路發(fā)生閂鎖故障時(shí)，限流芯片產(chǎn)生過流信號(hào)傳輸給FPGA管腳，但是電子系統(tǒng)工作工程中，不可避免地會(huì)受到內(nèi)部或者外部的電磁干擾，使信號(hào)在傳輸途徑上受到毛刺干擾，而一般情況下，F(xiàn)PGA的采樣頻率一般都高于輸入信號(hào)變化頻率，因此，很容易采集到毛刺信號(hào)，造成誤判。本文設(shè)計(jì)的輸入信號(hào)處理模塊用于濾出輸入信號(hào)上的此類毛刺，提升判斷和控制的準(zhǔn)確性。

在FPGA中，對(duì)輸入信號(hào)濾除毛刺的方法有很多種，本文不做具體的說明。

2)多路電源監(jiān)控模塊：

多路電源監(jiān)控模塊主要是根據(jù)集成電路的不同工作狀態(tài)對(duì)MOS管和限流芯片進(jìn)行監(jiān)控，其控制邏輯工作狀態(tài)轉(zhuǎn)換圖4所示。

在圖4中，整個(gè)系統(tǒng)工作的各個(gè)狀態(tài)及功能如下所示：

復(fù)位：系統(tǒng)復(fù)位，關(guān)斷MOS管和限流芯片；

等待：上電過程中，各路電源有一定的上電時(shí)序，在第i路電源上電完成后需要等待一定的時(shí)間time[i]后對(duì)第i+1路電源進(jìn)行上電，因此，該狀態(tài)為等待狀態(tài)，根據(jù)上電的路數(shù)i，保持時(shí)間為time[i](time[i]為根據(jù)實(shí)際情況設(shè)置的等待時(shí)間數(shù)組time[N]中的一個(gè)元素，對(duì)應(yīng)為第i路電源上電后的等待時(shí)間)；

上電：控制第i路電源上電，控制對(duì)應(yīng)的MOS管導(dǎo)通；

監(jiān)控：使能所有N路的限流芯片輸出，關(guān)斷所有N路MOS管，監(jiān)測(cè)N路限流芯片的過流信號(hào)；

根據(jù)圖4中的系統(tǒng)工作狀態(tài)轉(zhuǎn)換圖，整個(gè)系統(tǒng)的工作流程如下所示：

(1)系統(tǒng)復(fù)位，MOS管和限流芯片處于斷開狀態(tài)，變量i初始化為1，計(jì)時(shí)變量count初始化為0；

(2)根據(jù)集成電路上電順序，控制第i路電源VCCi所對(duì)應(yīng)的MOS管導(dǎo)通，使第i路電源上電，并在根據(jù)實(shí)際情況的等待，計(jì)時(shí)變量為count，計(jì)時(shí)長度為time[i]，直至完成VCC1～VCCN的全部N路電源上電；

(3)根據(jù)集成電路啟動(dòng)成功的標(biāo)志信號(hào)Power_ok，判斷系統(tǒng)是否成功上電；

(4)如果上電失敗，則進(jìn)入復(fù)位狀態(tài)，進(jìn)行系統(tǒng)復(fù)位，系統(tǒng)重新上電；

(5)如果上電成功，則進(jìn)入監(jiān)控狀態(tài)，使能N路限流芯片，在各路限流芯片完全工作起來后，關(guān)斷N路MOS管，并監(jiān)測(cè)N路限流芯片的過流信號(hào)(Fault)，如果過流信號(hào)無效，即各路電源電流正常，則繼續(xù)保持監(jiān)控狀態(tài)；

(6)如果過流信號(hào)有效，即電源電流異常，則進(jìn)入復(fù)位狀態(tài)，進(jìn)行系統(tǒng)復(fù)位，對(duì)集成電路重新進(jìn)行上電。

本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，本領(lǐng)域技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。