專利名稱：輸出控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于使用差分信號的接口的輸出控制電路。
背景技術(shù)：
電子裝置中包括的CPU或集成電路的處理速度已經(jīng)提高了 。根據(jù)這個速
度發(fā)展，電子裝置中包括的電路之間、或電子裝置之間的數(shù)據(jù)傳遞速率也已 經(jīng)提高，并且為了促進數(shù)據(jù)傳遞過程的性能，為傳遞數(shù)據(jù)的電路或那些電子
裝置提供了接口電路。在JP-A-2001-53598中公開了示例接口電路；在圖13 中顯示了該公布中公開的接口電路發(fā)射器的電路圖。
圖13中顯示的接口電路發(fā)射器包括 一個輸入端；兩個輸出端0UT1 和OUT2;兩個串聯(lián)連接的反相器INV1和INV2;以及兩個輸出晶體管，該 輸出晶體管的柵極連接到反相器INV1和INV2的輸出端。在該發(fā)射器中，使 輸出晶體管根據(jù)由反相器INV1和INV2輸出的信號的電壓電平開啟或關(guān)閉。 并且與輸出晶體管的開/關(guān)狀態(tài)一致，通過輸出端OUT1和OUT2選擇性地輸 出信號。
專利文獻l: JP-A-2001-53598
上述接口電路的工作速率根據(jù)差分信號之間的延遲差別受到限制。強加 此限制是因為，當(dāng)接口的操作周期比差分信號之間的延遲差別短時，可能產(chǎn) 生信號錯誤，以及可能執(zhí)行錯誤的操作。
差分信號之間的延遲差別受反相器的延遲時間影響。并且因為用于半導(dǎo) 體制造過程的顯微機械加工已經(jīng)得到發(fā)展，所以晶體管功能的退化和制造差 異趨于增大。因此，當(dāng)受反相器的延遲時間影響的個別差別和個別差別的波 動大時，差分信號之間的延遲差別也變大。在這種情況下，當(dāng)接口電路在高 速工作時，穩(wěn)定工作是困難的。 ，
用于解決這個問題的一種方法是增大反相器的晶體管的尺寸。但是，當(dāng) 晶體管尺寸增大時，這伴隨著接口電路的規(guī)模的增大。因此，存在對具有小 的電路規(guī)模的輸出控制電路的需要，該電路在高速時仍然穩(wěn)定工作。

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供具有小的電路規(guī)模的輸出控制電路，該電路在 高速時仍然穩(wěn)定工作。
本發(fā)明提供一種輸出控制電路，包含
串聯(lián)連接的第 一反相器和第二反相器，用于以輸入信號的翻轉(zhuǎn)電壓電平 輸出信號；
第一輸出單元，對該單元，基于由第二反相器輸出的信號的電壓電平控 制輸出；
第三反相器，該反相器的輸出連接到第一反相器的輸出，用于以由第二 反相器輸出的信號的翻轉(zhuǎn)電壓電平輸出信號；以及
第二輸出單元，對該單元，基于由第一反相器輸出的信號的電壓電平和 第三反相器輸出的信號的電壓電平控制輸出。
本發(fā)明也提供輸出控制電路，包含
串聯(lián)連接的第 一反相器和第二反相器，用于以輸入信號的翻轉(zhuǎn)電壓電平 輸出信號；
第一緩沖器，用于以由第一反相器輸出的信號的電壓電平輸出信號； 第一輸出單元，對該單元，基于由第一緩沖器輸出的信號的電壓電平控 制輸出；
第三反相器，該反相器的輸出連接到第二反相器的輸出，用于以由第一 緩沖器輸出的信號的翻轉(zhuǎn)電壓電平輸出信號；以及
第二輸出單元，對該單元，基于由第二反相器輸出的信號的電壓電平、 和第三反相器輸出的信號的電壓電平控制輸出。
根據(jù)輸出控制電路，第 一到第三反相器之一包括NAND門或NOR門， 并且接收與輸入信號不同的信號。
根據(jù)輸出控制電路，第一到第三反相器之一、或第一緩沖器包括NAND 門或NOR門，并且接收與輸入信號不同的信號。
根據(jù)輸出控制電路，使用CMOS反相器作為輸出側(cè)直接連接到第一輸出 單元的反相器，以及作為輸出側(cè)直接連接到第二輸出單元反相器。
根據(jù)輸出控制電路，第三反相器是三態(tài)反相器，對該反相器，基于控制 信號控制輸出阻抗。
根據(jù)輸出控制電路，第三反相器是開關(guān)，基于控制信號控制其輸出電流 容量。
根據(jù)輸出控制電路，在其輸出直接連接到第一輸出單元的的反相器、和 其輸出直接連接到第 一輸出單元的的反相器之間，安排第三反相器。
根據(jù)輸出控制電路，其輸出直接連接到第 一輸出單元的的反相器被安排， 以便比其輸出直接連接到第二輸出單元的反相器、或第三反相器更接近第一 輸出單元。
根據(jù)輸出控制電路，其輸出直接連接到第二輸出單元的的反相器被安排， 以便比其輸出直接連接到第 一輸出單元的反相器、或第三反相器更接近第二 輸出單元。
輸出控制電路還包括
連接到第一輸出單元的輸出端的第一焊盤；以及 連接到第二輸出單元的輸出端的第二焊盤，其中第 一焊盤和第二焊盤相 鄰安排。
根據(jù)本發(fā)明，可以提供一種具有小的電路規(guī)模的輸出控制電路，該電路 在高速時仍然穩(wěn)定工作。


圖l是顯示根據(jù)本發(fā)明第一實施例的、輸出控制電路的電路圖。
圖2是顯示根據(jù)本發(fā)明第一實施例的、輸出控制電路的修改的電路圖。
圖3是顯示根據(jù)本發(fā)明第二實施例的、輸出控制電路的電路圖。
圖4是顯示根據(jù)本發(fā)明第三實施例的、輸出控制電路的電路圖。
圖5是顯示根據(jù)本發(fā)明第四實施例的、輸出控制電路的電路圖。
圖6是顯示根據(jù)本發(fā)明第五實施例的、輸出控制電路的電路圖。
圖7是顯示根據(jù)第五實施例的、輸出控制電路的修改的電路圖。
圖8是顯示根據(jù)第五實施例的、輸出控制電路的另一修改的電路圖。
圖9是顯示用于第一實施例的、輸出控制電路的布局圖像的圖。
圖IO是顯示用于第一實施例的、輸出控制電路的另一布局圖像的圖。
圖ll是顯示用于第三實施例的、輸出控制電路的布局圖像的圖。
圖12是顯示用于第三實施例的、輸出控制電路的另一個布局圖像的圖。
圖13是顯示傳統(tǒng)的輸出控制電路的電路圖。
具體實施例方式
現(xiàn)在將參考附圖，描述本發(fā)明的優(yōu)選實施例。在下面的實施例中，根據(jù) 本發(fā)明，使用接口電路的發(fā)射器作為輸出控制電路。但是，本發(fā)明也可以應(yīng)
用到另一個示例接口電路。應(yīng)該注意為簡化說明，附圖中未顯示緩沖器電 i 各和其它組件。
(第一實施例)
圖1是顯示根據(jù)本發(fā)明第一實施例的輸出控制電路的電路圖。如圖1中 所示，第一實施例的輸出控制電路包括 一個輸入端；兩個輸出端OUTl和 OUT2;串聯(lián)連接的三個反相器INV1、 INV2和INV3;以及兩個輸出晶體管 NMOS1和NMOS2。應(yīng)該注意反相器INV1、 INV2和INV3中的每個，是 由串聯(lián)連接NMOS晶體管和PMOS晶體管得到的CMOS反相器。
在輸入端輸入的信號IN傳輸?shù)椒聪嗥鱅NV1。然后，反相器INV1的輸 出傳輸?shù)椒聪嗥鱅NV2，并且反相器INV2的輸出傳輸?shù)椒聪嗥鱅NV3。其后， 反相器INV1的輸出端連接到反相器INV3的輸出端。因此，由反相器INV1 輸出的電壓、和由反相器INV3輸出的電壓施加到輸出晶體管NMOS2的柵極。 此外，由反相器INV2輸出的電壓施加到輸出晶體管NMOS1的柵極。同時， 輸出晶體管NMOSl的漏極用作輸出端OUT1,以及輸出晶體管NMOS2的漏 極用作輸出端OUT2。
現(xiàn)在將描述該實施例的輸出控制電路的操作。在初始狀態(tài)期間，當(dāng)輸入 信號IN的電壓電平是L (低)時，反相器INV1的輸出電壓電平是H (高)， 反相器INV2的輸出電壓電平是L (低)，以及反相器INV3的輸出電壓電平 是H(高)。此時，因為處于L電平的電壓施加到輸出晶體管NMOSl的柵極， 以及處于H電平的電壓施加到輸出晶體管NMOS2的柵極，所以輸出晶體管 NMOS1的狀態(tài)是OFF (關(guān))，以及輸出晶體管NMOS2的狀態(tài)也是OFF。作 為結(jié)果，信號由輸出端OUT2輸出。在該初始狀態(tài)期間，因為反相器INV1 的輸出電壓和反相器INV3的輸出電壓處于相同的電平，所以引入電流 (lead-through current)不在反相器INV1和INV3之間流動。
當(dāng)在初始狀態(tài)期間輸入端IN的電壓電平變到H時，反相器INV1.的輸出 電壓電平轉(zhuǎn)到L。然而，因為反相器INV2的延遲，反相器INV2的輸出電壓 電平?jīng)]有立即轉(zhuǎn)到H,并且在延遲期間(delay periond),反相器INV2始終
保持在電平L。因此，輸出晶體管NMOSl保持OFF狀態(tài)，只要反相器INV2 的延遲期間繼續(xù)。
當(dāng)反相器INV2的輸出電壓電平是低時，反相器INV3的輸出電壓電平是 高。如上所述，因為反相器INV1的輸出端連接到反相器INV3的輸出端，所 以在反相器INV1的輸出電壓電平是L、并且反相器INV3的輸出電壓電平是 H的狀態(tài)期間，引入電流從反相器INV3流到反相器INV1，并且輸出晶體管 NMOS2的柵極電壓不容易下降。即，當(dāng)反相器INV1輸出電壓轉(zhuǎn)到L時，輸 出晶體管NMOS2不立即關(guān)閉，并且保持ON (開)狀態(tài)。
當(dāng)反相器INV1的延遲期間已經(jīng)過去時，以及當(dāng)反相器INV2的輸出電壓 電平變?yōu)镠、并且輸出晶體管NMOS1的狀態(tài)轉(zhuǎn)移到ON時，反相器INV3的 輸出電壓電平轉(zhuǎn)為L。此時，反相器INV1和INV3的輸出電壓電平轉(zhuǎn)到L, 因此，使輸出晶體管NMOS2關(guān)閉。如上所述，幾乎與輸出晶體管NMOS1 的狀態(tài)轉(zhuǎn)移到ON同時，輸出晶體管NMOS2的狀態(tài)轉(zhuǎn)移到OFF。
已經(jīng)給出了輸入信號IN的電壓電平從L變?yōu)镠時，由輸出控制電路執(zhí) 行的操作的說明。當(dāng)輸入信號IN的電壓電平從H變?yōu)長時執(zhí)行此相同操作。 即，在這種情況下，幾乎與輸出晶體管NMOSl轉(zhuǎn)移到OFF同時，輸出晶體 管NMOS2的狀態(tài)轉(zhuǎn)移到ON。
根據(jù)該實施例的輸出控制電路，能夠減小差分信號之間的延遲差別，而 不顯著地增大電路規(guī)模。因此，當(dāng)輸出控制電路的工作周期減小以及工作速 度提高時，仍然能夠得到穩(wěn)定地工作。
圖2是顯示第一實施例的輸出控制電路的修改的電路圖。如圖2中所示， 用于第一實施例的修改的輸出控制電路包括 一個輸入端；兩個輸出端OUTl 和OUT2;串聯(lián)連接的二個反相器INV1和INV2;與反相器INV2并聯(lián)連接 的緩沖器BUF1和反相器INV3;以及兩個輸出晶體管NMOS1和NMOS2。
在輸入端接收的信號IN傳輸?shù)椒聪嗥鱅NV1。然后，反相器INV1的輸 出傳輸?shù)椒聪嗥鱅NV2和緩沖器BUF1，并且緩沖器BUF1的輸出傳輸?shù)椒聪?器INV3。反相器INV2的輸出端連接到反相器INV3的輸出端。使用這個安 排，反相器INV2的輸出電壓和反相器INV3的輸出電壓施加到輸出晶體管 NMOS2的柵極，并且緩沖器BUF1的輸出電壓施加到輸出晶體管NMOS1的 柵極。輸出晶體管NMOS1的漏極用作輸出端OUT1,以及輸出晶體管NMOS2 的漏極用作輸出端OUT2。
通過使用圖2中所示的輸出控制電路，也能夠減小差分信號之間的延遲 差別而不顯著增大電路規(guī)模。因此，當(dāng)輸出控制電路的工作周期減小以及工 作速度提高時，仍然能夠得到穩(wěn)定的工作。 (第二實施例)
圖3是顯示根據(jù)本發(fā)明第二實施例的、輸出控制電路的電路圖。用于第
二實施例的輸出控制電路包括三態(tài)反相器INV3'，以取代為第一實施例的 輸出控制電路提供的INV3。三態(tài)反相器INV3，使用控制信號CNT調(diào)整輸出 阻抗。
當(dāng)三態(tài)反相器INV3，的輸出阻抗基于控制信號CNT增大時，輸出控制電 路的安排基本上與圖13中所示的相同。因此，在沒有非常嚴(yán)格的時序限制的 情況下，即不需要高速工作的情況下，只需要增大三態(tài)反相器INV3，的輸出 阻抗。因為當(dāng)三態(tài)反相器INV3，的輸出阻抗增大時，引入電流不流動，所以 能夠降低功率消耗。并且根據(jù)該實施例的輸出控制電路，也可以靈活地處理 接口電路的可變工作速度。
(第三實施例)
圖4是顯示根據(jù)本發(fā)明第三實施例的、輸出控制電路的電路圖。當(dāng)用于 第二實施例的輸出控制電路只包括一個三態(tài)反相器INV3，時，用于第三實施 例的輸出控制電路包括，如圖4中所示，并聯(lián)連接的多個三態(tài)反相器INV31 到INV3N。在該實施例的輸出控制電路中，使用控制信號CNT1到CNTN分 別控制三態(tài)反相器INV31到INV3N。使用該安排，可以更精密地調(diào)整輸出晶 體管的柵極信號之間的延遲差別，而不改變半導(dǎo)體掩膜。因此，不僅獲取功 率消耗的降低，而且獲取制造成本降低和改進的產(chǎn)量。 (第四實施例)
圖5是顯示根據(jù)本發(fā)明第四實施例的、輸出控制電路的電路圖。第四實 施例的輸出控制電路包括PMOS開關(guān)SW11到SW1N、和NMOS開關(guān)SW21 到SW2M，以代替為第三個實施例的輸出控制電路提供的三態(tài)反相器INV31 到INV3N。 PMOS開關(guān)SW11到SW1N中的每個包括串聯(lián)連接的兩個P型 MOS晶體管，以及MOS開關(guān)SW21到SW2M中的每個包括串聯(lián)連接的兩個 N型MOS晶體管。基于控制信號CNT11到CNT1N獨立控制PMOS開關(guān)SW11 到SW1N,以及基于控制信號CNT21到CNT2M獨立控制NMOS開關(guān)SW21 到SW2M。作為通過使用控制信號CNT11到CNT1N、和CNT21到CNT2M
提供的控制的結(jié)果，可以精密地控制反相器INV1的輸出上的電壓。
因為分別控制PMOS開關(guān)SW11到SW1N、和MOS開關(guān)SW21到SW2M, 所以在每個柵極信號的上升和尾部，能夠調(diào)整輸出晶體管NMOSl和NMOS2 的柵極信號之間的延遲差別。此外，因為由于用于半導(dǎo)體制造過程的顯微機 械加工的近來發(fā)展，制造變化已經(jīng)增大，以及PMOS晶體管和NMOS晶體管 之間的變化趨于產(chǎn)生而沒有任何相關(guān)，所以最好分開和精細(xì)地調(diào)整PMOS (PMOS開關(guān)SW11到SW1N )和NMOS ( MOS開關(guān)SW21到SW2M )。 (第五實施例)
圖6是顯示根據(jù)本發(fā)明第五實施例的、輸出控制電路的電路圖。用于第 五實施例的輸出控制電路包括串聯(lián)連接的NOR門NOR1和NOR2，以代替為 第二實施例的輸出控制電路提供的反相器INV1和INV2，并且使用NOE信 號以控制這些NOR門。使用該安排，當(dāng)指定用于接口電路的套筒模式(sleeve mode )時，基于控制信號NOE和CNT可以控制輸出晶體NMOS1和NMOS2 的柵極。作為結(jié)果，可以防止功率消耗浪費和誤操作。如圖7中所示，可以 只使用控制信號NOE以簡單地控制輸出晶體管NMOS1和NMOS2的柵極。
然而，當(dāng)包括在反相器中的各晶體管靠近輸出晶體管時，它們通常越來 越大，并且當(dāng)使用要直接連接到輸出晶體管的NOR門時，電路的尺寸將變大。 因此，該安排能夠變?yōu)閳D8中所示的那樣。使用圖8中所示的安排，因為直 接連接到輸出晶體管NMOS1和NMOS2的電路是反相器，所以電路的規(guī)模 能夠比圖7中所示的小，并且能夠獲取更實用的安排。
現(xiàn)在將給出基底上的包括在輸出控制電路中的反相器、和輸出晶體管的 布局的說明，該輸出控制電路用于上述實施例。當(dāng)用于半導(dǎo)體制造過程的顯 微機械加工已經(jīng)發(fā)展時，由于電路布局如晶體管的安排或形狀的電路的特征 變化已經(jīng)增大。因此，不僅應(yīng)該考慮電路設(shè)計，還要考慮布局。
圖9是顯示用于第一實施例的輸出控制電路的布局圖像的圖。最好是 輸出晶體管NMOS1和NMOS2盡可能具有相同的形狀，以便由輸出端OUT1 和OUT2輸出的信號互相同步。還最好是要連接到輸出晶體管NMOS1和 NMOS2的柵極的布線的長度盡可能相等。此外，因為反相器INV3的輸入端 連接到反相器INV2的輸出端，并且反相器INV3的輸出端連接到反相器INV1 的輸出端，所以為了有效地執(zhí)行布線，反相器INV3應(yīng)該位于反相器INV1和 INV2之間。類似地，為了對圖8中的安排有效地執(zhí)行布線，NOR門NOR31
應(yīng)該位于反相器INVl2和INV21之間，該反相器INVl2和INV21直接連接 到輸出晶體管NMOS1和NMOS2。
另外，因為用于第一實施例的輸出控制電路包括兩個輸出晶體管，所以 需要大小等于兩個單元的面積。并且最好是相鄰安排兩個單元以便各輸出 信號同步。進而，對用于一個單元的布局使用等于兩個單元的面積更有效，
因為從經(jīng)驗判斷，能夠容易地實現(xiàn)面積尺寸的減小。
此外，當(dāng)考慮由于從單元延伸到焊盤的布線的影響時，圖9中所示的安 排在焊盤安排在一行中的情況下是合適的。但是，當(dāng)焊盤垂直安排在兩行中 時，對應(yīng)于輸出晶體管NMOS1和NMOS2的單元，應(yīng)該如圖10中所示的那 樣垂直安排，以便由于從單元延伸到焊盤的布線的影響能夠相等地分布。圖 9和10中所示的設(shè)計也可以應(yīng)用于第二到第五實施例的輸出控制電路。
圖11是顯示用于第三實施例的、輸出控制電路的布局圖像的圖。當(dāng)三態(tài) 反相器INV31到INV3N安排在反相器INV1和INV2之間時，可以有效地執(zhí) 行布線。此外，兩個單元相鄰安排。應(yīng)該注意當(dāng)焊盤垂直地位于兩行中時， 對應(yīng)于輸出晶體管NMOSl和NMOS2各單元，可以如圖12中所示的那樣垂 直安排。
根據(jù)本發(fā)明的輸出控制電路在高速時仍然穩(wěn)定工作，該輸出控制電路規(guī) 模小，并且作為使用差分信號的接口是有用的。
權(quán)利要求
1.一種輸出控制電路，包含串聯(lián)連接的第一反相器和第二反相器，用于以輸入信號的翻轉(zhuǎn)電壓電平輸出信號；第一輸出單元，對該單元，基于由所述第二反相器輸出的信號的電壓電平控制輸出；第三反相器，該反相器的輸出連接到所述第一反相器的輸出，用于以由所述第二反相器輸出的信號的翻轉(zhuǎn)電壓電平輸出信號；以及第二輸出單元，對該單元，基于由所述第一反相器輸出的信號的電壓電平、和所述第三反相器輸出的信號的電壓電平控制輸出。
2. —種輸出控制電路，包含串聯(lián)連接的第一反相器和第二反相器，用于以輸入信號的翻轉(zhuǎn)電壓電平 輸出信號；第一緩沖器，用于以由所述第一反相器輸出的信號的電壓電平輸出信號； 第一輸出單元，對該單元，基于由所述第一緩沖器輸出的信號的電壓電 平控制輸出；第三反相器，該反相器的輸出連接到所述第二反相器的輸出，用于以由 所述第一緩沖器輸出的信號的翻轉(zhuǎn)電壓電平輸出信號；以及第二輸出單元，對該單元，基于由所述第二反相器輸出的信號的電壓電 平、和所述第三反相器輸出的信號的電壓電平控制輸出。
3. 根據(jù)權(quán)利要求1所述的輸出控制電路，其中所述第一到所述第三反相 器之一包括NAND門或NOR門，并且接收與所述輸入信號不同的信號。
4. 根據(jù)權(quán)利要求2所述的輸出控制電路，其中所述第一到所述第三反相 器之一、或所述第一緩沖器包括NAND門或NOR門，并且接收與所述輸入 信號不同的信號。
5. 根據(jù)權(quán)利要求1所述的輸出控制電路，其中使用CMOS反相器作為 輸出直接連接到所述第 一輸出單元的反相器，以及作為輸出直接連接到所述 第二輸出單元的反相器。
6. 根據(jù)權(quán)利要求2所述的輸出控制電路，其中使用CMOS反相器作為 輸出直接連接到所述第 一輸出單元的反相器，以及作為輸出直接連接到所述 第二輸出單元的反相器。
7. 根據(jù)權(quán)利要求1所述的輸出控制電路，其中所述第三反相器是三態(tài)反 相器，對該反相器，基于控制信號控制輸出阻抗。
8. 根據(jù)權(quán)利要求2所述的輸出控制電路，其中所述第三反相器是三態(tài)反相器，對該反相器，基于控制信號控制輸出阻抗。
9. 根據(jù)權(quán)利要求1所述的輸出控制電路，其中所述第三反相器是開關(guān)， 基于控制信號控制該開關(guān)的輸出電流容量。
10. 根據(jù)權(quán)利要求2所述的輸出控制電路，其中所述第三反相器是開關(guān)， 基于控制信號控制該開關(guān)的輸出電流容量。
11. 根據(jù)權(quán)利要求1所述的輸出控制電路，其中在輸出直接連接到所述 第 一輸出單元的所述反相器、和輸出直接連接到所述第二輸出單元的所述反 相器之間，安排所述第三反相器。
12. 根據(jù)權(quán)利要求2所述的輸出控制電路，其中在輸出直接連接到所述 第 一輸出單元的所述反相器、和輸出直接連接到所述第二輸出單元的所述反相器之間，安排所述第三反相器。
13. 根據(jù)權(quán)利要求1所述的輸出控制電路，其中輸出直接連接到所述第 一輸出單元的所述反相器被安排，以便比輸出直接連接到所述第二輸出單元 的所述反相器、或所述第三反相器更接近所述第 一輸出單元。
14. 根據(jù)權(quán)利要求2所述的輸出控制電路，其中輸出直接連接到所述第 一輸出單元的所述反相器被安排，以便比輸出直接連接到所述第二輸出單元 的所述反相器、或所述第三反相器更接近所述第一輸出單元。
15. 根據(jù)權(quán)利要求1所述的輸出控制電路，其中輸出直接連接到所述第 二輸出單元的所述反相器被安排，以便比輸出直接連接到所述第 一輸出單元 的所述反相器、或所述第三反相器更接近所述第二輸出單元。
16. 根據(jù)權(quán)利要求2所述的輸出控制電路，其中輸出直接連接到所述第 二輸出單元的所述反相器被安排，以便比輸出直接連接到所述第一輸出單元 的所述反相器、或所述第三反相器更接近所述第二輸出單元。
17. 根據(jù)權(quán)利要求1所述的輸出控制電路，還包含 連接到所述第一輸出單元的輸出端的第一焊盤；以及連接到所述第二輸出單元的輸出端的第二焊盤，其中所述第 一焊盤和所 述第二焊盤相鄰安排。
18.根據(jù)權(quán)利要求2所述的輸出控制電路，還包含 連接到所述第一輸出單元的輸出端的第一焊盤；以及 連接到所述第二輸出單元的輸出端的第二焊盤，其中所述第 一焊盤和所 述第二焊盤相鄰安排。
全文摘要
為提供在高速時仍然穩(wěn)定工作的、具有小的電路規(guī)模的輸出控制電路，輸出控制電路包括串聯(lián)連接的第一反相器和第二反相器，用于以輸入信號的翻轉(zhuǎn)電壓電平輸出信號；第一輸出單元，對該單元，基于由第二反相器輸出的信號的電壓電平控制輸出；第三反相器，該反相器的輸出連接到第一反相器的輸出，用于以由第二反相器輸出的信號的翻轉(zhuǎn)電壓電平輸出信號；以及第二輸出單元，對該單元，基于由第一反相器輸出的信號的電壓電平和第三反相器輸出的信號的電壓電平控制輸出。
文檔編號H03K19/0185GK101110588SQ20071012919
公開日2008年1月23日 申請日期2007年7月13日 優(yōu)先權(quán)日2006年7月13日
發(fā)明者松岡大輔 申請人:松下電器產(chǎn)業(yè)株式會社