本發(fā)明涉及一種鎖相環(huán)電路，尤其涉及一種軟硬件結(jié)合的鎖相環(huán)電路。

背景技術(shù)：

在有源電力濾波器控制中，為實(shí)現(xiàn)其網(wǎng)側(cè)有功、無功功率控制。需動(dòng)態(tài)獲取電網(wǎng)電壓相位信息，這樣就要求鎖相環(huán)對(duì)電網(wǎng)電壓進(jìn)行鎖相。在實(shí)際應(yīng)用中，常常要求有源電力濾波器適應(yīng)非理想電網(wǎng)環(huán)境，這對(duì)相應(yīng)的鎖相環(huán)控制提出了更高的技術(shù)性能要求?？梢姡i相環(huán)技術(shù)作為有源電力濾波器控制技術(shù)的核心之一，其性能直接影響到有源電力濾波器的工作性能。

鎖相環(huán)一般分為硬件鎖相環(huán)和軟件鎖相環(huán)，國(guó)家知識(shí)產(chǎn)權(quán)局2013-05-15公開了一項(xiàng)發(fā)明專利申請(qǐng)（申請(qǐng)?zhí)枺?011103552024名稱：一種一種鎖相環(huán)電路）具體公開了一種用于頻率調(diào)制的一種鎖相環(huán)電路，該一種鎖相環(huán)電路由鑒相器(101)、環(huán)路濾波器(103)、壓控振蕩器(104)、開關(guān)單元(106)以及電壓反饋單元(107)組成。采用上述的一種鎖相環(huán)電路，在調(diào)制頻率信號(hào)過程中，鎖相環(huán)鎖定頻率后，由開關(guān)單元(106)和電壓反饋單元(107)對(duì)壓控振蕩器(104)的頻率控制電壓進(jìn)行控制，不會(huì)因?yàn)殒i相環(huán)環(huán)路開環(huán)時(shí)導(dǎo)致壓控振蕩器(104)的頻率控制電壓變化太大，從而減少壓控振蕩器的頻率發(fā)生漂移。其本質(zhì)上是一種硬件鎖相環(huán)，具有動(dòng)態(tài)響應(yīng)慢、對(duì)電網(wǎng)電壓不平衡敏感的缺陷。

國(guó)家知識(shí)產(chǎn)權(quán)局2012-07-25公開了一項(xiàng)發(fā)明專利申請(qǐng)（申請(qǐng)?zhí)枺?012100696790名稱：一種基于平均值濾波算法的軟件鎖相環(huán)實(shí)現(xiàn)方法）具體公開了一種基于平均值濾波算法的軟件鎖相環(huán)實(shí)現(xiàn)方法，該方法加快了相應(yīng)速度，動(dòng)態(tài)相應(yīng)時(shí)間極短。本發(fā)明的基于平均值濾波算法的軟件鎖相環(huán)實(shí)現(xiàn)方法，其包括以下步驟：1)先對(duì)三相電網(wǎng)電壓進(jìn)行旋轉(zhuǎn)dq坐標(biāo)變換，根據(jù)三相坐標(biāo)變換提取其有功和無功分量；2)再對(duì)q軸信號(hào)進(jìn)行平均值濾波，q軸在t/6區(qū)間內(nèi)求平均值，得到對(duì)應(yīng)的直流量；3)濾波后的信號(hào)經(jīng)增量式pi調(diào)節(jié)器輸出得到所需的電網(wǎng)同步角度；4)采用32位dsp進(jìn)行編程，實(shí)現(xiàn)軟件鎖相。單純軟件鎖相環(huán)因控制精度需求，需要復(fù)雜的控制算法，且由于控制算法復(fù)雜也容易出現(xiàn)動(dòng)態(tài)響應(yīng)慢的缺陷。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明針對(duì)以上問題，提供了一種控制算法簡(jiǎn)單，響應(yīng)速度快且對(duì)電網(wǎng)電壓不平衡不敏感，穩(wěn)定性高的鎖相環(huán)電路。

本發(fā)明的技術(shù)方案是：包括硬件部分和軟件部分，所述硬件部分包括電壓跟隨器、低通濾波器、電壓全周期過零檢測(cè)電路模塊和cpu，所述電壓跟隨器、低通濾波器、電壓全周期過零檢測(cè)電路和cpu依次連接；

所述軟件部分包括電壓傳感器和運(yùn)算模塊，所述電壓傳感器置于電網(wǎng)上且與所述運(yùn)算模塊連接，所述cpu與所述運(yùn)算模塊連接。

所述電壓跟隨器包括運(yùn)算放大器一，所述運(yùn)算放大器一的輸出端與反相輸入端相連，所述運(yùn)算放大器一的同相輸入端與所述電壓傳感器相連。

所述低通濾波器包括電阻一、電阻二、電阻三、電容一、電容二、電容三和運(yùn)算放大器二；

所述電容一的一端接所述運(yùn)算放大器一的輸出端，所述電容一的另一端接所述電阻一的一端；

所述電阻一的另一端分別連接所述電阻二的一端、電容二的一端和電容三的一端，所述電阻二的另一端接接地端；

所述電容二的另一端連接所述運(yùn)算放大器二的正相輸入端，所述電容三的另一端連接所述運(yùn)算放大器二的輸出端；

所述電阻三的一端連接所述運(yùn)算放大器二的正相輸入端；

所述電阻三的另一端連接所述運(yùn)算放大器二的輸出端。

電壓全周期過零檢測(cè)電路模塊包括電壓比較器、電阻四、電阻五、電阻六和電容四；

所述電壓比較器的正相輸入端與所述運(yùn)算放大器二的輸出端相連，在所述運(yùn)算放大器二的輸出端和所述電壓比較器的正相輸入端之間設(shè)有電阻四；

所述電壓比較器的反相輸入端連接電阻五的一端，所述電阻五的另一端接接地端；

所述電壓比較器的輸出端分別接電阻六的一端和電容四的一端，所述電阻五的另一端接5v直流電源，所述電容四的另一端接接地端。

所述電壓比較器的輸出端連接所述運(yùn)算模塊連接。

本發(fā)明利用軟硬件結(jié)合技術(shù)進(jìn)行鎖相，軟件鎖相環(huán)進(jìn)行簡(jiǎn)單運(yùn)算，硬件鎖相環(huán)進(jìn)行硬件鎖相，利用硬件鎖相環(huán)和軟件鎖相環(huán)的差值進(jìn)行比對(duì)后再進(jìn)行運(yùn)算得出最終的鎖相值，本發(fā)明由于采用了軟件硬件結(jié)合進(jìn)行鎖相，所以與單純軟件鎖相環(huán)相比較具有控制算法簡(jiǎn)單，響應(yīng)速度快的優(yōu)點(diǎn)，與單一的硬件鎖相環(huán)相比較具有對(duì)電壓不平衡敏感，響應(yīng)速度快，穩(wěn)定性高的優(yōu)點(diǎn)。

附圖說明

圖1是本發(fā)明結(jié)構(gòu)示意圖，

圖2是本發(fā)明中硬件電路圖；

圖中1是運(yùn)算放大器一，2是運(yùn)算放大器二，3是電壓比較器，c1是電容一，c2是電二，c3是電容三，c4是電容四，r1是電阻一，r2是電阻二，r3是電阻三，r4是電阻四，r5是電阻五，r6是電阻六，vcc是5v直流電源，gnd是接地端。

具體實(shí)施方式

本發(fā)明如圖1所示，包括硬件部分和軟件部分，其特征在于，所述硬件部分包括電壓跟隨器、低通濾波器、電壓全周期過零檢測(cè)電路模塊和cpu，所述電壓跟隨器、低通濾波器、電壓全周期過零檢測(cè)電路和cpu依次連接；

所述軟件部分包括電壓傳感器和運(yùn)算模塊，所述電壓傳感器置于電網(wǎng)上且與所述運(yùn)算模塊連接，所述cpu與所述運(yùn)算模塊連接。利用軟硬件結(jié)合技術(shù)進(jìn)行鎖相，軟件鎖相環(huán)進(jìn)行簡(jiǎn)單運(yùn)算，硬件鎖相環(huán)進(jìn)行硬件鎖相，利用硬件鎖相環(huán)和軟件鎖相環(huán)的差值進(jìn)行比對(duì)后再進(jìn)行運(yùn)算得出最終的鎖相值，本發(fā)明由于采用了軟件硬件結(jié)合進(jìn)行鎖相，所以與單純軟件鎖相環(huán)相比較具有控制算法簡(jiǎn)單，響應(yīng)速度快的優(yōu)點(diǎn)，與單一的硬件鎖相環(huán)相比較具有對(duì)電壓不平衡敏感，響應(yīng)速度快，穩(wěn)定性高的優(yōu)點(diǎn)。

本發(fā)明如圖2所示，所述電壓跟隨器包括運(yùn)算放大器一1，所述運(yùn)算放大器一1的輸出端與反相輸入端相連，所述運(yùn)算放大器一1的同相輸入端與所述電壓傳感器相連。用于進(jìn)行采集信號(hào)的放大輸出，方便識(shí)別。

所述低通濾波器包括電阻一r1、電阻二r2、電阻三r3、電容一c1、電容二c2、電容三c3和運(yùn)算放大器二2；所述電容一c1的一端接所述運(yùn)算放大器一1的輸出端，所述電容一c1的另一端接所述電阻一r1的一端；所述電阻一r1的另一端分別連接所述電阻二r2的一端、電容二c2的一端和電容三c3的一端，所述電阻二r2的另一端接接地端gnd；所述電容二c2的另一端連接所述運(yùn)算放大器二2的正相輸入端，所述電容三r3的另一端連接所述運(yùn)算放大器二2的輸出端；所述電阻三r3的一端連接所述運(yùn)算放大器二2的正相輸入端；所述電阻三r3的另一端連接所述運(yùn)算放大器二2的輸出端。使得低頻信號(hào)得以通過，將高頻信號(hào)過濾，降低對(duì)本發(fā)明工作時(shí)的干擾。

電壓全周期過零檢測(cè)電路模塊包括電壓比較器3、電阻四r4、電阻五r5、電阻六r6和電容四c4；所述電壓比較器的正相輸入端與所述運(yùn)算放大器二2的輸出端相連，在所述運(yùn)算放大器二2的輸出端和所述電壓比較器3的正相輸入端之間設(shè)有電阻四r4；所述電壓比較器3的反相輸入端連接電阻五r5的一端，所述電阻五r5的另一端接接地端gnd；所述電壓比較器的輸出端分別接電阻六的一端和電容四的一端，所述電阻五的另一端接5v直流電源vcc，所述電容四的另一端接接地端gnd。在電壓波形通過零點(diǎn)時(shí)候發(fā)出脈沖信號(hào)，實(shí)施鎖相操作，避免發(fā)生起弧現(xiàn)象，保護(hù)電網(wǎng)安全。

所述電壓比較器的輸出端連接所述運(yùn)算模塊連接。將比較后的電壓輸出到運(yùn)算模塊與軟件部分的結(jié)果相比對(duì)，最終輸出精度高的結(jié)果。

本發(fā)明利用軟硬件結(jié)合技術(shù)進(jìn)行鎖相，軟件鎖相環(huán)進(jìn)行簡(jiǎn)單運(yùn)算，硬件鎖相環(huán)進(jìn)行硬件鎖相，利用硬件鎖相環(huán)和軟件鎖相環(huán)的差值進(jìn)行比對(duì)后再進(jìn)行運(yùn)算得出最終的鎖相值，本發(fā)明由于采用了軟件硬件結(jié)合進(jìn)行鎖相，所以與單純軟件鎖相環(huán)相比較具有控制算法簡(jiǎn)單，響應(yīng)速度快的優(yōu)點(diǎn)，與單一的硬件鎖相環(huán)相比較具有對(duì)電壓不平衡敏感，響應(yīng)速度快，穩(wěn)定性高的優(yōu)點(diǎn)。