本公開涉及一種二線三進(jìn)制電路。

背景技術(shù)：

1、三進(jìn)制電路中，通過三種狀態(tài)信號(hào)來進(jìn)行三進(jìn)制的運(yùn)算，例如通過0、1、2等方式。在現(xiàn)有的三進(jìn)制電路中，噪聲容限很低(需要考慮三個(gè)電平的情況)，tfet的實(shí)現(xiàn)速度低并且目前難有可芯片實(shí)現(xiàn)方式，不足以進(jìn)行高效運(yùn)算。而且單線表示不平行，導(dǎo)致電路的對(duì)稱性低、需要引入補(bǔ)碼、錯(cuò)位等零碎情況。另外在目前的三進(jìn)制電路中，很難實(shí)現(xiàn)特殊態(tài)(如高阻態(tài))的運(yùn)算。例如gpio口通常存在高電平、低電平和高阻態(tài)三種形式，現(xiàn)有的三進(jìn)制電路并不能實(shí)現(xiàn)高阻態(tài)的運(yùn)算，而且二進(jìn)制電路也不能實(shí)現(xiàn)高阻態(tài)的運(yùn)算。

技術(shù)實(shí)現(xiàn)思路

1、本公開提供了一種二線三進(jìn)制電路。

2、根據(jù)本公開的一個(gè)方面，提供了一種二線三進(jìn)制電路，所述三進(jìn)制電路用于進(jìn)行三進(jìn)制運(yùn)算，包括：二線輸入端，所述二線輸入端的數(shù)量為一個(gè)以上，每個(gè)二線輸入端分別包括輸入高線輸入信號(hào)的高線輸入端和輸入低線輸入信號(hào)的低線輸入端，所述高線輸入信號(hào)和所述低線輸入信號(hào)分別為高電平信號(hào)和低電平信號(hào)中的一種；以及二線輸出端，所述二線輸出端的數(shù)量為一個(gè)并且包括輸出高線輸出信號(hào)的高線輸出端和輸出低線輸出信號(hào)的低線輸出端，所述高線輸出信號(hào)和所述低線輸出信號(hào)分別為所述高電平信號(hào)和所述低電平信號(hào)中的一種，所述高線輸出端和所述低線輸出端分別連接兩個(gè)二進(jìn)制邏輯門的輸出；或者分別連接一個(gè)二進(jìn)制邏輯門的輸出、和高線輸入端與低線輸入端中的一個(gè)輸入端；或者分別連接所述低線輸入端和高線輸入端。

3、根據(jù)本公開的一個(gè)實(shí)施例的二線三進(jìn)制電路，還包括：二進(jìn)制邏輯門，所述二進(jìn)制邏輯門的數(shù)量為一個(gè)或多個(gè)，所述二進(jìn)制邏輯門的至少一部分二進(jìn)制邏輯門的輸入連接所述高線輸入端和低線輸入端中的至少一個(gè)輸入端。

4、根據(jù)本公開的一個(gè)實(shí)施例的二線三進(jìn)制電路，所述二線三進(jìn)制電路為反相器電路，所述二線輸入端和所述二線輸出端的數(shù)量分別為一個(gè)，其中所述二線輸入端的高線輸入端和低線輸入端進(jìn)行交錯(cuò)，分別連接所述二線輸出端的低線輸出端和高線輸出端。

5、根據(jù)本公開的一個(gè)實(shí)施例的二線三進(jìn)制電路，所述二線三進(jìn)制電路為與非門電路，所述二進(jìn)制邏輯門包括與非門、或非門和第一反相器與第二反相器，所述二線輸入端的數(shù)量為兩個(gè)，第一二線輸入端的高線輸入端連接與非門的一個(gè)輸入，第一二線輸入端的低線輸入端連接或非門的一個(gè)輸入，第二二線輸入端的高線輸入端連接與非門的另一輸入，第二二線輸入端的低線輸入端連接或非門的另一輸入，與非門的輸出和或非門的輸出分別連接第一反相器的輸入和第二反相器的輸入，第一反相器和第二反相器的輸出進(jìn)行交錯(cuò)，分別輸出低線輸出信號(hào)和高線輸出信號(hào)。

6、根據(jù)本公開的一個(gè)實(shí)施例的二線三進(jìn)制電路，所述二線三進(jìn)制電路為與門電路，所述二進(jìn)制邏輯門包括與非門、或非門和第一反相器與第二反相器，所述二線輸入端的數(shù)量為兩個(gè)，第一二線輸入端的高線輸入端連接與非門的一個(gè)輸入，第一二線輸入端的低線輸入端連接或非門的一個(gè)輸入，第二二線輸入端的高線輸入端連接與非門的另一輸入，第二二線輸入端的低線輸入端連接或非門的另一輸入，與非門的輸出和或非門的輸出分別連接第一反相器和第二反相器的輸入，第一反相器和第二反相器的輸出不進(jìn)行交錯(cuò)，分別輸出高線輸出信號(hào)和低線輸出信號(hào)。

7、根據(jù)本公開的一個(gè)實(shí)施例的二線三進(jìn)制電路，所述二線三進(jìn)制電路為或非門電路，所述二進(jìn)制邏輯門包括或非門、與非門和第一反相器與第二反相器，所述二線輸入端的數(shù)量為兩個(gè)，第一二線輸入端的高線輸入端連接或非門的一個(gè)輸入，第一二線輸入端的低線輸入端連接與非門的一個(gè)輸入，第二二線輸入端的高線輸入端連接或非門的另一輸入，第二二線輸入端的低線輸入端連接與非門的另一輸入，或非門的輸出和與非門的輸出分別連接第一反相器和第二反相器的輸入，第一反相器和第二反相器的輸出進(jìn)行交錯(cuò)，分別輸出低線輸出信號(hào)和高線輸出信號(hào)。

8、根據(jù)本公開的一個(gè)實(shí)施例的二線三進(jìn)制電路，所述二線三進(jìn)制電路為或門電路，所述二進(jìn)制邏輯門包括或非門、與非門和第一反相器與第二反相器，所述二線輸入端的數(shù)量為兩個(gè)，第一二線輸入端的高線輸入端連接或非門的一個(gè)輸入，第一二線輸入端的低線輸入端連接與非門的一個(gè)輸入，第二二線輸入端的高線輸入端連接或非門的另一輸入，第二二線輸入端的低線輸入端連接與非門的另一輸入，或非門的輸出和與非門的輸出分別連接第一反相器和第二反相器的輸入，第一反相器和第二反相器的輸出不進(jìn)行交錯(cuò)，分別輸出高線輸出信號(hào)和低線輸出信號(hào)。

9、根據(jù)本公開的一個(gè)實(shí)施例的二線三進(jìn)制電路，所述二線三進(jìn)制電路為自增門電路，所述二進(jìn)制邏輯門包括或非門，所述二線輸入端的數(shù)量為一個(gè)，所述二線輸入端的高線輸入端連接或非門的一個(gè)輸入，所述二線輸入端的低線輸入端連接或非門的另一輸入，所述或非門輸出高線輸出信號(hào)，所述低線輸出信號(hào)為所述高線輸入端的高線輸入信號(hào)。

10、根據(jù)本公開的一個(gè)實(shí)施例的二線三進(jìn)制電路，所述二線三進(jìn)制電路為自減門電路，所述二進(jìn)制邏輯門包括或非門，所述二線輸入端的數(shù)量為一個(gè)，所述二線輸入端的高線輸入端連接或非門的一個(gè)輸入，所述二線輸入端的低線輸入端連接或非門的另一輸入，所述或非門輸出低線輸出信號(hào)，所述高線輸出信號(hào)為所述低線輸入端的低線輸入信號(hào)。

11、根據(jù)本公開的一個(gè)實(shí)施例的二線三進(jìn)制電路，所述二線三進(jìn)制電路為反相器電路，所述二進(jìn)制邏輯門包括第一反相器和第二反相器，所述二線輸入端的數(shù)量為一個(gè)，所述二線輸入端的高線輸入端和低線輸入端分別連接第一反相器的輸入和第二反相器輸入，第一反相器的輸出和第二反相器的輸出進(jìn)行交錯(cuò)，分別輸出低線輸出信號(hào)和高線輸出信號(hào)。

12、根據(jù)本公開的一個(gè)實(shí)施例的二線三進(jìn)制電路，所述二線三進(jìn)制電路為與非門電路，所述二進(jìn)制邏輯門包括第一與非門和第二與非門，所述二線輸入端的數(shù)量為兩個(gè)，第一二線輸入端的高線輸入端連接第一與非門的一個(gè)輸入，第二二線輸入端的高線輸入端連接第一與非門的另一輸入，第一二線輸入端的低線輸入端連接第二與非門的一個(gè)輸入，第二二線輸入端的低線輸入端連接第二與非門的另一輸入，第一與非門的輸出和第二與非門的輸出進(jìn)行交錯(cuò)，分別輸出低線輸出信號(hào)和高線輸出信號(hào)。

13、根據(jù)本公開的一個(gè)實(shí)施例的二線三進(jìn)制電路，所述二線三進(jìn)制電路為與門電路，所述二進(jìn)制邏輯門包括第一與非門、第二與非門、第一反相器和第二反相器，所述二線輸入端的數(shù)量為兩個(gè)，第一二線輸入端的高線輸入端連接第一與非門的一個(gè)輸入，第二二線輸入端的高線輸入端連接第一與非門的另一輸入，第一二線輸入端的低線輸入端連接第二與非門的一個(gè)輸入，第二二線輸入端的低線輸入端連接第二與非門的另一輸入，第一與非門的輸出和第二與非門的輸出分別連接第一反相器的輸入和第二反相器的輸入，第一反相器的輸出和第二反相器的輸出不進(jìn)行交錯(cuò)，分別輸出高線輸出信號(hào)和低線輸出信號(hào)。

14、根據(jù)本公開的一個(gè)實(shí)施例的二線三進(jìn)制電路，所述二線三進(jìn)制電路為或非門電路，所述二進(jìn)制邏輯門包括第一或非門和第二或非門，所述二線輸入端的數(shù)量為兩個(gè)，第一二線輸入端的高線輸入端連接第一或非門的一個(gè)輸入，第二二線輸入端的高線輸入端連接第一或非門的另一輸入，第一二線輸入端的低線輸入端連接第二或非門的一個(gè)輸入，第二二線輸入端的低線輸入端連接第二或非門的另一輸入，第一或非門的輸出和第二或非門的輸出進(jìn)行交錯(cuò)，分別輸出低線輸出信號(hào)和高線輸出信號(hào)。

15、根據(jù)本公開的一個(gè)實(shí)施例的二線三進(jìn)制電路，所述二線三進(jìn)制電路為或門電路，所述二進(jìn)制邏輯門包括第一或非門、第二或非門、第一反相器和第二反相器，所述二線輸入端的數(shù)量為兩個(gè)，第一二線輸入端的高線輸入端連接第一或非門的一個(gè)輸入，第二二線輸入端的高線輸入端連接第一或非門的另一輸入，第一二線輸入端的低線輸入端連接第二或非門的一個(gè)輸入，第二二線輸入端的低線輸入端連接第二或非門的另一輸入，第一或非門的輸出和第二或非門的輸出分別連接第一反相器的輸入和第二反相器的輸入，第一反相器的輸出和第二反相器的輸出不進(jìn)行交錯(cuò)，分別輸出高線輸出信號(hào)和低線輸出信號(hào)。

16、根據(jù)本公開的一個(gè)實(shí)施例的二線三進(jìn)制電路，所述二線三進(jìn)制電路為自增門電路，所述二進(jìn)制邏輯門包括反相器、或非門和與非門，所述二線輸入端的數(shù)量為一個(gè)，所述二線輸入端的高線輸入端連接或非門的一個(gè)輸入和與非門的一個(gè)輸入，所述二線輸入端的低線輸入端連接反相器的輸入和與非門的另一輸入，所述反相器的輸出連接或非門的另一輸入，所述或非門和與非門分別輸出高線輸出信號(hào)和低線輸出信號(hào)。

17、根據(jù)本公開的一個(gè)實(shí)施例的二線三進(jìn)制電路，所述二線三進(jìn)制電路為自減門電路，所述二進(jìn)制邏輯門包括反相器、或非門和與非門，所述二線輸入端的數(shù)量為一個(gè)，所述二線輸入端的高線輸入端連接或非門的一個(gè)輸入和反相器的輸入，所述反相器的輸出連接與非門的一個(gè)輸入，所述二線輸入端的低線輸入端連接或非門的另一輸入和與非門的另一輸入，所述或非門和與非門分別輸出高線輸出信號(hào)和低線輸出信號(hào)。

18、根據(jù)本公開的二線三進(jìn)制電路，具有良好的對(duì)稱性，并且能夠引入特殊態(tài)，可以作為首個(gè)實(shí)際實(shí)現(xiàn)平衡三進(jìn)制運(yùn)算的集成電路方案。晶體管的邏輯深度為1或2，不會(huì)降低電路速度。具有高度對(duì)稱性，不再需要補(bǔ)碼等。