一種神經(jīng)電極結構及其制造方法
【專利摘要】本發(fā)明提供一種神經(jīng)電極結構的制造方法，包括：提供襯底；刻蝕襯底以形成凹面和凸面相間的凹凸區(qū)域，凸面為凸條或凸臺；在凹凸區(qū)域的表面上形成絕緣層；在絕緣層的表面上形成凹凸的第一電極。該方法將電極形成在凹凸區(qū)域上，形成三維的神經(jīng)電極結構，在植入人體后使得植入式的神經(jīng)電極具有更大的比表面積，增加了電極的電荷捕獲能力，進而提高電極靈敏度、集成度以及空間分辨率。
【專利說明】
一種神經(jīng)電極結構及其制造方法
技術領域
[0001]本發(fā)明涉及神經(jīng)工程系統(tǒng)領域，特別涉及一種神經(jīng)電極結構及其制造方法?！颈尘凹夹g】
[0002] 神經(jīng)電極是神經(jīng)科學和神經(jīng)工程學研究的重要工具，在神經(jīng)科學研究、神經(jīng)相關疾病的治療、腦接口以及神經(jīng)假肢等方面有著廣泛的應用，神經(jīng)電極通常體積較小并需植入人體內，處于神經(jīng)系統(tǒng)和外部系統(tǒng)的連接部位，也叫植入式神經(jīng)微電極，是用來記錄或干預神經(jīng)活動狀態(tài)的電生理器件，負責傳遞電信號刺激神經(jīng)元或從神經(jīng)細胞采集電信號。
[0003]目前，用于神經(jīng)信號采集的電極主要有金屬電極、金屬陣列電極、陣列電極以及卡夫電極等，這些神經(jīng)電極各有優(yōu)缺點。而隨著半導體技術的不斷發(fā)展，利用半導體制造工藝便于控制電極的尺寸以及集成其他的功能結構，因此，硅基陣列電極得到了廣泛的研究和應用。
[0004]現(xiàn)有的硅基陣列電極是利用半導體制造工藝在硅基底上形成金屬電極陣列，金屬電極陣列表面局部為生物兼容性好金屬材料，例如可以為Pt，通常地，該電極通過金屬導線與放大電路連接，而后再經(jīng)輸出端連接至讀取分析電路。這種電極與細胞接觸的比表面積有限，對細胞離子的捕獲能力不足，空間分辨率不夠高。
【發(fā)明內容】

[0005]有鑒于此，本發(fā)明的目的在于提供一種神經(jīng)電極結構及其制造方法，具有更大的比表面積，增加了電極的電荷捕獲能力。
[0006]為實現(xiàn)上述目的，本發(fā)明有如下技術方案:
[0007] 一種神經(jīng)電極結構的制造方法，包括:
[0008]提供襯底；
[0009]刻蝕襯底以形成凹面和凸面相間的凹凸區(qū)域，凸面為凸條或凸臺；
[0010]在凹凸區(qū)域的表面上形成絕緣層；
[0011]在絕緣層的表面上形成凹凸的第一電極。
[0012]可選地，凹凸區(qū)域為多個且在襯底上呈陣列排布。
[0013]本發(fā)明提供了又一種神經(jīng)電極結構的制造方法，包括:
[0014]提供襯底；
[0015]刻蝕襯底以形成凹面和凸面相間的凹凸區(qū)域，凸面為凸條或凸臺；
[0016]在凹凸區(qū)域的表面上形成凹凸的第一電極，在第一電極上形成電容介質層，在電容介質層上形成第二電極；
[0017]形成與第一電極和第二電極分別電連接的第一引線和第二引線；
[0018]釋放襯底。
[0019]可選地，凹凸區(qū)域為多個并在襯底上呈陣列排布，在形成第二電極之后、第一引線和第二引線之前還包括:
[0020]在凹凸區(qū)域之間的襯底中形成開口；[0021 ]以第一聚合物材料層填充開口并覆蓋凹凸區(qū)域。
[0022]可選地，在凹凸區(qū)域的邊緣至少部分第一電極區(qū)域之上未覆蓋第二電極；
[0023]形成與擴散區(qū)和第二電極分別電連接的第一引線和第二引線的步驟包括:
[0024]進行刻蝕，以在未覆蓋第二電極的第一電極之上形成第一電極接觸孔；
[0025]填充第一電極接觸孔并在第一電極接觸孔上形成第一金屬層，從而形成第一引線；[〇〇26]覆蓋第二聚合物材料層；
[0027]進行刻蝕，以形成第二電極接觸孔；
[0028]填充第二電極接觸孔并在第二電極接觸孔上形成第二金屬層，從而形成第二引線；[〇〇29]在第二引線上覆蓋鈍化層。
[0030]可選地，所述第一聚合物材料層、第二聚合物材料層和鈍化層為聚酰亞胺或聚對二甲苯-C。
[0031] 可選地，在形成凹凸區(qū)域之后、形成第一電極之前還包括:
[0032]在凹凸區(qū)域的表面上形成釋放阻擋層；
[0033]在釋放襯底之后，還包括:去除刻蝕阻擋層。
[0034]本發(fā)明還提供了一種神經(jīng)電極結構的制造方法，包括:[〇〇35]提供襯底；
[0036]在襯底中形成擴散區(qū)，擴散區(qū)用于形成電容的第一電極；[〇〇37]刻蝕襯底以在擴散區(qū)之上形成凹面和凸面相間的凹凸區(qū)域，凸面為凸條或凸臺；
[0038]在凹凸區(qū)域的表面上形成電容介質層，以及在電容介質層上形成凹凸的第二電極；
[0039]形成與擴散區(qū)和第二電極分別電連接的第一引線和第二引線。
[0040] 可選地，凹凸區(qū)域為多個且在襯底上呈陣列排布。[〇〇411此外，本發(fā)明還提供了一種神經(jīng)電極結構，包括:
[0042]襯底；
[0043] 襯底上的凹面和凸面相間的凹凸區(qū)域，凸面為凸條或凸臺；
[0044]凹凸區(qū)域的表面上的絕緣層；
[0045]絕緣層的表面上的凹凸的第一電極。
[0046] 可選地，凹凸區(qū)域和凹凸的第一電極呈陣列排布。
[0047]本發(fā)明又提供了神經(jīng)電極結構，包括:凹凸電容及與凹凸電容的第一電極和第二電極分別電連接的第一引線和第二引線;其中，[〇〇48] 凹凸電容包括:
[0049]由凸面和凹面相間而呈凹凸分布的第一電極，凸面為凸條或凸臺；
[0050]第一電極表面上的電容介質層；
[0051]電容介質層上的第二電極。[〇〇52]可選地，凹凸電容為多個且在襯底上呈陣列排布，還包括:
[0053]凹凸電容之間以及之上的第一聚合物材料層。
[0054]可選地，在凹凸區(qū)域的邊緣至少部分第一電極區(qū)域之上未覆蓋第二電極;第一引線包括形成在第一聚合物材料層中、未被第二電極覆蓋的第一電極上的第一電極接觸以及第一電極接觸上的第一金屬層；
[0055]還包括:覆蓋在第一金屬層和第一聚合物材料層上的第二聚合物材料層，第二引線包括形成在第一聚合物材料層和第二聚合物材料層中的第二電極接觸以及第二電極接觸上的第二金屬層;覆蓋在第二金屬層和第二聚合物材料層上的鈍化層。[〇〇56]可選地，第一聚合物材料層、第二聚合物材料層和鈍化層為聚酰亞胺或聚對二甲苯-C。[〇〇57]本發(fā)明還提供了一種神經(jīng)電極結構，包括襯底、襯底上的凹凸電容及與凹凸電容的第一電極和第二電極分別電連接的第一引線和第二引線;其中，[〇〇58] 凹凸電容包括:
[0059]襯底中的擴散區(qū)，擴散區(qū)為電容的第一電極；
[0060]擴散區(qū)之上的由凹面和凸面相間形成的凹凸區(qū)域，凸面為凸條或凸臺；
[0061]凹凸區(qū)域的表面上的電容介質層；[〇〇62]電容介質層上凹凸的第二電極。
[0063]可選地，凹凸區(qū)域和凹凸的第二電極呈陣列排布。
[0064]本發(fā)明實施例提供的神經(jīng)電極結構及其制造方法，將電極形成在凹凸區(qū)域上，形成三維的神經(jīng)電極結構，在植入人體后使得植入式的神經(jīng)電極具有更大的比表面積，增加了電極的電荷捕獲能力，進而提高電極靈敏度、集成度以及空間分辨率?！靖綀D說明】
[0065]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0066]圖1示出了根據(jù)本發(fā)明實施例一神經(jīng)電極結構的制造方法流程圖；
[0067]圖2-圖5A示出了根據(jù)本發(fā)明實施例一的制造方法形成神經(jīng)電極結構的過程中神經(jīng)電極結構的示意圖，其中圖2-圖5為俯視結構示意圖，圖2A、圖3A-圖4A為AA向視圖；
[0068]圖6示出了根據(jù)本發(fā)明實施例二神經(jīng)電極結構的制造方法流程圖；
[0069]圖7圖12A示出了根據(jù)本發(fā)明實施例二的制造方法形成神經(jīng)電極結構的過程中神經(jīng)電極結構的示意圖，其中圖7-圖11為俯視結構示意圖，圖12為仰視結構示意圖，圖7A、圖 9A-圖12A為AA向視圖；
[0070]圖13示出了根據(jù)本發(fā)明實施例三神經(jīng)電極結構的制造方法流程圖；
[0071]圖14-圖19A示出了根據(jù)本發(fā)明實施例二的制造方法形成神經(jīng)電極結構的過程中神經(jīng)電極結構的示意圖，其中圖14-圖19為俯視結構示意圖，圖14A-15A、圖17A-圖19A為AA 向視圖?！揪唧w實施方式】
[0072]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明的【具體實施方式】做詳細的說明。
[0073]在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發(fā)明內涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。[〇〇74]其次，本發(fā)明結合示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發(fā)明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。
[0075]在本發(fā)明中，提出了一種神經(jīng)電極結構及其制造方法，將電極形成在凹凸區(qū)域上，形成三維結構的神經(jīng)電極，在植入人體后使得植入式的神經(jīng)電極具有更大的比表面積， 增加了電極的電荷捕獲能力，進而提高電極靈敏度、集成度以及空間分辨率。
[0076]為了更好的理解本發(fā)明的技術方案和技術效果，以下將以具體的實施例進行詳細的說明。[〇〇77] 實施例一
[0078]在該實施例的神經(jīng)電極結構中，通過在襯底上形成凹凸區(qū)域，進而在凹凸區(qū)域的表面上形成凹凸的第一電極，凹凸的第一電極具有更大的比表面積，增加了電極的電荷捕獲能力，進而提高電極靈敏度、集成度以及空間分辨率。以下將結合流程圖圖1以及制造過程中的示意圖對本實施例進行詳細的描述。[〇〇79] 在步驟SO 1，提供襯底10，參考圖2 (俯視圖)和圖2A(圖2的AA向視圖)。[〇〇8〇]在本發(fā)明實施例中，所述襯底10為半導體襯底，例如可以為Si襯底、Ge襯底、SiGe 襯底、S0I(絕緣體上娃，Silicon On Insulator)或 G0I(絕緣體上鍺，Germanium On Insulator)等。在其他實施例中，所述半導體襯底還可以為包括其他元素半導體或化合物半導體的襯底，例如GaAs、InP或SiC等，還可以為疊層結構，例如Si/SiGe等，還可以其他外延結構，例如SG0I (絕緣體上鍺硅)等。[0081 ]在本實施例中，所述襯底10為硅襯底。[〇〇82] 在步驟S02,刻蝕襯底10以形成凹面11-1和凸面11-2相間的凹凸區(qū)域11，凸面11-2 為凸條或凸臺，參考圖2和圖2A、圖3(俯視圖)。
[0083]在該步驟中，通過襯底10的刻蝕來形成凹凸區(qū)域11，凹凸區(qū)域11的凹面11-1為通過刻蝕去除襯底10的部分，凸面11-2為沒有被刻蝕而保留下來的襯底部分，優(yōu)選的，凸面 11-2可以為凸條，參考圖2和圖2A，可以通過刻蝕去除的部分和保留的部分都為條狀來形成凸面為凸條的凹凸區(qū)域11。在本實施例的一個具體實施例中，可以通過等離子體刻蝕技術， 進行娃襯底的刻蝕，如圖2和圖2A所示，在一個1 Oum* 1 Oum的預設區(qū)域中刻蝕出0 ? 5um等間距的溝槽，預設區(qū)域中的溝槽即為凹面，溝槽間保留的襯底即為凸面，從而在預設區(qū)域中形成了凹面和凸面相間的凹凸區(qū)域。
[0084]凸面11-2也可以為凸臺，參考圖3,此處省略圖3的AA向視圖，AA向視圖同圖2A，凸臺可以為圓凸臺或方凸臺等，或其他合適的形狀，可以通過刻蝕去除陣列排列的凸臺周圍的襯底，來形成凸面為凸臺的凹凸區(qū)域，對于凸臺的形狀可以根據(jù)刻蝕技術來確定，通常地，圓凸臺更容易刻蝕形成。在本實施例的另一個具體實施例中，可以通過等離子體刻蝕技術，進行硅襯底的刻蝕，在一個10um*10um的預設區(qū)域中刻蝕出直徑為0 ? 5um圓凸臺，凸臺間隔為0.5un，凸臺的高度為0.8um，預設區(qū)域中的凸臺即為凸面，凸臺周圍被刻蝕掉的部分即為凹面，從而在預設區(qū)域中形成了凹面和凸面相間的凹凸區(qū)域。
[0085]該凹凸區(qū)域11用于形成電極，由于凹凸區(qū)域11中具有凹面11-1和凸面11-2,他們都具有三維的表面，在該區(qū)域形成電極時，各個表面之上都將形成電極，從而可以形成三維電極，增加比表面積。
[0086]根據(jù)不同的需求，可以該凹凸區(qū)域11可以為一個或多個，一個凹凸區(qū)域可以用于形成單個的神經(jīng)電極單元，多個的凹凸區(qū)域可以呈陣列排布，用于形成神經(jīng)電極陣列，對于呈陣列排布的凹凸區(qū)域，各凹凸區(qū)域的邊緣部分保留襯底，用于各神經(jīng)電極之間的分隔。 [〇〇87] 在步驟S03，在凹凸區(qū)域11的表面上形成絕緣層12，參考圖4 (俯視圖)和圖4A(圖4 的AA向視圖)所示。
[0088]在該步驟中在凹凸區(qū)域的表面上形成了絕緣層12,絕緣層覆蓋凹凸區(qū)域的各個表面，即凹面和凸面的所有表面，絕緣層用于隔離之后形成的電極與襯底，絕緣層12可以采用任何合適的絕緣隔離材料，例如可以為氧化硅、氮化硅或氮氧化硅或他們的疊層等。
[0089]在本實施例的一個具體實施例中，可以通過熱氧化工藝，在凹凸區(qū)域的表面上形成氧化硅的絕緣層12,厚度例如可以為30-50nm。
[0090]在步驟S04,在絕緣層12的表面上形成凹凸的第一電極13,參考圖4和圖4A所示。
[0091]在該步驟中，在絕緣層12的表面上形成第一電極13,該第一電極13覆蓋在絕緣層 12的表面上，即并不填滿凹凸區(qū)域中的凹面，由于凹凸區(qū)域中凹面和凸面的存在，使得第一電極13也呈凹凸分布，從而形成了凹凸的第一電極13,如圖4A所示。
[0092]在一些具體的實施例中，凹凸區(qū)域為一個，可以通過沉積、濺射或電鍍等方法在凹凸區(qū)域的絕緣層12上形成第一電極13,該第一電極13可以為一個神經(jīng)電極單元，例如可以通過CVD(化學氣相沉積)的方法進行金屬鎢的淀積，以金屬鎢作為第一電極13,厚度例如可以為100nm。
[0093]在另一些具體的實施例中，凹凸區(qū)域11為多個且呈陣列排布，過可以通過沉積、濺射或電鍍等方法在絕緣層12上形成第一電極13,參考圖4和圖4A所示，而后，通過刻蝕將凹凸區(qū)域11之間的第一電極13去除，參考圖5和圖5A所示，從而形成多個獨立的神經(jīng)電極陣列。
[0094]在形成第一電極之后，可以根據(jù)需要，形成與第一電極電連接的電引線(圖未示出)，以便于同其他的功能電路連接。
[0095]以上對本發(fā)明實施例的神經(jīng)電極結構的制造方法進行了詳細的描述。此外，本發(fā)明還提供了利用上述方法形成的神經(jīng)電極結構，參考圖5和圖5A所述，包括:
[0096]襯底 10;
[0097]襯底10上的凹面和凸面相間的凹凸區(qū)域11，凸面為凸條或凸臺；[〇〇98]凹凸區(qū)域11的表面上的絕緣層12;
[0099]絕緣層12的表面上的凹凸的第一電極13。
[0100]進一步地，凹凸區(qū)域和凹凸的第一電極可以呈陣列排布。[0101 ]在本實施例中形成的電極為三維結構，在具體的應用中，在植入人體時，該凹凸的第一電極與人體接觸，具有更大的比表面積，增加了電極的電荷捕獲能力，進而提高電極靈敏度、集成度以及空間分辨率。
[0102]實施例二
[0103]在該實施例的神經(jīng)電極結構中，集成了MIM(Metal-1nsulator-Metal)電容，且該電容形成在凹凸區(qū)域上，從而形成三維電極，大大增加了神經(jīng)電極的比表面積和電荷捕獲能力，從而提高神經(jīng)電極的靈敏度、空間分辨率和集成度。以下將結合流程圖圖6以及制造過程中的示意圖對本實施例進行詳細的描述。
[0104]在步驟S101，提供襯底100，參考圖7 (俯視圖)和圖7A(圖7的AA向視圖)。
[0105]在本發(fā)明實施例中，所述襯底100為半導體襯底，例如可以為Si襯底、Ge襯底、SiGe 襯底、S0I(絕緣體上娃，Silicon On Insulator)或 G0I(絕緣體上鍺，Germanium On Insulator)等。在其他實施例中，所述半導體襯底還可以為包括其他元素半導體或化合物半導體的襯底，例如GaAs、InP或SiC等，還可以為疊層結構，例如Si/SiGe等，還可以其他外延結構，例如SG0I (絕緣體上鍺硅)等。
[0106]在本實施例中，所述襯底100為硅襯底。[〇1〇7] 在步驟S102,刻蝕襯底100以形成凹面1101和凸面1102相間的凹凸區(qū)域110,凸面 1102為凸條或凸臺，參考圖7和圖7A、圖8(俯視圖)。
[0108]在該步驟中，通過襯底100的刻蝕來形成凹凸區(qū)域110,凹凸區(qū)域110的凹面1101為通過刻蝕去除襯底100的部分，凸面1102為沒有被刻蝕而保留下來的襯底部分，優(yōu)選的，凸面1102可以為凸條，參考圖7和圖7A，可以通過刻蝕去除的部分和保留的部分都為條狀來形成凸面為凸條的凹凸區(qū)域110。在本實施例的一個具體實施例中，可以通過等離子體刻蝕技術，進行娃襯底的刻蝕，如圖7和圖7A所示，在一個1 Oum* 1 Oum的預設區(qū)域中刻蝕出0.5um等間距的溝槽，預設區(qū)域中的溝槽即為凹面，溝槽間保留的襯底即為凸面，從而在預設區(qū)域中形成了凹面和凸面相間的凹凸區(qū)域。
[0109]凸面1102也可以為凸臺，參考圖8,此處省略圖8的AA向視圖，AA向視圖同圖7A，凸臺可以為圓凸臺或方凸臺等，或其他合適的形狀，可以通過刻蝕去除陣列排列的凸臺周圍的襯底，來形成凸面為凸臺的凹凸區(qū)域，對于凸臺的形狀可以根據(jù)刻蝕技術來確定，通常地，圓凸臺更容易刻蝕形成。在本實施例的另一個具體實施例中，可以通過等離子體刻蝕技術，進行硅襯底的刻蝕，在一個10um*10um的預設區(qū)域中刻蝕出直徑為0 ? 5um圓凸臺，凸臺間隔為0.5un，凸臺的高度為0.8um，預設區(qū)域中的凸臺即為凸面，凸臺周圍被刻蝕掉的部分即為凹面，從而在預設區(qū)域中形成了凹面和凸面相間的凹凸區(qū)域。
[0110]該凹凸區(qū)域110用于形成電容，由于凹凸區(qū)域110中具有凹面1101和凸面1102,他們都具有三維的表面，在該區(qū)域形成電容時，各個表面之上都將形成電容，從而可以形成三維電容，增加比表面積。
[0111]根據(jù)不同的需求，可以該凹凸區(qū)域110可以為一個或多個，一個凹凸區(qū)域可以用于形成單個的神經(jīng)電極單元，多個的凹凸區(qū)域可以呈陣列排布，用于形成神經(jīng)電極陣列，對于呈陣列排布的凹凸區(qū)域，各凹凸區(qū)域的邊緣部分保留襯底，用于各神經(jīng)電極之間的連接以及電容的引線的布設。
[0112]在步驟S103,在凹凸區(qū)域110的表面上形成第一電極130,在第一電極130上形成電容介質層132,在電容介質層132上形成第二電極134,參考圖9(俯視圖)和圖9A(圖9的AA向視圖)所示。
[0113]在該步驟中，在凹凸區(qū)域上形成了包括第一電極130、電容介質層132和第二電極 134的M頂電容。
[0114]在形成電容之后，需要將襯底100釋放掉，為了避免釋放襯底時對電容的電極的損傷，優(yōu)選地，在形成第一電極130之前，先在凹凸區(qū)域的表面上形成釋放阻擋層120,該釋放阻擋層120為釋放襯底時的刻蝕阻擋層，在本實施例中，該釋放阻擋層為氧化硅，形成在凹凸區(qū)域的表面上，即凹面和凸面的各個表面上，可以通過淀積或熱氧化的方法來形成該釋放阻擋層。
[0115]而后，依次在釋放阻擋層120上形成第一電極130、電容介質層132和第二電極134。 其中，第一電極130和第二電極134可以為金屬材料的電極，例如W、Pt等，電容介質層132為合適的電容介質材料，例如可以為氧化娃、氮化娃或高k介質材料等。
[0116]在一個具體的實施例中，可以通過CVD(化學氣相沉積)的方法進行金屬鎢的淀積， 以金屬鎢作為第一電極130,厚度可以為100nm，而后，淀積氧化硅，以氧化硅作為電容介質材料132，厚度可以為5-10nm，CVD(化學氣相沉積)的方法進行金屬鎢的淀積，以金屬鎢作為第二電極134,厚度可以為800nm，在淀積金屬鎢的第二電極134之后，凹凸區(qū)域的凹面被第二電極填充，而后，可以通過CMP(化學機械研磨)進行平坦化。這樣，就在凹凸區(qū)域上形成了三維的M頂電容。
[0117]接著，在步驟S104,形成與第一電極130和第二電極134分別電連接的第一引線 150、152和第二引線154、156,參考圖10(俯視圖)和圖10A(圖10的AA向視圖)所示。
[0118]可以采用多種方法來形成第一引線150、152和第二引線154、156,當然，可以理解的是，第一引線和第二引線之間是相互絕緣的，根據(jù)不同的需要，可以通過一層或多層的互連線來形成第一引線和第二引線。
[0119]在本實施例中，在凹凸區(qū)域110的邊緣至少部分第一電極130區(qū)域之上未覆蓋第二電極134,可以通過刻蝕去除掉凹凸區(qū)域110的邊緣的部分的第二電極134來實現(xiàn)，參考圖5 所示，這樣，在該未被覆蓋第二電極134的第一電極130區(qū)域之上用來形成第一引線150、 152。在一些實施例中，凹凸區(qū)域為一個，用于形成包含電容的電極單元，在具體的實施中 (圖未示出)，可以通過進一步刻蝕電容介質層，暴露出凹凸區(qū)域的邊緣的第一電極，而后通過淀積金屬材料，例如A1，并進行圖案化，僅保留凹凸區(qū)域的邊緣的第一電極上的金屬材料，從而在第一電極上形成第一引線，而后，覆蓋金屬間介質層，并從第二電極上引出第二電極接觸并在第二電極接觸上形成金屬線，從而形成第二引線。
[0120]在另一些實施例中，凹凸區(qū)域110多個且為陣列排布，用于形成電極陣列，為了增強電極陣列的連接性和柔性，將凹凸區(qū)域之間通過聚合物材料實現(xiàn)連接，聚合物材料例如可以為聚酰亞胺或聚對二甲苯-C等，聚合物材料具有較好的柔性且與人體具有更好的生物兼容性。[0121 ] 具體的，首先，在在凹凸區(qū)域110之間的襯底100中形成開口 136，參考圖10 (俯視圖)和圖10A(圖10的AA向視圖)所示。
[0122]可以通過光刻和等離子體刻蝕技術，在凹凸區(qū)域之間的襯底中刻蝕出開口 136，開口 136將凹凸區(qū)域110分隔成單個的單元。
[0123]而后，以第一聚合物材料層140填充開口 136并覆蓋凹凸區(qū)域110,參考圖11(俯視圖)和圖11A(圖11的AA向視圖)所示。
[0124]形成第一聚合物材料層之前，還可以先通過熱氧化在開口的表面上形成一層氧化物層(圖未示出)，該氧化物層作為后續(xù)釋放襯底時的釋放阻擋層，該釋放阻擋層同前述的刻蝕阻擋層。接著進行第一聚合物材料的涂覆，在一個實施例中，可以先進行一層聚酰亞胺的聚合物材料的涂覆，厚度例如可以為3um，而后進行固化，固化的溫度例如可以為300°C， 這樣，就在開口 136中填充了第一聚合物材料層140同時在凹凸區(qū)域110之上也覆蓋了第一聚合物材料層140。
[0125]更優(yōu)地，在形成第一聚合物材料層140之后，形成第一引線和第二引線，參考圖11 和圖11A所示。
[0126]具體的，首先，進行刻蝕，以在未覆蓋第二電極134的第一電極130之上形成第一電極接觸孔，填充第一電極接觸孔以形成第一電極接觸150并在第一電極接觸150形成第一金屬層152,從而形成第一引線。在一個具體的實施例中，可以通過等離子刻蝕技術在第一電極之上刻蝕出第一電極接觸孔，接著，利用濺射工藝濺射W，在第一電極接觸孔中形成W的第一電極接觸150,并進行刻蝕，保留第一電極接觸上的W，從而形成W的第一金屬層152,從而形成了包括第一電極接觸150和其上的第一金屬層152的第一引線。
[0127]而后，覆蓋第二聚合物材料層142。
[0128]第一引線和第二引線之間的介質材料也采用聚合物材料，可以進一步增加電極單元之間的柔性。在一個具體的實施例中，可以采用同第一聚合物材料層相同的方法來形成第二聚合物材料層。
[0129]進行刻蝕，以形成第二電極接觸孔，填充第二電極接觸孔以形成第二電極接觸 154,并在第二電極接觸154上形成第二金屬層156,從而形成第二引線。
[0130]在一個具體的實施例中，可以通過等離子刻蝕技術在第二電極之上刻蝕出第二電極接觸孔，接著，利用濺射工藝濺射W，在第二電極接觸孔中形成W的第二電極接觸154，并進行刻蝕，保留第二電極接觸154上的W，從而形成W的第二金屬層156,從而形成了包括第二電極接觸154和其上的第二金屬層156的第二引線。
[0131]而后，在第二引線上覆蓋鈍化層144。鈍化層144為絕緣層，更優(yōu)選地，鈍化層采用聚合物材料層形成，可以采用同第一聚合物材料層相同的方法來形成。
[0132]最后，在步驟S105,進行襯底100的釋放，參考圖12(仰視圖)和圖12A(圖12的AA向視圖)所示。
[0133]該步驟是將第一電極背面的襯底100去除。在一個具體的實施例中，可以采用TMAH (四甲基氫氧化銨)溶劑將硅襯底1〇〇腐蝕去除，并停止在二氧化硅132的釋放刻蝕停止層上，而后，可以采用B0E:H20為7:1的溶劑將二氧化硅的釋放刻蝕停止層去除，直到暴露出第一電極132。
[0134]至此，形成了本發(fā)明實施例的神經(jīng)電極結構，以上對本發(fā)明實施例的神經(jīng)電極結構的制造方法進行了詳細的描述。此外，本發(fā)明還提供了利用上述方法形成的神經(jīng)電極結構，參考圖12和圖12 A所示，該神經(jīng)電極結構包括:
[0135]凹凸電容及與凹凸電容的第一電極130和第二電極134分別電連接的第一引線 150、152和第二引線154、156;其中，
[0136]凹凸電容包括:
[0137]由凸面和凹面相間而呈凹凸分布的第一電極130,凸面為凸條或凸臺；
[0138]第一電極130表面上的電容介質層132;
[0139]電容介質層132上的第二電極134。
[0140]進一步地，該凹凸電容可以為多個且在襯底上呈陣列排布，還包括:凹凸電容之間以及之上的第一聚合物材料層140。
[0141]進一步地，在凹凸區(qū)域110的邊緣至少部分第一電極130區(qū)域之上未覆蓋第二電極 134;第一引線包括形成在第一聚合物材料層140中、未被第二電極134覆蓋的第一電極130 上的第一電極接觸150以及第一電極接觸150上的第一金屬層152;
[0142]還包括:覆蓋在第一金屬層152和第一聚合物材料層140上的第二聚合物材料層 142,第二引線包括形成在第一聚合物材料層140和第二聚合物材料層142中的第二電極接觸154以及第二電極接觸154上的第二金屬層156;覆蓋在第二金屬層156和第二聚合物材料層142上的鈍化層144。
[0143]進一步地，第一聚合物材料層104、第二聚合物材料層142和鈍化層144為聚酰亞胺或聚對二甲苯-C。
[0144]本實施例的神經(jīng)電極結構以及制造方法，可以采用常規(guī)的CMOS制造工藝形成柔性的M頂神經(jīng)電極，由于凹凸區(qū)域的凹面和凸面的存在，在凹凸區(qū)域的表面上形成了凹凸的第一電極，在釋放襯底之后，暴露了凹凸的第一電極，從而形成三維的神經(jīng)電極結構，在具體的應用中，在植入人體時，該凹凸的第一電極與人體接觸，具有更大的比表面積，增加了電極的電荷捕獲能力，進而提高電極靈敏度、集成度以及空間分辨率。
[0145]實施例三
[0146]在該實施例的神經(jīng)電極結構中，集成了MIS (Me tal-1nsulator-Semi conductor)電容，且該電容形成在凹凸區(qū)域上，從而形成三維電極，大大增加了神經(jīng)電極的比表面積和電荷捕獲能力，從而提高神經(jīng)電極的靈敏度、空間分辨率和集成度。以下將結合流程圖圖13以及制造過程中的示意圖對本實施例進行詳細的描述。
[0147]在步驟S201，提供襯底，參考圖14 (俯視圖)和圖14A (圖14的AA向視圖)所示。
[0148]在本發(fā)明實施例中，所述襯底200為半導體襯底，例如可以為Si襯底、Ge襯底、 SiGe襯底、S0I(絕緣體上娃，Silicon On Insulator)或G0I(絕緣體上鍺，Germanium On Insulator)等。在其他實施例中，所述半導體襯底還可以為包括其他元素半導體或化合物半導體的襯底，例如GaAs、InP或SiC等，還可以為疊層結構，例如Si/SiGe等，還可以其他外延結構，例如SG0I (絕緣體上鍺硅)等。
[0149]在本實施例中，所述襯底200為硅襯底。
[0150]在步驟S102,在襯底中形成擴散區(qū)230,擴散區(qū)230用于形成電容的第一電極，參考圖14(俯視圖)和圖14A(圖14的AA向視圖)所示。
[0151]擴散區(qū)230為用于形成MIS電容的第一電極的一端，可以理解的是，形成的擴散區(qū) 230的結深要足夠于作為MIS電容的第一電極。
[0152]可以通過離子注入而后進行退火來形成擴散區(qū)。在一個具體的實施例中，在襯底的表面上通過光刻定義出10um*10um的預設區(qū)域，該預設區(qū)域為用于形成電容的區(qū)域，可以在該預設區(qū)域進行離子注入，注入的離子例如可以為P，注入的劑量例如可以為1〇2()-1〇15/ cm2,并進行退火，退火后的結深可以在lum〇
[0153]在步驟S203,刻蝕襯底以在擴散區(qū)230之上形成凹面2101和凸面2102相間的凹凸區(qū)域210,凹凸區(qū)域210下的擴散區(qū)230為電容的第一電極，凸面2102為凸條或凸臺，參考圖 15(俯視圖)和圖15A(圖15的AA向視圖)所示。
[0154]該步驟中，通過襯底200的刻蝕來形成凹凸區(qū)域210,凹凸區(qū)域210的凹面2101為通過刻蝕去除襯底的部分，凸面2102為沒有被刻蝕而保留下來的襯底部分，該凹凸區(qū)域210為用于形成MIS電容的區(qū)域，刻蝕去除的部分的深度應當小于擴散區(qū)的結深，以使得擴散區(qū)仍能作為MIS電容的第一電極。優(yōu)選的，凸面2102可以為凸條，如圖10和圖10A，可以通過刻蝕去除的部分和保留的部分都為條狀來形成凸面2102為凸條的凹凸區(qū)域210。在本實施例的一個具體實施例中，可以通過等離子體刻蝕技術，進行硅襯底的刻蝕，在擴散區(qū)之上刻蝕出 0.5um等間距的溝槽，如圖15和圖15A所示，溝槽的深度可以為0.8um，預設區(qū)域中的溝槽即為凹面，溝槽間保留的襯底即為凸面，從而在預擴散區(qū)上形成了凹面和凸面相間的凹凸區(qū)域。
[0155]凸面2102也可以為凸臺，如圖16所示，此處省略圖16的AA向視圖，AA向視圖同圖 15A，凸臺可以為圓凸臺或方凸臺等，或其他合適的形狀，可以通過刻蝕去除陣列排列的凸臺周圍的襯底，來形成凸面2102為凸臺的凹凸區(qū)域，對于凸臺的形狀可以根據(jù)刻蝕技術來確定，通常地，圓凸臺更容易刻蝕形成。在本實施例的另一個具體實施例中，可以通過等離子體刻蝕技術，進行硅襯底的刻蝕，在擴散區(qū)之上刻蝕出直徑為〇.5um圓凸臺，凸臺間隔為 0.5un，凸臺的高度為0.8um，預設區(qū)域中的凸臺即為凸面，凸臺周圍被刻蝕掉的部分即為凹面，從而在預設區(qū)域中形成了凹面和凸面相間的凹凸區(qū)域。
[0156]該凹凸區(qū)域用于形成電容，由于凹凸區(qū)域210中具有凹面2101和凸面2102,他們都具有三維的表面，在該區(qū)域形成電容時，各個表面之上都將形成電容，從而可以形成三維電容，增加比表面積。
[0157]根據(jù)不同的需求，可以該凹凸區(qū)域210可以為一個或多個，一個凹凸區(qū)域可以用于形成單個的神經(jīng)電極單元，多個的凹凸區(qū)域210可以呈陣列排布，用于形成神經(jīng)電極陣列， 對于呈陣列排布的凹凸區(qū)域，各凹凸區(qū)域的邊緣部分保留襯底，用于各神經(jīng)電極之間的連接以及電容的引線的布設。
[0158]在步驟S204,在凹凸區(qū)域210的表面上形成電容介質層232,以及在電容介質層232 上形成凹凸的第二電極234,參考圖17(俯視圖)和圖17A(圖17的AA向視圖)所示。
[0159]凹凸區(qū)域210中具有凹面2101和凸面2102,凹凸區(qū)域的表面是凹面和凸面的各個表面，為三維的表面，在該凹凸表面上依次形成電容介質層232和第二電極234,第二電極 234為薄層，其并不填充凹凸區(qū)域的凹面，因此，在凹凸區(qū)域之上形成了凹凸的第二電極，從而，可以形成具有凹凸表面的MIS的電容，其為三維電容，增加比表面積。其中，第二電極可以為金屬材料的電極，例如W、Pt等，電容介質層為合適的電容介質材料，例如可以為氧化娃、氮化娃或高k介質材料等。
[0160]在一個具體的實施例中，可以通過熱氧化工藝，在凹凸區(qū)域210的表面上生長出氧化娃的電容介質層232,厚度可以為5-10nm，而后，通過CVD同一在電容介質層232上淀積金屬鎢的第二電極234,厚度可以為20-100nm。這樣，就形成凹凸相間的三維的MIS電容。
[0161]在一些具體的實施例中，凹凸區(qū)域210可以僅為一個(圖未示出)，可以通過沉積、 濺射或電鍍等方法在凹凸區(qū)域的電容介質層232上形成第二電極13,從而在該凹凸區(qū)域上形成一個神經(jīng)電極單元。
[0162]在另一些具體的實施例中，凹凸區(qū)域210為多個且呈陣列排布，過可以通過沉積、 濺射或電鍍等方法在電容介質層232上形成第二電極234,參考圖17和圖17A所示，而后，通過刻蝕將凹凸區(qū)域210之間的第二電極234和電容介質層232去除，暴露出擴散區(qū)230,參考圖18(俯視圖)和圖18A(圖18的AA向視圖)所示，從而形成多個獨立的神經(jīng)電極陣列。
[0163]在步驟S205,形成與擴散區(qū)230和第二電極234分別電連接的第一引線250和第二弓丨線252,參考圖19(俯視圖)和圖19A(圖19的AA向視圖)所示。
[0164]可以采用多種方法來形成第一引線和第二引線，當然，可以理解的是，第一引線和第二引線之間是相互絕緣的，根據(jù)不同的需要，可以通過一層或多層的互連線來形成第一引線和第二引線。
[0165]在本實施例中，在凹凸區(qū)域210的邊緣至少部分擴散區(qū)230之上未覆蓋第二電極 234，可以通過刻蝕去除掉凹凸區(qū)域210的邊緣的部分的第二電極2 34來實現(xiàn)，參考圖18和圖 18A所示。
[0166]如圖19和圖19A所示，在該未被覆蓋第二電極234的擴散區(qū)230之上用來形成第一引線250,而后，形成層間介質層240,而后，在層間介質層240上形成與第二電極234電連接的第二引線252，并進行鈍化工藝，形成鈍化層242。
[0167]至此，形成了本發(fā)明實施例的神經(jīng)電極結構，以上對本發(fā)明實施例的神經(jīng)電極結構的制造方法進行了詳細的描述。此外，本發(fā)明還提供了利用上述方法形成的神經(jīng)電極結構，參考圖19和圖19 A所示，該神經(jīng)電極結構包括:
[0168]襯底200、襯底200上的凹凸電容及與凹凸電容的第一電極和第二電極234分別電連接的第一引線250和第二引線252;其中，
[0169]凹凸電容包括:
[0170]襯底200中的擴散區(qū)230,擴散區(qū)230為電容的第一電極；
[0171]擴散區(qū)230之上的由凹面和凸面相間形成的凹凸區(qū)域210,凸面為凸條或凸臺；
[0172]凹凸區(qū)域210的表面上的電容介質層232;
[0173]電容介質層232上凹凸的第二電極234。
[0174]進一步地，凹凸區(qū)域和凹凸的第二電極呈陣列排布。
[0175]本實施例的神經(jīng)電極結構以及制造方法，可以采用常規(guī)的CMOS制造工藝形成MIS 神經(jīng)電極，由于凹凸區(qū)域的凹面和凸面的存在，在凹凸區(qū)域之上形成了凹凸的第二電極，從而形成了三維的神經(jīng)電極結構，在具體的應用中，在植入人體時，該凹凸的第二電極與人體接觸，具有更大的比表面積，增加了電極的電荷捕獲能力，進而提高電極靈敏度、集成度以及空間分辨率。[〇176]以上所述僅是本發(fā)明的優(yōu)選實施方式，雖然本發(fā)明已以較佳實施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領域的技術人員，在不脫離本發(fā)明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發(fā)明技術方案做出許多可能的變動和修飾， 或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術方案的內容，依據(jù)本發(fā)明的技術實質對以上實施例所做的任何的簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術方案保護的范圍內。
【主權項】
1.一種神經(jīng)電極結構的制造方法，其特征在于，包括:提供襯底；刻蝕襯底以形成凹面和凸面相間的凹凸區(qū)域，凸面為凸條或凸臺；在凹凸區(qū)域的表面上形成絕緣層；在絕緣層的表面上形成凹凸的第一電極。2.根據(jù)權利要求1所述的制造方法，其特征在于，凹凸區(qū)域為多個且在襯底上呈陣列排 布。3.—種神經(jīng)電極結構的制造方法，其特征在于，包括:提供襯底；刻蝕襯底以形成凹面和凸面相間的凹凸區(qū)域，凸面為凸條或凸臺；在凹凸區(qū)域的表面上形成凹凸的第一電極，在第一電極上形成電容介質層，在電容介 質層上形成第二電極；形成與第一電極和第二電極分別電連接的第一引線和第二引線；釋放襯底。4.根據(jù)權利要求3所述的制造方法，其特征在于，凹凸區(qū)域為多個并在襯底上呈陣列排 布，在形成第二電極之后、第一引線和第二引線之前還包括:在凹凸區(qū)域之間的襯底中形成開口；以第一聚合物材料層填充開口并覆蓋凹凸區(qū)域。5.根據(jù)權利要求4所述的制造方法，其特征在于，在凹凸區(qū)域的邊緣至少部分第一電極 區(qū)域之上未覆蓋第二電極；形成與擴散區(qū)和第二電極分別電連接的第一引線和第二引線的步驟包括:進行刻蝕，以在未覆蓋第二電極的第一電極之上形成第一電極接觸孔；填充第一電極接觸孔并在第一電極接觸孔上形成第一金屬層，從而形成第一引線；覆蓋第二聚合物材料層；進行刻蝕，以形成第二電極接觸孔；填充第二電極接觸孔并在第二電極接觸孔上形成第二金屬層，從而形成第二引線； 在第二引線上覆蓋鈍化層。6.根據(jù)權利要求5所述的制造方法，其特征在于，所述第一聚合物材料層、第二聚合物 材料層和鈍化層為聚酰亞胺或聚對二甲苯-C。7.根據(jù)權利要求3-6中任一項所述的制造方法，其特征在于，在形成凹凸區(qū)域之后、形 成第一電極之前還包括:在凹凸區(qū)域的表面上形成釋放阻擋層；在釋放襯底之后，還包括:去除刻蝕阻擋層。8.—種神經(jīng)電極結構的制造方法，其特征在于，包括:提供襯底；在襯底中形成擴散區(qū)，擴散區(qū)用于形成電容的第一電極；刻蝕襯底以在擴散區(qū)之上形成凹面和凸面相間的凹凸區(qū)域，凸面為凸條或凸臺；在凹凸區(qū)域的表面上形成電容介質層，以及在電容介質層上形成凹凸的第二電極； 形成與擴散區(qū)和第二電極分別電連接的第一引線和第二引線。9.根據(jù)權利要求8所述的制造方法，其特征在于，凹凸區(qū)域為多個且在襯底上呈陣列排 布。10.—種神經(jīng)電極結構，其特征在于，包括:襯底；襯底上的凹面和凸面相間的凹凸區(qū)域，凸面為凸條或凸臺；凹凸區(qū)域的表面上的絕緣層；絕緣層的表面上的凹凸的第一電極。11.根據(jù)權利要求10所述的神經(jīng)電極結構，其特征在于，凹凸區(qū)域和凹凸的第一電極呈 陣列排布。12.—種神經(jīng)電極結構，其特征在于，包括:凹凸電容及與凹凸電容的第一電極和第二 電極分別電連接的第一引線和第二引線;其中，凹凸電容包括:由凸面和凹面相間而呈凹凸分布的第一電極，凸面為凸條或凸臺；第一電極表面上的電容介質層；電容介質層上的第二電極。13.根據(jù)權利要求12所述的電極結構，其特征在于，凹凸電容為多個且在襯底上呈陣列 排布，還包括:凹凸電容之間以及之上的第一聚合物材料層。14.根據(jù)權利要求13所述的電極結構，其特征在于，在凹凸區(qū)域的邊緣至少部分第一電 極區(qū)域之上未覆蓋第二電極;第一引線包括形成在第一聚合物材料層中、未被第二電極覆 蓋的第一電極上的第一電極接觸以及第一電極接觸上的第一金屬層；還包括:覆蓋在第一金屬層和第一聚合物材料層上的第二聚合物材料層，第二引線包 括形成在第一聚合物材料層和第二聚合物材料層中的第二電極接觸以及第二電極接觸上 的第二金屬層;覆蓋在第二金屬層和第二聚合物材料層上的鈍化層。15.根據(jù)權利要求14所述的神經(jīng)電極結構，其特征在于，第一聚合物材料層、第二聚合 物材料層和鈍化層為聚酰亞胺或聚對二甲苯-C。16.—種神經(jīng)電極結構，其特征在于，包括襯底、襯底上的凹凸電容及與凹凸電容的第 一電極和第二電極分別電連接的第一引線和第二引線;其中，凹凸電容包括:襯底中的擴散區(qū)，擴散區(qū)為電容的第一電極；擴散區(qū)之上的由凹面和凸面相間形成的凹凸區(qū)域，凸面為凸條或凸臺；凹凸區(qū)域的表面上的電容介質層；電容介質層上凹凸的第二電極。17.根據(jù)權利要求16所述的神經(jīng)電極結構，其特征在于，凹凸區(qū)域和凹凸的第二電極呈 陣列排布。
【文檔編號】A61N1/05GK105963857SQ201610362314
【公開日】2016年9月28日
【申請日】2016年5月26日
【發(fā)明人】李俊杰, 趙超, 楊濤, 李洪革
【申請人】中國科學院微電子研究所