本申請涉及半導體制造，尤其涉及一種opc修正方法、半導體設備及半導體產(chǎn)品。

背景技術：

1、在半導體領域中，55nm?hv（high?voltage，高壓）平臺指的是采用55納米工藝的高壓技術平臺。在55nm?hv平臺中via（芯片中用于連接不同金屬層的垂直導電通道）的cd（critical?dimension，關鍵尺寸）和pitch（即兩個相鄰單元中心之間的距離）設計尺寸分別為90nm和180nm，已經(jīng)逼近干式光刻機的工藝極限。

2、在實際應用中，發(fā)明人發(fā)現(xiàn)由于平臺的成像對比度較低，從而在顯影后via（即通孔）的圓整程度較低，相鄰的兩個通孔之間容易出現(xiàn)朝向另一通孔的尖角，經(jīng)過刻蝕后該尖角進一步擴大，進而導致相鄰的兩個通孔之間容易出現(xiàn)短路情況。若是通孔位于晶圓邊緣，其會導致工藝窗口收窄，進一步導致制造過程中工藝控制的難度增大。

技術實現(xiàn)思路

1、本申請?zhí)峁┝艘环Nopc修正方法、，解決了相關技術中通孔圓整程度低而在顯影刻蝕后容易出現(xiàn)短路的問題，本方案能夠提升成像對比度以提升成像質(zhì)量，使得顯影刻蝕后的通孔之間的間距增加，并減小了出現(xiàn)尖角的概率，降低了金屬線發(fā)生短路的風險。

2、第一方面，本申請?zhí)峁┝艘环Nopc修正方法，其包括：

3、確定若干個對應通孔的第一目標圖形；

4、基于預設修改方向，修改第一目標圖形的形狀，以得到第二目標圖形，第二目標圖形的面積和第一目標圖形的面積相等；

5、根據(jù)預設的opc算法，對各第二目標圖形進行補償修正，以獲取修正后圖形；

6、基于通過修正后圖形制備的掩模版顯影刻蝕后的通孔，確定對應于修正后圖形的通孔是否滿足預設間距；

7、在對應于修正后圖形的通孔滿足預設間距的情況下，確定第二目標圖形作為對應通孔的圖形。

8、第二方面，本申請還提供了一種半導體設備，其包括：

9、一個或多個處理器；

10、存儲裝置，用于存儲一個或多個程序，當一個或多個程序被一個或多個處理器執(zhí)行，使得一個或多個處理器實現(xiàn)如上述第一方面提供的opc修正方法。

11、第三方面，本申請還提供了一種半導體產(chǎn)品，該半導體產(chǎn)品基于由上述第一方面提供的opc修正方法確定的圖形制作得到的掩模版生成。

12、本申請方案通過對通孔版圖設計的修正，從而調(diào)整對應通孔的目標圖形，提升了成像對比度，從而提升成像質(zhì)量，并且還使得顯影刻蝕后的通孔之間的間距增加，減小了出現(xiàn)尖角的概率，降低了金屬線發(fā)生短路的風險。而且由于通孔之間的間距增加，可進一步擴大工藝窗口，有助于提升平臺的競爭力。

技術特征：

1.一種opc修正方法，其特征在于，包括：

2.根據(jù)權利要求1所述的opc修正方法，其特征在于，所述基于預設修改方向，修改所述第一目標圖形的形狀，以得到第二目標圖形，包括：

3.根據(jù)權利要求2所述的opc修正方法，其特征在于，所述預設壓縮比例大于0%且小于或等于10%。

4.根據(jù)權利要求1所述的opc修正方法，其特征在于，基于通過所述修正后圖形制備的掩模版顯影刻蝕后的通孔，確定對應于所述修正后圖形的通孔是否滿足預設間距，包括：

5.根據(jù)權利要求1-4任一項所述的opc修正方法，其特征在于，所述方法還包括：

6.根據(jù)權利要求5所述的opc修正方法，其特征在于，所述根據(jù)所述金屬線間距和所述最小距離，在所述預設修改方向上重新修改所述第一目標圖形的形狀，以獲取新的第二目標圖形，包括：

7.根據(jù)權利要求6所述的opc修正方法，其特征在于，所述基于所述金屬線間距和所述最小距離之間的差值，重新確定所述第一目標圖形在第一目標方向上的單邊壓縮量和第二目標方向上的單邊延伸量，包括：

8.根據(jù)權利要求6或7所述的opc修正方法，其特征在于，所述方法還包括：

9.一種半導體設備，其特征在于，包括：

10.一種半導體產(chǎn)品，其特征在于，所述半導體產(chǎn)品基于由權利要求1-8任一項所述的opc修正方法確定的圖形制作得到的掩模版生成。

技術總結(jié)
本申請?zhí)峁┝艘环NOPC修正方法、半導體設備及半導體產(chǎn)品，涉及半導體制造技術領域，解決了相關技術中通孔圓整程度低而在顯影刻蝕后容易出現(xiàn)短路的問題，本申請方案通過對通孔版圖設計的修正，從而調(diào)整對應通孔的目標圖形，提升了成像對比度，從而提升成像質(zhì)量，并且還使得顯影刻蝕后的通孔之間的間距增加，減小了出現(xiàn)尖角的概率，降低了金屬線發(fā)生短路的風險。而且由于通孔之間的間距增加，可進一步擴大工藝窗口，有助于提升平臺的競爭力。

技術研發(fā)人員：曾輝,劉志成,李貴琦,石方毅,李月,周卓弘,姜曉晴,張淼華
受保護的技術使用者：粵芯半導體技術股份有限公司
技術研發(fā)日：
技術公布日：2025/5/15