本發(fā)明涉及通信測(cè)試領(lǐng)域，特別涉及一種芯片的虛焊測(cè)試裝置及測(cè)試方法。

背景技術(shù)：

在現(xiàn)有的工廠模塊貼片比如芯片的生產(chǎn)中，對(duì)于芯片焊接狀況的檢測(cè)，基本沒有明確的測(cè)試方法。由于芯片管腳眾多，傳統(tǒng)測(cè)試模塊的方法是采用功能測(cè)試。先針對(duì)模塊進(jìn)行外設(shè)功能(如指南針，重力傳感器等)軟件開發(fā)，由人工來判斷，判斷功能是否正常。從而判斷模塊焊接是否正常。此方案有幾點(diǎn)缺點(diǎn)：1)開發(fā)外設(shè)功能，需要增加時(shí)間成本；2)相應(yīng)功能是否正常，需要人工來判斷，效率不會(huì)太高，可靠性也不好；3)智能模塊的管腳眾多，功能復(fù)雜，傳統(tǒng)采用人工來測(cè)試功能的方法會(huì)有誤測(cè)、漏測(cè)的情況發(fā)生，導(dǎo)致出廠時(shí)會(huì)存在不合格的現(xiàn)象，產(chǎn)品的品質(zhì)存在嚴(yán)重的缺陷。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明要解決的技術(shù)問題是為了克服現(xiàn)有技術(shù)中對(duì)于芯片的焊接狀況的檢測(cè)采用開發(fā)的外設(shè)功能進(jìn)行檢測(cè)以及通過人工判斷導(dǎo)致檢測(cè)效率低和成本高的缺陷，提供了一種芯片的焊接測(cè)試裝置及測(cè)試方法。

一種芯片的虛焊測(cè)試裝置，包括MCU(Microcontroller Unit，微控制單元)、計(jì)算機(jī)、保護(hù)電路和測(cè)試槽，所述芯片安裝于測(cè)試槽內(nèi)；

所述保護(hù)電路用于檢測(cè)所述芯片是否正確安裝于所述測(cè)試槽內(nèi)；

所述MCU用于在所述保護(hù)電路檢測(cè)到所述芯片正確安裝于所述測(cè)試槽時(shí)，對(duì)所述芯片的引腳進(jìn)行檢測(cè)，并將檢測(cè)結(jié)果發(fā)送至所述計(jì)算機(jī)。

較佳地，所述芯片包括GPIO(General Purpose Input Output，通用輸入/輸出)引腳、LDO(low dropout regulator，低壓差線性穩(wěn)壓器)引腳和ADC(Analog-to-Digital Converter，模數(shù)轉(zhuǎn)換器)引腳；

所述MCU用于依次對(duì)所述GPIO引腳、LDO引腳和ADC引腳進(jìn)行檢測(cè)。

較佳地，所述芯片包括多個(gè)GPIO引腳；

所述MCU用于在檢測(cè)到當(dāng)前GPIO引腳為高電平時(shí)進(jìn)行對(duì)下一GPIO引腳或LDO引腳的檢測(cè)。

較佳地，所述虛焊測(cè)試裝置還包括多路模擬開關(guān)，所述芯片包括多個(gè)LDO引腳，所述多個(gè)LDO引腳通過所述多路模擬開關(guān)與所述MCU的ADC引腳電連接；

所述多路模擬開關(guān)用于通過切換以將多個(gè)所述LDO引腳依次與所述MCU的ADC引腳連通。

較佳地，所述虛焊測(cè)試裝置還包括第一電阻與第二電阻，所述第一電阻串聯(lián)于所述多路模擬開關(guān)與所述MCU的ADC引腳之間，所述第二電阻的一端與所述MCU的ADC引腳和所述第一電阻的連接端電連接，所述第二電阻的另一端與所述接地端電連接。

較佳地，所述虛焊測(cè)試裝置還包括第一供電端、第三電阻和第四電阻，所述第一供電端、所述第三電阻、所述第四電阻、接地端依次串聯(lián)；

所述芯片的ADC引腳與所述第三電阻和所述第四電阻的連接端電連接。

較佳地，所述虛焊測(cè)試裝置包括第五電阻和第六電阻，所述第五電阻的第一引腳、所述第六電阻的第一引腳分別與第二供電端電連接，所述第五電阻的第二引腳、所述第六電阻的第二引腳分別與所述MCU電連接；

所述測(cè)試槽上設(shè)有第一金屬頂針與第二金屬頂針，所述第五電阻的第二引腳還與所述第一金屬頂針連接，所述第六電阻的第二引腳與所述第二金屬頂針連接。

較佳地，所述保護(hù)電路包括三極管、第七電阻、第八電阻、第一電容和MOS管，所述三極管的基電極與所述MCU的使能引腳電連接，所述三極管的發(fā)射極與接地端連接，所述三極管的集電極與所述第七電阻的第一引腳連接，所述第七電阻的第二引腳與所述MOS(Metal Oxide Semiconductor，金屬氧化物半導(dǎo)體)管的柵極電連接，所述MOS管的漏極與第二供電端電連接，所述MOS管的源極與所述測(cè)試槽的電源引腳電連接，所述第八電阻的第一引腳與所述MOS管的漏極電連接，所述第八電阻的第二引腳與所述三極管的集電極電連接，所述第一電容的第一引腳與所述三極管的集電極電連接，所述第一電容的第二引腳與所述MOS管的柵極電連接。

較佳地，所述保護(hù)電路還包括第二電容和第三電容，所述第二電容的第一引腳、所述第三電容的第一引腳均與所述第二供電端電連接，所述第二電容的第二引腳、所述第三電容的第二引腳均與接地端電連接。

較佳地，當(dāng)所述芯片正確安裝于所述測(cè)試槽內(nèi)時(shí)，所述第一金屬頂針與所述芯片的第一接地引腳電連接，所述第二金屬頂針與所述芯片的第二接地引腳電連接，所述測(cè)試槽的電源引腳與所述芯片的電源引腳電連接。

一種芯片的虛焊測(cè)試方法，采用所述的虛焊測(cè)試裝置實(shí)現(xiàn)，所述方法包括以下步驟：

S1、所述保護(hù)電路檢測(cè)所述芯片是否處于正確安裝于所述測(cè)試槽內(nèi)，若是，進(jìn)入S2，若否，則結(jié)束；

S2、所述MCU對(duì)所述芯片的引腳進(jìn)行檢測(cè)，并將檢測(cè)結(jié)果發(fā)送至所述計(jì)算機(jī)。

較佳地，所述芯片包括GPIO引腳、LDO引腳和ADC引腳；

在步驟S2中，所述MCU依次對(duì)所述GPIO引腳、LDO引腳和ADC引腳進(jìn)行檢測(cè)。

較佳地，所述芯片包括多個(gè)GPIO引腳；

在步驟S2中，所述MCU在檢測(cè)到當(dāng)前GPIO引腳為高電平時(shí)進(jìn)行對(duì)下一GPIO引腳或LDO引腳的檢測(cè)。

在符合本領(lǐng)域常識(shí)的基礎(chǔ)上，上述各優(yōu)選條件，可任意組合，即得本發(fā)明各較佳實(shí)例。

本發(fā)明的積極進(jìn)步效果在于：本發(fā)明的芯片的虛焊測(cè)試裝置及測(cè)試方法可以實(shí)現(xiàn)對(duì)芯片焊接狀態(tài)的自動(dòng)檢測(cè)，無需開發(fā)外設(shè)功能，節(jié)約了成本，提高了虛焊測(cè)試效率和芯片的合格率。

附圖說明

圖1為本發(fā)明一較佳實(shí)施例的虛焊測(cè)試裝置與芯片的連接結(jié)構(gòu)示意圖。

圖2為本發(fā)明一較佳實(shí)施例的虛焊測(cè)試裝置的保護(hù)電路與芯片和MCU的電連接結(jié)構(gòu)示意圖。

圖3為本發(fā)明一較佳實(shí)施例的芯片的虛焊測(cè)試方法的流程圖。

具體實(shí)施方式

下面通過實(shí)施例的方式進(jìn)一步說明本發(fā)明，但并不因此將本發(fā)明限制在所述的實(shí)施例范圍之中。

如圖1和圖2所示，一種芯片的虛焊測(cè)試裝置，包括MCU 1、計(jì)算機(jī)2、保護(hù)電路3和測(cè)試槽7，所述芯片6安裝于所述測(cè)試槽7內(nèi)，所述保護(hù)電路3用于檢測(cè)所述芯片6是否正確安裝于所述測(cè)試槽7內(nèi)，所述MCU用于在所述保護(hù)電路3檢測(cè)到所述芯片6正確安裝于所述測(cè)試槽7時(shí)，對(duì)所述芯片6的引腳進(jìn)行檢測(cè)，并將檢測(cè)結(jié)果發(fā)送至所述計(jì)算機(jī)2。所述芯片6、所述MCU均通過異步串行通訊口與所述計(jì)算機(jī)2連接通信。

所述芯片6包括多個(gè)GPIO引腳、多個(gè)LDO引腳和ADC引腳，所述MCU用于依次對(duì)所述GPIO引腳、LDO引腳和ADC引腳進(jìn)行檢測(cè)。當(dāng)對(duì)多個(gè)GPIO引腳進(jìn)行依次檢測(cè)時(shí)，所述MCU用于在檢測(cè)到當(dāng)前GPIO引腳為高電平時(shí)進(jìn)行對(duì)下一GPIO引腳或LDO引腳的檢測(cè)。

當(dāng)所述當(dāng)前GPIO引腳不是最后一個(gè)GPIO引腳時(shí)，所述MCU在檢測(cè)到所述當(dāng)前GPIO引腳為高電平時(shí)在下一次檢測(cè)時(shí)對(duì)下一GPIO引腳進(jìn)行檢測(cè)；當(dāng)所述當(dāng)前GPIO引腳為最后一個(gè)GPIO引腳時(shí)，所述MCU在檢測(cè)到所述當(dāng)前GPIO引腳為高電平時(shí)，在下一次檢測(cè)時(shí)對(duì)LDO引腳進(jìn)行檢測(cè)。

該虛焊測(cè)試裝置還包括多路模擬開關(guān)4、第一電阻401、第二電阻402，所述多個(gè)LDO引腳通過所述多路模擬開關(guān)4與所述MCU的ADC引腳電連接。所述第一電阻401串聯(lián)于所述多路模擬開關(guān)4與所述MCU的ADC引腳之間，所述第二電阻402的一端與所述MCU的ADC引腳和所述第一電阻401的連接端電連接，所述第二電阻402的另一端與所述接地端403電連接。所述多路模擬開關(guān)4用于通過切換以將多個(gè)所述LDO引腳依次與所述MCU的ADC引腳連通，所述MCU用于依次采集和檢測(cè)每一所述LDO引腳的電壓。

所述虛焊測(cè)試裝置還包括第一供電端501、第三電阻502和第四電阻503，所述第一供電端501、所述第三電阻502、所述第四電阻503、接地端403依次串聯(lián)，所述芯片6的ADC引腳與所述第三電阻502和所述第四電阻503的連接端電連接，這樣可以檢測(cè)所述芯片6的ADC引腳的電壓進(jìn)而確認(rèn)所述芯片6的ADC引腳所在的電路是否導(dǎo)通。

在對(duì)芯片6的GPIO引腳、LDO引腳和ADC引腳進(jìn)行檢測(cè)之前，需要通過保護(hù)電路3檢測(cè)所述芯片6是否正確安裝于測(cè)試槽7內(nèi)，具體實(shí)施方式如下：

所述虛焊測(cè)試裝置包括第五電阻703和第六電阻704，所述第五電阻703的第一引腳、所述第六電阻704的第一引腳分別與第二供電端705電連接，所述第五電阻703的第二引腳、所述第六電阻704的第二引腳分別與所述MCU電連接。

所述測(cè)試槽上設(shè)有第一金屬頂針701與第二金屬頂針702，所述第五電阻703的第二引腳還與所述第一金屬頂針701連接，所述第六電阻704的第二引腳與所述第二金屬頂針702連接。

所述保護(hù)電路3包括三極管301、第七電阻302、第八電阻303、第一電容304、MOS管305、第二電容306和第三電容307。所述三極管301的基電極與所述MCU的使能引腳電連接，所述三極管301的發(fā)射極與接地端403連接，所述三極管301的集電極與所述第七電阻302的第一引腳連接，所述第七電阻302的第二引腳與所述MOS管305的柵極電連接，所述MOS管305的漏極與第二供電端705電連接，所述MOS管305的源極與所述測(cè)試槽的電源引腳電連接，所述第八電阻303的第一引腳與所述MOS管305的漏極電連接，所述第八電阻303的第二引腳與所述三極管301的集電極電連接，所述第一電容304的第一引腳與所述三極管301的集電極電連接，所述第一電容304的第二引腳與所述MOS管305的柵極電連接。所述第二電容306的第一引腳、所述第三電容307的第一引腳均與所述第二供電端705電連接，所述第二電容306的第二引腳、所述第三電容307的第二引腳均與接地端403電連接。

當(dāng)所述芯片6正確安裝于所述測(cè)試槽內(nèi)時(shí)，所述第一金屬頂針701與所述芯片6的第一接地引腳電連接，所述第二金屬頂針702與所述芯片6的第二接地引腳電連接，即所述MCU的與第一金屬針701和第二金屬針702電連接的兩個(gè)引腳均為接地，為低電平，MCU觸發(fā)使使能引腳輸出高電平，即A點(diǎn)為高電平。當(dāng)A點(diǎn)為高電平時(shí)，三極管301導(dǎo)通，并且第二供電端接電源，使B點(diǎn)為低電平，即MOS管的柵極為低電平，該MOS管為P溝通增強(qiáng)型MOS管，使該MOS管導(dǎo)通，通過第二供電端705對(duì)測(cè)試槽7的電源引腳供電，由于芯片6正確安裝于所述測(cè)試槽7內(nèi)，芯片6的電源引腳與所述測(cè)試槽7的電源引腳通過金屬頂針電連接，實(shí)現(xiàn)對(duì)芯片6的供電。

當(dāng)所述芯片沒有正確安裝于所述測(cè)試槽內(nèi)時(shí)，所述MCU的與第一金屬頂針701和第二金屬頂針702電連接的兩個(gè)引腳懸空，為高電平，此時(shí)MCU的使能引腳為低電平，即A點(diǎn)為高電平，三極管301截止，B點(diǎn)為高電平，即MOS管305的柵極為高電平，該MOS管為P溝通增強(qiáng)型MOS管，該MOS管的漏極和源極為開路，此時(shí)，測(cè)試槽7的電源引腳無電壓，即使芯片錯(cuò)誤安裝于所述測(cè)試槽內(nèi)，測(cè)試槽7的電源引腳也不會(huì)造成對(duì)芯片的其他功能性引腳造成高壓沖擊導(dǎo)致芯片損壞的風(fēng)險(xiǎn)。

此外，當(dāng)芯片正確安裝于測(cè)試槽內(nèi)時(shí)，所述第一金屬頂針與所述芯片的第一接地引腳電連接，所述第二金屬頂針與所述芯片的第二接地引腳電連接；當(dāng)芯片沒有正確安裝于測(cè)試槽內(nèi)時(shí)，第一金屬頂針與所述芯片的第一接地引腳無電連接或者第二金屬頂針與所述芯片的第二接地引腳無電連接，保證了芯片正確安裝時(shí)電路連接的唯一性。

綜上所述，通過保護(hù)電路3實(shí)現(xiàn)對(duì)所述芯片是否正確安裝于所述測(cè)試槽7進(jìn)行檢測(cè)，并且在正確安裝之后才能對(duì)芯片6上電并進(jìn)行后續(xù)的引腳測(cè)試，提高了測(cè)試的安全性以及避免了芯片因沒有正確安裝導(dǎo)致的損壞。

當(dāng)保護(hù)電路3檢測(cè)到所述芯片6正確安裝于測(cè)試槽7內(nèi)，且所述MCU在所述芯片6正確安裝于所述測(cè)試槽7內(nèi)時(shí)生成正確安裝信息并發(fā)送給計(jì)算機(jī)，同時(shí)，計(jì)算機(jī)在收到所述正確安裝信息后控制MCU實(shí)現(xiàn)對(duì)芯片的引腳的檢測(cè)，通過MCU對(duì)芯片的引腳的電壓值或者電平狀態(tài)，從而判斷芯片是否存在虛焊，實(shí)現(xiàn)了對(duì)芯片是否存在虛焊的自動(dòng)檢測(cè)，節(jié)約了成本，提高了芯片的測(cè)試效率和良品率，可靠性較高。

如圖3所示，一種芯片的虛焊測(cè)試方法，采用上述虛焊測(cè)試裝置實(shí)現(xiàn)，包括以下步驟：

步驟101、所述保護(hù)電路檢測(cè)所述芯片是否處于正確安裝于所述測(cè)試槽內(nèi)，若是，進(jìn)入步驟102，若否，則結(jié)束。

步驟102、所述MCU對(duì)所述芯片的引腳進(jìn)行檢測(cè)，并將檢測(cè)結(jié)果發(fā)送至所述計(jì)算機(jī)。

所述芯片包括GPIO引腳、LDO引腳和ADC引腳。所述MCU依次對(duì)所述GPIO引腳、LDO引腳和ADC引腳進(jìn)行檢測(cè)。所述芯片包括多個(gè)GPIO引腳，所述MCU在檢測(cè)到當(dāng)前GPIO引腳為高電平時(shí)，即該當(dāng)前引腳所處的該條電路無虛焊，則繼續(xù)進(jìn)行對(duì)下一GPIO引腳或LDO引腳的檢測(cè)，這樣可以實(shí)現(xiàn)對(duì)芯片的虛焊的自動(dòng)檢測(cè)，提高了檢測(cè)效率，無需開發(fā)外設(shè)功能和程序，節(jié)約了成本。

雖然以上描述了本發(fā)明的具體實(shí)施方式，但是本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，這些僅是舉例說明，本發(fā)明的保護(hù)范圍是由所附權(quán)利要求書限定的。本領(lǐng)域的技術(shù)人員在不背離本發(fā)明的原理和實(shí)質(zhì)的前提下，可以對(duì)這些實(shí)施方式做出多種變更或修改，但這些變更和修改均落入本發(fā)明的保護(hù)范圍。