本公開涉及數(shù)字集成電路設(shè)計(jì)，尤其涉及一種模擬前端數(shù)據(jù)接口和基于risc-v指令集的處理器、電子設(shè)備。

背景技術(shù)：

1、模擬前端(afe，active?front?end)是集成電路系統(tǒng)中的關(guān)鍵組件，用于處理從傳感器，射頻模塊或其他模擬信號(hào)源接收到的模擬信號(hào)。afe的主要功能包括信號(hào)放大、模數(shù)轉(zhuǎn)換(adc，analog?to?digital?converter)和數(shù)模轉(zhuǎn)換(dac，digital?to?analogconverter)等，廣泛應(yīng)用于醫(yī)療設(shè)備檢測(cè)，工業(yè)傳感器信號(hào)處理，通信設(shè)備信號(hào)處理等領(lǐng)域。afe數(shù)據(jù)接口等外圍設(shè)備需要集成在處理器核上，處理器依據(jù)通信協(xié)議進(jìn)行配置硬件接口，通過總線系統(tǒng)、中端和直接內(nèi)存訪問(dma，direct?memory?access)等方式管理和控制各類外設(shè)。

2、amba(advanced?microcontroller?bus?architecture)是arm公司開發(fā)的一套開放標(biāo)準(zhǔn)總線架構(gòu)，旨在為片上系統(tǒng)(soc,system?on?chip)設(shè)計(jì)提供高效的通信機(jī)制。ahb(advanced?high-performance?bus)總線主要針對(duì)高速高效率的模塊設(shè)計(jì)，常用于連接微處理器、內(nèi)存和dma等模塊。apb(advanced?peripheral?bus)總線主要針對(duì)外設(shè)相對(duì)低速低帶寬的模塊設(shè)計(jì)，控制邏輯簡(jiǎn)單，常用于連接外圍設(shè)備。ahb總線和apb總線通過ahb-apb橋連接。ahb-apb橋是amba總線架構(gòu)的橋接器，實(shí)現(xiàn)ahb總線協(xié)議到apb總線協(xié)議的轉(zhuǎn)換。

3、通常情況下，afe通過spi、i2c等通信總線與處理器進(jìn)行通信連接，在處理器采用amba總線架構(gòu)時(shí)，則需要將spi、i2c等通信總線掛載在apb總線上來實(shí)現(xiàn)與處理器的通信。針對(duì)于低功耗嵌入式領(lǐng)域，afe在實(shí)現(xiàn)與處理器之間的數(shù)據(jù)傳輸時(shí)，由于通信總線之間的掛載和協(xié)議轉(zhuǎn)換，使數(shù)據(jù)傳輸效率低。

技術(shù)實(shí)現(xiàn)思路

1、本公開實(shí)施例的目的在于提供一種模擬前端數(shù)據(jù)接口和基于risc-v指令集的處理器、電子設(shè)備，用以解決現(xiàn)有技術(shù)中的問題。

2、本公開的實(shí)施例采用如下技術(shù)方案：一種模擬前端數(shù)據(jù)接口，至少包括：參數(shù)配置模塊、adc讀寫模塊、dac讀寫模塊、通用寄存器、adc寄存器和dac寄存器；其中，所述參數(shù)配置模塊用于通過apb總線對(duì)所述通用寄存器組進(jìn)行讀寫控制；所述adc讀寫模塊用于接收adc配置指令，通過apb總線將adc配置參數(shù)寫入所述adc寄存器，并從所述adc寄存器中讀取外置模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換結(jié)果；所述dac讀寫模塊用于接收dac配置指令，通過apb總線將dac配置參數(shù)和/或待轉(zhuǎn)換數(shù)據(jù)寫入所述dac寄存器；所述通用寄存器組用于存儲(chǔ)通用配置參數(shù)和/或模擬前端狀態(tài)參數(shù)；所述adc寄存器與外置模數(shù)轉(zhuǎn)換器通信，用于存儲(chǔ)所述adc配置參數(shù)和/或轉(zhuǎn)換結(jié)果；所述dac寄存器與外置數(shù)模轉(zhuǎn)換器通信，用于存儲(chǔ)所述dac配置參數(shù)和/或待轉(zhuǎn)換數(shù)據(jù)。

3、在一些實(shí)施例中，所述參數(shù)配置模塊具體用于：在接收到處理器通過apb總線傳輸?shù)耐ㄓ门渲弥噶顣r(shí)，控制apb總線寫使能，向所述通用寄存器組中寫入所述通用配置指令中攜帶的通用配置參數(shù)；在接收到處理器通過apb總線傳輸?shù)臓顟B(tài)讀取指令時(shí)，控制apb總線讀使能，從所述通用寄存器組中讀取所述狀態(tài)讀取指令中需求的狀態(tài)參數(shù)。

4、在一些實(shí)施例中，所述adc讀寫模塊具體用于：在接收到處理器通過apb總線傳輸?shù)腶dc配置指令時(shí)，控制apb總線寫使能，向所述adc寄存器中寫入所述adc配置指令中攜帶的adc配置參數(shù)；在接收到外置模數(shù)轉(zhuǎn)換器發(fā)送的ready信號(hào)為高電平時(shí)，控制apb總線讀使能，從所述adc寄存器中讀取所述外置模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換結(jié)果，并通過apb總線傳輸至處理器。

5、在一些實(shí)施例中，dac讀寫模塊具體用于：在接收到處理器通過apb總線傳輸?shù)膁ac配置指令時(shí)，控制apb總線寫使能，向所述dac寄存器中寫入所述dac配置指令中攜帶的dac配置參數(shù)；

6、在接收到處理器通過apb總線傳輸?shù)膁ac數(shù)據(jù)轉(zhuǎn)換指令時(shí)，控制apb總線寫使能，向所述dac寄存器中寫入所述轉(zhuǎn)換指令中攜帶的待轉(zhuǎn)換數(shù)據(jù)，并在接收到外置數(shù)模轉(zhuǎn)換器發(fā)送的ready信號(hào)處于高電平時(shí)，控制apb總線讀使能，從dac寄存器中讀取所述待轉(zhuǎn)換數(shù)據(jù)并發(fā)送至外置數(shù)模轉(zhuǎn)換器。

7、本公開實(shí)施例還提供了一種基于risc-v指令集的處理器，通過ahb-apb橋與上述的模擬前端數(shù)據(jù)接口通信連接，至少包括：取指模塊，至少包括取指單元、程序計(jì)數(shù)器以及分支預(yù)測(cè)單元，所述取指單元根據(jù)所述程序計(jì)數(shù)器中的程序值對(duì)應(yīng)的存儲(chǔ)器地址，從指令存儲(chǔ)器中讀取所述存儲(chǔ)器地址對(duì)應(yīng)的risc指令，所述分支預(yù)測(cè)單元根據(jù)所述risc指令的指令類型進(jìn)行指令跳轉(zhuǎn)；譯碼模塊，至少包括解碼器，所述解碼器用于對(duì)所述risc指令進(jìn)行譯碼，以確定所述risc指令的指令類型、控制信號(hào)和操作數(shù)寄存器索引；寄存器，用于存儲(chǔ)數(shù)據(jù)源對(duì)應(yīng)的操作數(shù)；訪存模塊，用于處理存儲(chǔ)器訪問指令，將數(shù)據(jù)從存儲(chǔ)器讀出或?qū)?shù)據(jù)寫入存儲(chǔ)器；執(zhí)行模塊，至少包括加法運(yùn)算單元、乘法運(yùn)算單元和除法運(yùn)算單元，用于根據(jù)所述指令類型對(duì)所述操作數(shù)進(jìn)行運(yùn)算操作；寫回模塊，用于將運(yùn)算操作的運(yùn)算結(jié)果寫回至所述寄存器；存儲(chǔ)模塊，至少包括指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器，分別用于存儲(chǔ)risc指令和程序數(shù)據(jù)。

8、在一些實(shí)施例中，所述risc指令為rv32im指令集，所有所述rv32im指令集中指令的最低兩位均為11。

9、在一些實(shí)施例中，在所述存儲(chǔ)器訪問指令用于表征向所述模擬前端數(shù)據(jù)接口進(jìn)行參數(shù)配置或狀態(tài)讀取時(shí)，所述訪存模塊通過ahb-apb橋與所述模擬前端數(shù)據(jù)接口的apb總線通信，向所述模擬前端數(shù)據(jù)接口發(fā)送通用配置指令或狀態(tài)讀取指令，并通過所述apb總線接收所述模擬前端數(shù)據(jù)接口傳輸?shù)臓顟B(tài)參數(shù)。

10、在一些實(shí)施例中，在所述存儲(chǔ)器訪問指令用于表征對(duì)外置模數(shù)轉(zhuǎn)換器進(jìn)行參數(shù)配置或獲取轉(zhuǎn)換結(jié)果時(shí)，所述訪存模塊通過ahb-apb橋與所述模擬前端數(shù)據(jù)接口的apb總線通信，向所述模擬前端數(shù)據(jù)接口發(fā)送adc配置指令或adc數(shù)據(jù)獲取指令，并通過所述apb總線接收所述外置模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換結(jié)果。

11、在一些實(shí)施例中，在所述存儲(chǔ)器訪問指令用于表征對(duì)外置數(shù)模轉(zhuǎn)換器進(jìn)行參數(shù)配置或數(shù)據(jù)轉(zhuǎn)換時(shí)，所述訪存模塊通過ahb-apb橋與所述模擬前端數(shù)據(jù)接口的apb總線通信，向所述模擬前端數(shù)據(jù)接口發(fā)送dac配置指令或dac數(shù)據(jù)轉(zhuǎn)換指令。

12、本公開實(shí)施例還提供了一種電子設(shè)備，至少包括：如上述的模擬前端數(shù)據(jù)接口；如上述的處理器；外置模數(shù)轉(zhuǎn)換器以及外置數(shù)模轉(zhuǎn)換器。

13、本公開實(shí)施例的有益效果在于：通過apb總線實(shí)現(xiàn)模擬前端數(shù)據(jù)接口中各模塊之間的通信功能，以完成參數(shù)配置和外置設(shè)備數(shù)據(jù)的傳輸，無需進(jìn)行額外的通信總線掛載和轉(zhuǎn)換，使其可以較高速的實(shí)現(xiàn)adc數(shù)據(jù)讀出和dac數(shù)據(jù)寫入，有效提升afe數(shù)據(jù)接口的數(shù)據(jù)傳輸效率，并降低傳輸過程中的功耗。與此同時(shí)，配合基于risc-v指令集的處理器實(shí)現(xiàn)對(duì)afe數(shù)據(jù)接口的控制，在保證性能的情況下，基于risc-v指令集的處理器采用三級(jí)流水線結(jié)構(gòu)，并對(duì)處理器中各功能進(jìn)行優(yōu)化，有效降低了電路面積和功耗，更適配低功耗嵌入式領(lǐng)域的使用。