本發(fā)明涉及信號(hào)采集回放，特別是一種基于fpga和雙adc架構(gòu)的l頻段信號(hào)采集回放系統(tǒng)。

背景技術(shù)：

1、射頻信號(hào)在雷達(dá)探測(cè)、電子對(duì)抗、復(fù)雜系統(tǒng)測(cè)試等多個(gè)領(lǐng)域中具有廣泛的應(yīng)用，因此對(duì)射頻信號(hào)的高速采集與回放測(cè)試具有重要的應(yīng)用價(jià)值。這類測(cè)試能夠模擬復(fù)雜的電磁環(huán)境，并為通信算法的研究和現(xiàn)場(chǎng)測(cè)試提供有力支持。隨著信號(hào)的頻率范圍逐步擴(kuò)展，高頻段信號(hào)廣泛應(yīng)用于無線通信和衛(wèi)星導(dǎo)航等多個(gè)重要領(lǐng)域，現(xiàn)有系統(tǒng)在算法設(shè)計(jì)與硬件性能方面面臨著更大的挑戰(zhàn)。

2、現(xiàn)如今獲取l頻段全景頻譜通常通過分段下變頻采集并拼接，但存在處理速率慢、拼接復(fù)雜及雜散問題；高頻采樣則雜散大，分辨率低，對(duì)子帶信號(hào)難以精確分析。

3、在公開號(hào)為cn116049062a的中國(guó)專利文獻(xiàn)中公開的一種超寬帶多通道高速信號(hào)采集記錄系統(tǒng)及數(shù)據(jù)采集存儲(chǔ)方法，該超寬帶多通道高速信號(hào)采集記錄系統(tǒng)及數(shù)據(jù)采集存儲(chǔ)方法包括主控單元、機(jī)箱單元、存儲(chǔ)單元、時(shí)間信號(hào)接口單元、信號(hào)收發(fā)處理單元，機(jī)箱單元中配置有用于實(shí)現(xiàn)系統(tǒng)中高速信號(hào)互聯(lián)的傳輸總線；信號(hào)收發(fā)處理單元包括：信號(hào)調(diào)理模塊，配置為至少兩個(gè)，且具備多通道輸入輸出功能，分別用于實(shí)現(xiàn)至少兩路中頻信號(hào)的接收和發(fā)射調(diào)理；信號(hào)采集回放模塊，配置為至少兩個(gè)且分別與存儲(chǔ)單元及兩個(gè)信號(hào)調(diào)理模塊數(shù)據(jù)連接，用于完成對(duì)不同類別中頻信號(hào)的采集、生成與存儲(chǔ)；其中，主控單元中加載有用于控制各個(gè)單元工作模式及數(shù)據(jù)傳輸狀態(tài)的系統(tǒng)軟件模塊，自適應(yīng)或受控于操作指令對(duì)輸入的各中頻信號(hào)進(jìn)行采樣存儲(chǔ)及回放處理，配置靈活，適用性強(qiáng)，但該超寬帶多通道高速信號(hào)采集記錄系統(tǒng)及數(shù)據(jù)采集存儲(chǔ)方法存在處理速率慢、拼接復(fù)雜及雜散的問題。

4、在公告號(hào)為cn102999465b的中國(guó)專利文獻(xiàn)中公開的一種一種用于無線通信的高速數(shù)字信號(hào)一體化處理裝置，該一種用于無線通信的高速數(shù)字信號(hào)一體化處理裝置硬件部分包含5個(gè)中頻模擬信號(hào)接入裝置及對(duì)應(yīng)的5塊中頻信號(hào)高速數(shù)據(jù)處理板卡、一個(gè)高速數(shù)據(jù)轉(zhuǎn)換與射頻發(fā)射裝置及相應(yīng)的射頻高速數(shù)據(jù)處理板卡、高速互聯(lián)底板、電源模塊、主板、時(shí)鐘管理裝置，射頻高速數(shù)據(jù)處理板卡與中頻信號(hào)高速數(shù)據(jù)處理板卡中的fpga通過rapid?io互聯(lián)構(gòu)成3×5+2的fpga陣列，并且各個(gè)板卡之間的fpga能夠互相調(diào)用，進(jìn)行資源共享，并通過高速互聯(lián)底板利用cpci-e與主板通信，并完成相應(yīng)的高速數(shù)據(jù)采集及射頻信號(hào)發(fā)射，軟件部分對(duì)整機(jī)進(jìn)行配置控制與管理。本發(fā)明能夠完成無線通信收發(fā)的一體化操作，克服設(shè)計(jì)中的技術(shù)瓶頸，具有運(yùn)算能力強(qiáng)、運(yùn)用范圍廣、工程應(yīng)用性好等特點(diǎn)，但該一種用于無線通信的高速數(shù)字信號(hào)一體化處理裝置雜散大，分辨率低，對(duì)子帶信號(hào)難以精確分析。

5、為了解決上述現(xiàn)有技術(shù)中存在的不足，提供一種基于fpga和雙adc架構(gòu)的l頻段信號(hào)采集回放系統(tǒng)，是一個(gè)值得研究的問題。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于克服l頻段全景頻譜獲取過程處理速率慢、拼接復(fù)雜及雜散的缺點(diǎn)，提供一種基于fpga和雙adc架構(gòu)的l頻段信號(hào)采集回放系統(tǒng)，實(shí)現(xiàn)了使用兩塊adc覆蓋全景頻譜與子帶頻譜的高分辨率分析需求的技術(shù)效果。

2、本發(fā)明的目的通過以下技術(shù)方案來實(shí)現(xiàn)：

3、一種基于fpga和雙adc架構(gòu)的l頻段信號(hào)采集回放系統(tǒng)，包括依次電性連接的采集回放子板、fpga載板和主板；

4、所述采集回放子板包括射頻前端模塊、時(shí)鐘模塊和數(shù)據(jù)采集模塊和數(shù)據(jù)回放模塊；

5、所述fpga載板包括互聯(lián)模塊、緩存模塊、時(shí)鐘管理模塊、數(shù)據(jù)流處理模塊、芯片配置模塊和axidatamover及其配置單元模塊；

6、所述主板包括cpu和存儲(chǔ)單元。

7、所述采集回放子板上的射頻前端模塊輸入端用于接入射頻信號(hào)，所述射頻前端的輸出端輸出射頻信號(hào)與中頻模擬信號(hào)，射頻前端模塊能夠接收并處理射頻信號(hào)，配合雙adc架構(gòu)，使用兩個(gè)adc同時(shí)采樣一個(gè)或多個(gè)通道，從而提高采樣率，這對(duì)于需要高速、高精度信號(hào)采集的系統(tǒng)至關(guān)重要。

8、所述fpga載板與采集回放子板通過jesd204b接口、lvds接口和spi接口相連。

9、所述fpga載板上的互聯(lián)模塊包括axi中央互聯(lián)模塊、axi流互聯(lián)模塊及axi?i/o互聯(lián)模塊；

10、所述緩存模塊包括上行fi?fo與下行fi?fo；

11、所述fpga載板上的芯片配置模塊包括時(shí)鐘芯片配置單元、采集芯片配置單元、回放芯片配置單元及復(fù)位配置單元；

12、所述fpga載板上的數(shù)據(jù)流處理模塊包括寬帶采集數(shù)據(jù)流處理模塊、中頻采集數(shù)據(jù)流處理模塊、回放數(shù)據(jù)流處理模塊；

13、所述axidatamover及其配置單元模塊包括axidatamover模塊及axidatamover配置單元，通過將fpga載板上的互聯(lián)模塊進(jìn)行細(xì)分，根據(jù)應(yīng)用需求選擇合適的互聯(lián)模塊，優(yōu)化數(shù)據(jù)傳輸路徑，提高系統(tǒng)整體性能，不同的互聯(lián)模塊支持不同的數(shù)據(jù)傳輸方式和拓?fù)浣Y(jié)構(gòu)，根據(jù)系統(tǒng)需求進(jìn)行靈活配置，提高了系統(tǒng)的靈活性和可擴(kuò)展性，細(xì)分后的互聯(lián)模塊具有明確的功能和接口定義，降低了系統(tǒng)設(shè)計(jì)的復(fù)雜度，提高了開發(fā)效率。

14、所述axidatamover模塊根據(jù)用戶需求配置傳輸數(shù)據(jù)文件大小，所述fpga載板和主板之間采用pci?e3.0總線建立連接，通過將axidatamover模塊與pci?e?3.0總線相結(jié)合，構(gòu)建一個(gè)優(yōu)化的數(shù)據(jù)傳輸路徑，實(shí)現(xiàn)從數(shù)據(jù)源到目標(biāo)的高效、可靠的數(shù)據(jù)傳輸。

15、所述射頻前端輸出的中頻模擬信號(hào)的中心頻率為140mhz，帶寬為40mhz，所述采集回放子板的采集全景頻譜頻率范圍為950mhz～2150mhz，處理的中頻信號(hào)帶寬為40mhz。

16、所述采集回放子板中數(shù)據(jù)采集模塊的兩塊模數(shù)轉(zhuǎn)換器的采樣率分別為5gsps和112mhz。

17、一種基于fpga和雙adc架構(gòu)的l頻段信號(hào)采集回放方法，包括以下步驟：

18、步驟一：位于主板的用戶程序首先下發(fā)寬帶采集指令，射頻前端輸出一路射頻信號(hào)完成寬帶采集，并將采集到的高速數(shù)據(jù)經(jīng)jesd204b接口傳輸?shù)絝pga載板，經(jīng)采集回放數(shù)據(jù)流處理與整合模塊處理后成一路送入fi?fo等待數(shù)據(jù)成型及轉(zhuǎn)換時(shí)鐘域；

19、步驟二：axidatamover根據(jù)配置好的參數(shù)，將高速數(shù)據(jù)流經(jīng)axi流互聯(lián)和xdma經(jīng)pcie3.0接口寫入主板ddr指定地址中緩存，寫入完畢后存入硬盤完成存盤操作；

20、步驟三：用戶分析全景頻譜后調(diào)整射頻前端的參數(shù)；

21、步驟四：回放時(shí)由axidatamover從指定地址取出數(shù)據(jù)經(jīng)pcie3.0接口至fi?fo轉(zhuǎn)換時(shí)鐘域后，由采集回放數(shù)據(jù)處理與整合模塊處理后送入數(shù)模轉(zhuǎn)換芯片進(jìn)行回放操作，并由上變頻器發(fā)送至目標(biāo)頻率。

22、所述步驟一中的采用兩塊模數(shù)轉(zhuǎn)換器分別對(duì)射頻前端輸出的射頻信號(hào)與中頻模擬信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，輸出數(shù)字信號(hào)數(shù)據(jù)流，使用兩塊adc分別處理射頻信號(hào)和中頻信號(hào)，增加了信號(hào)處理的靈活性，由于射頻信號(hào)和中頻信號(hào)具有不同的頻率特性和處理需求，分別進(jìn)行模數(shù)轉(zhuǎn)換更好地滿足這些需求。

23、所述步驟二中配置好的參數(shù)由用戶根據(jù)采集文件大小確定，并下發(fā)指令至datamover配置單元，配置單元將指令寫入對(duì)應(yīng)寄存器，axidatamover識(shí)別各寄存器值并確認(rèn)文件大小、傳輸方向及目標(biāo)地址后開始執(zhí)行傳輸任務(wù)。

24、所述步驟三中調(diào)整射頻前端的參數(shù)后，若無發(fā)現(xiàn)目標(biāo)信號(hào)則繼續(xù)寬帶采集的操作，若發(fā)現(xiàn)目標(biāo)信號(hào)則將對(duì)應(yīng)中心頻率輸入至射頻前端，輸出中心頻率140mhz，帶寬為40mhz的信號(hào)并由采集回放模塊完成中頻采集，經(jīng)過lvds接口傳輸至fpga載板接收整合后通過pcie3.0接口送入主板存盤。

25、積極有益效果:1、該基于fpga和雙adc架構(gòu)的l頻段信號(hào)采集回放系統(tǒng)，基于fpga+adc/dac架構(gòu)，針對(duì)l頻段及其子帶信號(hào)，采用模塊化設(shè)計(jì)理念，提出一種基于fpga和雙adc架構(gòu)的l頻段信號(hào)采集回放系統(tǒng)，該系統(tǒng)使用兩塊adc以覆蓋全景頻譜與子帶頻譜的高分辨率分析需求，同時(shí)充分利用了fpga內(nèi)部豐富的邏輯資源來提高數(shù)據(jù)傳輸效率。此外，該設(shè)計(jì)還具備便攜性和高度靈活性的特點(diǎn)，非常適合應(yīng)用于雷達(dá)探測(cè)、電子對(duì)抗以及測(cè)試等多個(gè)領(lǐng)域。

26、2、該基于fpga和雙adc架構(gòu)的l頻段信號(hào)采集回放系統(tǒng)，axidatamover模塊能夠根據(jù)用戶需求靈活配置傳輸數(shù)據(jù)文件的大小，適應(yīng)不同的數(shù)據(jù)傳輸需求，提高了系統(tǒng)的靈活性和適應(yīng)性，支持高吞吐量的數(shù)據(jù)傳輸，能夠高效地處理大量數(shù)據(jù)，從而提高了系統(tǒng)的整體性能。

27、3、該基于fpga和雙adc架構(gòu)的l頻段信號(hào)采集回放系統(tǒng)，使用兩塊adc分別處理射頻信號(hào)和中頻信號(hào)，增加了信號(hào)處理的靈活性，由于射頻信號(hào)和中頻信號(hào)具有不同的頻率特性和處理需求，分別進(jìn)行模數(shù)轉(zhuǎn)換更好地滿足這些需求。