本申請涉及電路設(shè)計(jì)，提供一種電路原理圖設(shè)計(jì)方法、裝置、設(shè)備及介質(zhì)。

背景技術(shù)：

1、目前，電路原理圖多采用專用的電子設(shè)計(jì)自動(dòng)化（electronic?designautomation，eda）工具進(jìn)行繪制，例如，cadence、altium?designer、mentor等工具進(jìn)行繪制，且這些工具基本均采用“閱讀器件數(shù)據(jù)手冊→畫器件原理圖封裝→針對(duì)器件引腳進(jìn)行詳細(xì)設(shè)計(jì)→對(duì)整板進(jìn)行詳細(xì)設(shè)計(jì)”這樣的流程進(jìn)行電路原理圖繪制。所以，現(xiàn)有的電路原理圖繪制基本具有以下缺點(diǎn)：（1）為了完全掌握元器件的設(shè)計(jì)必定要花費(fèi)大量的時(shí)間去閱讀數(shù)據(jù)手冊，這對(duì)設(shè)計(jì)師的專業(yè)技術(shù)水平要求相對(duì)較高；（2）多數(shù)采用目視的方式來檢查器件與器件之間的連接關(guān)系是否正確；（3）器件之間的連接關(guān)系多采用線+網(wǎng)絡(luò)名的方式來表示，但一張板卡中元器件數(shù)量多了之后，使得電路原理圖不得不采用分頁的方式來控制每一頁元器件的數(shù)量，這勢必對(duì)檢視和連接整板的電源和時(shí)鐘帶來不便；（4）電源電路的復(fù)用不方便，設(shè)計(jì)人員使用時(shí)需要花費(fèi)時(shí)間成本去查詢搜索當(dāng)前滿足要求的電源電路設(shè)計(jì)方案，同時(shí)也需要判斷復(fù)用電路的正確性。

技術(shù)實(shí)現(xiàn)思路

1、本申請?zhí)峁┮环N電路原理圖設(shè)計(jì)方法、裝置、設(shè)備及介質(zhì)，用于解決現(xiàn)有電路原理圖設(shè)計(jì)方案存在的設(shè)計(jì)效率低和設(shè)計(jì)成功率低等問題。

2、一方面，提供一種電路原理圖設(shè)計(jì)方法，所述方法包括：

3、根據(jù)至少一個(gè)元器件和至少一個(gè)cbb電路，進(jìn)行基礎(chǔ)電路原理圖設(shè)計(jì)；其中，所述基礎(chǔ)電路原理圖不包括電源模塊和時(shí)鐘模塊；

4、針對(duì)所述基礎(chǔ)電路原理圖中的任一電源引腳，確定所述任一電源引腳的屬性值是否滿足電源設(shè)計(jì)要求；

5、若確定所述任一電源引腳的屬性值滿足電源設(shè)計(jì)要求，則令所述任一電源引腳繼續(xù)使用自身的歷史電源屬性值；

6、對(duì)具有相同電源屬性值的電源引腳進(jìn)行合并操作；

7、根據(jù)自動(dòng)推薦的電源器件，進(jìn)行電源模塊設(shè)計(jì)；其中，所述電源器件滿足電源設(shè)計(jì)要求。

8、可選的，在根據(jù)自動(dòng)推薦的電源器件，進(jìn)行電源模塊設(shè)計(jì)之后，所述方法還包括：

9、在引腳關(guān)系表中自動(dòng)列出所述電源模塊的每個(gè)器件的電源相關(guān)引腳；其中，在所述引腳關(guān)系表中，兩兩連接到一起的引腳會(huì)使用相同的顏色和網(wǎng)絡(luò)名進(jìn)行標(biāo)識(shí)。

10、可選的，在根據(jù)至少一個(gè)元器件和至少一個(gè)cbb電路，進(jìn)行基礎(chǔ)電路原理圖設(shè)計(jì)之后，所述方法還包括：

11、針對(duì)所述基礎(chǔ)電路原理圖中的任一時(shí)鐘引腳，確定所述任一時(shí)鐘引腳的屬性值是否滿足時(shí)鐘設(shè)計(jì)要求；

12、若確定所述任一時(shí)鐘引腳的屬性值滿足時(shí)鐘設(shè)計(jì)要求，則令所述任一時(shí)鐘引腳繼續(xù)使用自身的歷史時(shí)鐘屬性值；

13、自動(dòng)分析出電路整板中的輸入時(shí)鐘和輸出時(shí)鐘；

14、根據(jù)所述輸入時(shí)鐘和所述輸出時(shí)鐘，進(jìn)行時(shí)鐘模塊設(shè)計(jì)。

15、可選的，所述根據(jù)所述輸入時(shí)鐘和所述輸出時(shí)鐘，進(jìn)行時(shí)鐘模塊設(shè)計(jì)的步驟，包括：

16、獲取用戶根據(jù)所述輸入時(shí)鐘和所述輸出時(shí)鐘進(jìn)行的時(shí)鐘匹配；

17、自動(dòng)檢查所述時(shí)鐘匹配中任一時(shí)鐘引腳的時(shí)鐘屬性值是否滿足時(shí)鐘設(shè)計(jì)要求；

18、若所述任一時(shí)鐘引腳的時(shí)鐘屬性值不滿足時(shí)鐘設(shè)計(jì)要求，則提示用戶重新進(jìn)行時(shí)鐘匹配。

19、可選的，在根據(jù)至少一個(gè)元器件和至少一個(gè)cbb電路，進(jìn)行基礎(chǔ)電路原理圖設(shè)計(jì)之前，所述方法還包括：

20、對(duì)軟件庫中的多個(gè)元器件的引腳進(jìn)行設(shè)計(jì)和映射分組；

21、將所述多個(gè)元器件中相同電源的相關(guān)引腳合并在一起；

22、對(duì)所述多個(gè)元器件和多個(gè)cbb電路進(jìn)行引腳屬性設(shè)置。

23、可選的，所述對(duì)所述多個(gè)元器件和多個(gè)cbb電路進(jìn)行引腳屬性設(shè)置的步驟，包括：

24、對(duì)所述多個(gè)元器件的時(shí)鐘引腳和所述多個(gè)cbb電路的時(shí)鐘引腳分別進(jìn)行時(shí)鐘引腳屬性設(shè)置；其中，時(shí)鐘引腳屬性包括頻率范圍、方向、電平標(biāo)準(zhǔn)和共模電壓要求。

25、可選的，所述對(duì)所述多個(gè)元器件和多個(gè)cbb電路進(jìn)行引腳屬性設(shè)置的步驟，包括：

26、對(duì)所述多個(gè)元器件的電源引腳和所述多個(gè)cbb電路的電源引腳分別進(jìn)行電源引腳屬性設(shè)置；其中，所述電源引腳屬性包括輸入/輸出、電壓、電流、紋波、噪聲、過沖、是否獨(dú)立供電、時(shí)序和供電電源芯片種類。

27、一方面，提供一種電路原理圖設(shè)計(jì)裝置，所述裝置包括：

28、第一設(shè)計(jì)單元，用于根據(jù)至少一個(gè)元器件和至少一個(gè)cbb電路，進(jìn)行基礎(chǔ)電路原理圖設(shè)計(jì)；其中，所述基礎(chǔ)電路原理圖不包括電源模塊和時(shí)鐘模塊；

29、設(shè)計(jì)要求確定單元，用于針對(duì)所述基礎(chǔ)電路原理圖中的任一電源引腳，確定所述任一電源引腳的屬性值是否滿足電源設(shè)計(jì)要求；

30、屬性值確定單元，用于若確定所述任一電源引腳的屬性值滿足電源設(shè)計(jì)要求，則令所述任一電源引腳繼續(xù)使用自身的歷史電源屬性值；

31、引腳合并單元，用于對(duì)具有相同電源屬性值的電源引腳進(jìn)行合并操作；

32、第二設(shè)計(jì)單元，用于根據(jù)自動(dòng)推薦的電源器件，進(jìn)行電源模塊設(shè)計(jì)；其中，所述電源器件滿足電源設(shè)計(jì)要求。

33、一方面，提供一種電子設(shè)備，包括存儲(chǔ)器、處理器及存儲(chǔ)在存儲(chǔ)器上并可在處理器上運(yùn)行的計(jì)算機(jī)程序，所述處理器執(zhí)行所述計(jì)算機(jī)程序時(shí)實(shí)現(xiàn)上述任一種方法。

34、一方面，提供一種存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序指令，該計(jì)算機(jī)程序指令被處理器執(zhí)行時(shí)實(shí)現(xiàn)上述任一種方法。

35、與現(xiàn)有技術(shù)相比，本申請的有益效果為：

36、在本申請中，在進(jìn)行電路原理圖設(shè)計(jì)時(shí)，首先，可以根據(jù)至少一個(gè)元器件和至少一個(gè)cbb電路，來進(jìn)行基礎(chǔ)電路原理圖設(shè)計(jì)；其中，基礎(chǔ)電路原理圖不包括電源模塊和時(shí)鐘模塊；然后，針對(duì)基礎(chǔ)電路原理圖中的任一電源引腳，可以確定任一電源引腳的屬性值是否滿足電源設(shè)計(jì)要求；接下來，若確定任一電源引腳的屬性值滿足電源設(shè)計(jì)要求，則可以令任一電源引腳繼續(xù)使用自身的歷史電源屬性值；然后，對(duì)具有相同電源屬性值的電源引腳進(jìn)行合并操作；最后，可以根據(jù)自動(dòng)推薦的電源器件，來進(jìn)行電源模塊設(shè)計(jì)；其中，電源器件滿足電源設(shè)計(jì)要求。

37、因此，在本申請中，由于在電源設(shè)計(jì)過程中，可以根據(jù)軟件自動(dòng)推薦的已有的電源器件，來進(jìn)行電源模塊設(shè)計(jì)，所以，相比于現(xiàn)有技術(shù)，本申請不僅可以通過推薦器件，來大大減少用戶搜索、查詢、掌握硬件電路的時(shí)間，以加快設(shè)計(jì)效率，還可以通過推薦“合適度較高”的器件，來提高設(shè)計(jì)成功率。

技術(shù)特征：

1.一種電路原理圖設(shè)計(jì)方法，其特征在于，所述方法包括：

2.如權(quán)利要求1所述的方法，其特征在于，在根據(jù)自動(dòng)推薦的電源器件，進(jìn)行電源模塊設(shè)計(jì)之后，所述方法還包括：

3.如權(quán)利要求1所述的方法，其特征在于，在根據(jù)至少一個(gè)元器件和至少一個(gè)cbb電路，進(jìn)行基礎(chǔ)電路原理圖設(shè)計(jì)之后，所述方法還包括：

4.如權(quán)利要求3所述的方法，其特征在于，所述根據(jù)所述輸入時(shí)鐘和所述輸出時(shí)鐘，進(jìn)行時(shí)鐘模塊設(shè)計(jì)的步驟，包括：

5.如權(quán)利要求1所述的方法，其特征在于，在根據(jù)至少一個(gè)元器件和至少一個(gè)cbb電路，進(jìn)行基礎(chǔ)電路原理圖設(shè)計(jì)之前，所述方法還包括：

6.如權(quán)利要求4所述的方法，其特征在于，所述對(duì)所述多個(gè)元器件和多個(gè)cbb電路進(jìn)行引腳屬性設(shè)置的步驟，包括：

7.如權(quán)利要求4所述的方法，其特征在于，所述對(duì)所述多個(gè)元器件和多個(gè)cbb電路進(jìn)行引腳屬性設(shè)置的步驟，包括：

8.一種電路原理圖設(shè)計(jì)裝置，其特征在于，所述裝置包括：

9.一種電子設(shè)備，其特征在于，所述設(shè)備包括：

10.一種存儲(chǔ)介質(zhì)，其特征在于，所述存儲(chǔ)介質(zhì)存儲(chǔ)有計(jì)算機(jī)可執(zhí)行指令，所述計(jì)算機(jī)可執(zhí)行指令用于使計(jì)算機(jī)執(zhí)行權(quán)利要求1-7中任一所述的方法。

技術(shù)總結(jié)
本申請公開了一種電路原理圖設(shè)計(jì)方法、裝置、設(shè)備及介質(zhì)，涉及電路設(shè)計(jì)技術(shù)領(lǐng)域，用于解決現(xiàn)有電路原理圖設(shè)計(jì)方案存在的設(shè)計(jì)效率低和設(shè)計(jì)成功率低等問題。所述方法包括：根據(jù)至少一個(gè)元器件和至少一個(gè)CBB電路，進(jìn)行基礎(chǔ)電路原理圖設(shè)計(jì)；其中，所述基礎(chǔ)電路原理圖不包括電源模塊和時(shí)鐘模塊；針對(duì)所述基礎(chǔ)電路原理圖中的任一電源引腳，確定所述任一電源引腳的屬性值是否滿足電源設(shè)計(jì)要求；若確定所述任一電源引腳的屬性值滿足電源設(shè)計(jì)要求，則令所述任一電源引腳繼續(xù)使用自身的歷史電源屬性值；對(duì)具有相同電源屬性值的電源引腳進(jìn)行合并操作；根據(jù)自動(dòng)推薦的電源器件，進(jìn)行電源模塊設(shè)計(jì)，以提高設(shè)計(jì)效率和設(shè)計(jì)成功率。

技術(shù)研發(fā)人員：陳元春,程建華
受保護(hù)的技術(shù)使用者：四川特倫特科技股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/4/10