技術(shù)特征：

1.一種歸一化運(yùn)算電路，其特征在于，所述電路包括：

2.根據(jù)權(quán)利要求1所述的歸一化運(yùn)算電路，其特征在于，所述加法子模塊，包括：第一參數(shù)輸出設(shè)備、取反器、第一多路選擇器、加法器、第一寄存器、第二多路選擇器、第二寄存器；其中，所述取反器的輸入端被設(shè)計為所述加法子模塊的第一輸入端；所述第一多路選擇器的第一輸入端與所述取反器的輸出端連接，所述第一多路選擇器的第二輸入端與所述取反器的輸入端連接；所述加法器的第一輸入端與所述第一多路選擇器的輸出端連接；所述第一寄存器的輸入端與所述加法器的輸出端連接；所述第二多路選擇器的第一輸入端與所述第一參數(shù)輸出設(shè)備的輸出端連接，所述第二多路選擇器的第二輸入端與所述第一寄存器的輸出端連接，所述第二多路選擇器的輸出端與所述加法器的第二輸入端連接；所述第二寄存器的輸入端與所述第一寄存器的輸出端連接，所述第二寄存器的輸出端與所述取反器的輸入端連接；所述第一寄存器的輸出端還被設(shè)置為所述加法子模塊的輸出端；

3.根據(jù)權(quán)利要求2所述的歸一化運(yùn)算電路，其特征在于，在所述歸一化函數(shù)類型為所述第一預(yù)設(shè)類型時，針對所述待運(yùn)算數(shù)據(jù)中的每個元素，均在所述元素被輸入至所述加法子模塊時，由所述第一多路選擇器在所述元素為正數(shù)時，將所述元素輸出至所述加法器，并在所述元素為負(fù)數(shù)時，將所述取反器取反后的元素輸出至所述加法器，所述加法器將所述第一多路選擇器的輸出數(shù)據(jù)與所述第一參數(shù)輸出設(shè)備輸出的運(yùn)算參數(shù)相加，得到第一相加數(shù)據(jù)；在所述第二寄存器中未存儲數(shù)據(jù)，且存在未輸入所述待運(yùn)算數(shù)據(jù)的元素時，將所述第一相加數(shù)據(jù)經(jīng)所述第一寄存器存儲至所述第二寄存器；在所述第二寄存器中未存儲數(shù)據(jù)，且所述待運(yùn)算數(shù)據(jù)的所有元素均已輸入所述加法子模塊時，確定所述第一相加數(shù)據(jù)為所述第一求和結(jié)果；在所述第二寄存器中已存儲數(shù)據(jù)時，將所述第一相加數(shù)據(jù)經(jīng)所述第一寄存器和所述第二多路選擇器輸出至所述加法器，并將所述第二寄存器中的第一存儲數(shù)據(jù)通過所述第一多路選擇器輸出至所述加法器，所述加法器將所述第一相加數(shù)據(jù)與所述第一存儲數(shù)據(jù)相加，得到第二相加數(shù)據(jù)；若存在未輸入所述待運(yùn)算數(shù)據(jù)的元素，將所述第二相加數(shù)據(jù)作為新的第一存儲數(shù)據(jù)存儲至所述第二寄存器；若所述待運(yùn)算數(shù)據(jù)的所有元素均已輸入所述加法子模塊，確定所述第二相加數(shù)據(jù)為所述第一求和結(jié)果；

4.根據(jù)權(quán)利要求2所述的歸一化運(yùn)算電路，其特征在于，所述第二寄存器的輸入端被設(shè)計為所述加法子模塊的第二輸入端，所述乘法子模塊的第一輸入端與第二輸入端均與所述加法子模塊的第一輸入端連接，所述乘法子模塊的輸出端與所述加法子模塊的第二輸入端連接，所述開根號子模塊的輸入端與所述加法子模塊的輸出端連接，所述開根號子模塊的輸出端與所述除法子模塊的第一輸入端連接；

5.根據(jù)權(quán)利要求4所述的歸一化運(yùn)算電路，其特征在于，在所述歸一化函數(shù)類型為第二預(yù)設(shè)類型時，所述待運(yùn)算數(shù)據(jù)為向量，所述目標(biāo)運(yùn)算子模塊包括所述加法子模塊、所述乘法子模塊、所述除法子模塊和所述開根號子模塊；

6.根據(jù)權(quán)利要求4所述的歸一化運(yùn)算電路，其特征在于，所述算數(shù)邏輯模塊，還包括第四多路選擇器，所述第四多路選擇器的第一輸入端與所述右移器的輸出端連接，所述第四多路選擇器的輸出端與所述第一寄存器的輸出端連接，所述第四多路選擇器的輸出端被設(shè)計為所述算數(shù)邏輯模塊的輸出端。

7.根據(jù)權(quán)利要求6所述的歸一化運(yùn)算電路，其特征在于，在所述歸一化函數(shù)類型為第三預(yù)設(shè)類型時，所述目標(biāo)運(yùn)算子模塊包括所述加法子模塊和所述乘法子模塊；

8.根據(jù)權(quán)利要求4所述的歸一化運(yùn)算電路，其特征在于，所述開根號子模塊的輸入端還與所述加法子模塊的輸入端和所述除法子模塊的第二輸入端連接，在所述歸一化函數(shù)類型為第四預(yù)設(shè)類型時，所述待運(yùn)算數(shù)據(jù)為向量，所述目標(biāo)運(yùn)算子模塊包括所述加法子模塊、所述乘法子模塊、所述除法子模塊和所述開根號子模塊；

9.一種歸一化運(yùn)算系統(tǒng)，其特征在于，包括根據(jù)權(quán)利要求1-8中任一項所述的歸一化運(yùn)算電路。

技術(shù)總結(jié)
本發(fā)明公開了一種歸一化運(yùn)算電路、系統(tǒng)，涉及歸一化技術(shù)領(lǐng)域。其中，電路包括：配置和數(shù)據(jù)緩存模塊，用于確定待運(yùn)算數(shù)據(jù)、歸一化函數(shù)類型和運(yùn)算參數(shù)；算數(shù)邏輯模塊，與配置和數(shù)據(jù)緩存模塊連接，算數(shù)邏輯模塊包括多個運(yùn)算子模塊，用于根據(jù)歸一化函數(shù)類型從多個運(yùn)算子模塊中確定目標(biāo)運(yùn)算子模塊，并根據(jù)歸一化函數(shù)類型和運(yùn)算參數(shù)調(diào)用目標(biāo)運(yùn)算子模塊對待運(yùn)算數(shù)據(jù)進(jìn)行歸一化運(yùn)算，其中，多個運(yùn)算子模塊包括加法子模塊、乘法子模塊、除法子模塊和開根號子模塊。

技術(shù)研發(fā)人員：郭明飛,張愷燁,賈棟林,徐文,程寶忠
受保護(hù)的技術(shù)使用者：合肥芯車無限半導(dǎo)體科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/5/15