相關(guān)申請(qǐng)

本申請(qǐng)享有以美國(guó)臨時(shí)專(zhuān)利申請(qǐng)62/304,608號(hào)(申請(qǐng)日：2016年3月7日)及美國(guó)專(zhuān)利申請(qǐng)15/262,575號(hào)(申請(qǐng)日：2016年9月12日)為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過(guò)參照這些基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部?jī)?nèi)容。

實(shí)施方式涉及一種電阻變化型存儲(chǔ)裝置及其驅(qū)動(dòng)方法。

背景技術(shù)：

近年來(lái)，在平面型非易失性存儲(chǔ)裝置中，存儲(chǔ)單元的微細(xì)化逐漸地達(dá)到極限。因此，作為新一代存儲(chǔ)裝置，較多地提出立體排列存儲(chǔ)單元的裝置。其中，尤其認(rèn)為交替積層包含多條字線(xiàn)的字線(xiàn)配線(xiàn)層與包含多條位線(xiàn)的位線(xiàn)配線(xiàn)層、且在各字線(xiàn)與各位線(xiàn)之間連接電阻變化部件的交叉點(diǎn)型存儲(chǔ)裝置有利于高集成化。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施方式提供一種動(dòng)作高速且可靠性高的電阻變化型存儲(chǔ)裝置及其驅(qū)動(dòng)方法。

實(shí)施方式的電阻變化型存儲(chǔ)裝置具備：第1配線(xiàn)層、第2配線(xiàn)層、電阻變化部件及控制電路。所述第1配線(xiàn)層具有在第1方向延伸且沿著相對(duì)于所述第1方向交叉的第2方向排列的多條第1配線(xiàn)。所述第2配線(xiàn)層具有在所述第2方向延伸且沿著所述第1方向排列的多條第2配線(xiàn)。所述第2配線(xiàn)層相對(duì)于所述第1配線(xiàn)層，配置在相對(duì)于所述第1方向及所述第2方向兩者正交的第3方向。所述電阻變化部件連接于各所述第1配線(xiàn)與各所述第2配線(xiàn)之間。所述控制電路在將所述電阻變化部件的電阻狀態(tài)從第1狀態(tài)切換為第2狀態(tài)時(shí)，向1條所述第1配線(xiàn)與所述多條第2配線(xiàn)之間施加第1時(shí)間的第1電壓，且在施加所述第1電壓后，與所述1條第1配線(xiàn)連接的多個(gè)所述電阻變化部件中的1個(gè)以上的所述電阻變化部件的電阻狀態(tài)為第1狀態(tài)時(shí)，向所述1條第1配線(xiàn)與所述多條第2配線(xiàn)之間施加第2時(shí)間的第2電壓，所述第2時(shí)間比所述第1時(shí)間長(zhǎng)，所述第2電壓為與所述第1電壓相同極性且低于所述第1電壓。

實(shí)施方式的電阻變化型存儲(chǔ)裝置具備：第1配線(xiàn)層、第2配線(xiàn)層、電阻變化部件及控制電路。所述第1配線(xiàn)層具有在第1方向延伸且沿著相對(duì)于所述第1方向交叉的第2方向排列的多條第1配線(xiàn)。所述第2配線(xiàn)層具有在所述第2方向延伸且沿著所述第1方向排列的多條第2配線(xiàn)。所述第2配線(xiàn)層相對(duì)于所述第1配線(xiàn)層，配置在相對(duì)于所述第1方向及所述第2方向兩者正交的第3方向。所述電阻變化部件連接于各所述第1配線(xiàn)與各所述第2配線(xiàn)之間。所述電阻變化部件具有金屬層、及配置在所述第1配線(xiàn)與所述金屬層之間且電阻率高于所述金屬層的電阻率的電阻變化層。所述控制電路在將所述電阻變化部件從低電阻狀態(tài)切換為高電阻狀態(tài)時(shí)，向所述電阻變化部件，施加第1時(shí)間的所述第1配線(xiàn)的電位高于所述第2配線(xiàn)的電位的第1電壓，且在施加所述第1電壓后，所述電阻變化部件的電阻狀態(tài)為低電阻狀態(tài)時(shí)，向所述電阻變化部件施加第2時(shí)間的第2電壓，所述第2時(shí)間比所述第1時(shí)間長(zhǎng)，所述第2電壓為與所述第1電壓相同極性且低于所述第1電壓。

實(shí)施方式的電阻變化型存儲(chǔ)裝置的驅(qū)動(dòng)方法是將電阻變化部件的電阻狀態(tài)從第1狀態(tài)切換為第2狀態(tài)。所述電阻變化型存儲(chǔ)裝置包括第1配線(xiàn)層、第2配線(xiàn)層及所述電阻變化部件。所述第1配線(xiàn)層包括在第1方向延伸且沿著相對(duì)于所述第1方向交叉的第2方向排列的多條第1配線(xiàn)。所述第2配線(xiàn)層包括在所述第2方向延伸且沿著所述第1方向排列的多條第2配線(xiàn)。所述第2配線(xiàn)層相對(duì)于所述第1配線(xiàn)層，配置在相對(duì)于所述第1方向及所述第2方向兩者正交的第3方向。所述電阻變化部件連接于各所述第1配線(xiàn)與各所述第2配線(xiàn)之間。所述切換是向1條所述第1配線(xiàn)與所述多條第2配線(xiàn)之間施加第1時(shí)間的第1電壓。所述切換是在施加所述第1電壓后，與所述1條第1配線(xiàn)連接的多個(gè)所述電阻變化部件中的1個(gè)以上的電阻變化部件的電阻狀態(tài)為第1狀態(tài)時(shí)，向所述1條第1配線(xiàn)與所述多條第2配線(xiàn)之間，施加第2時(shí)間的第2電壓，所述第2時(shí)間比所述第1時(shí)間長(zhǎng)，所述第2電壓為與所述第1電壓相同極性且低于所述第1電壓。

附圖說(shuō)明

圖1是表示第1實(shí)施方式的電阻變化型存儲(chǔ)裝置的立體圖。

圖2是表示第1實(shí)施方式的電阻變化型存儲(chǔ)裝置的剖視圖。

圖3a～圖3c是表示第1實(shí)施方式的電阻變化型存儲(chǔ)裝置的各狀態(tài)的示意性剖視圖。

圖4是表示在第1實(shí)施方式的電阻變化型存儲(chǔ)裝置中刪除動(dòng)作前的各存儲(chǔ)單元的狀態(tài)的圖。

圖5是表示第1實(shí)施方式的電阻變化型存儲(chǔ)裝置的刪除動(dòng)作的流程圖。

圖6是橫軸取時(shí)間、縱軸取各部的電位而表示第1實(shí)施方式的電阻變化型存儲(chǔ)裝置的刪除動(dòng)作的波形圖。

圖7～圖9是表示在第1實(shí)施方式的電阻變化型存儲(chǔ)裝置的刪除動(dòng)作中施加給各配線(xiàn)的電位與各存儲(chǔ)單元的狀態(tài)的圖。

圖10a是橫軸取刪除電壓、縱軸取施加時(shí)間而表示將一半的存儲(chǔ)單元復(fù)位的刪除電壓與施加時(shí)間的關(guān)系的曲線(xiàn)圖。

圖10b是橫軸取刪除電壓、縱軸取存儲(chǔ)單元的破壞率而表示刪除電壓與破壞率的關(guān)系的曲線(xiàn)圖。

圖11是表示橫軸取時(shí)間、縱軸取各部的電位而表示第2實(shí)施方式的電阻變化型存儲(chǔ)裝置的刪除動(dòng)作的波形圖。

圖12是表示在第2實(shí)施方式的電阻變化型存儲(chǔ)裝置的刪除動(dòng)作中施加給各配線(xiàn)的電位的圖。

具體實(shí)施方式

(第1實(shí)施方式)

首先，對(duì)第1實(shí)施方式進(jìn)行說(shuō)明。

圖1是表示本實(shí)施方式的電阻變化型存儲(chǔ)裝置的立體圖。

圖2是表示本實(shí)施方式的電阻變化型存儲(chǔ)裝置的剖視圖。

本實(shí)施方式的電阻變化型存儲(chǔ)裝置為非易失性存儲(chǔ)裝置，為cbram(conductivebridgingrandomaccessmemory：導(dǎo)電橋接隨機(jī)存取存儲(chǔ)器)。

如圖1所示，在本實(shí)施方式的電阻變化型存儲(chǔ)裝置1(以下，也簡(jiǎn)稱(chēng)為“裝置1”)中，利用形成于硅襯底11上的晶體管及以此為電路而連接的配線(xiàn)層，形成驅(qū)動(dòng)存儲(chǔ)單元部13的控制電路40，并在其上設(shè)置存儲(chǔ)單元部13。晶體管的柵極構(gòu)造及配線(xiàn)層設(shè)置在層間絕緣膜12內(nèi)。

在存儲(chǔ)單元部13中，多層字線(xiàn)配線(xiàn)層14與多層位線(xiàn)配線(xiàn)層15沿著相對(duì)于硅襯底11的上表面垂直的方向(以下，稱(chēng)為“上下方向”)交替積層。在各字線(xiàn)配線(xiàn)層14中，設(shè)有多條字線(xiàn)wl。多條字線(xiàn)wl在相對(duì)于硅襯底11的上表面平行的一方向(以下，稱(chēng)為“字線(xiàn)方向”)延伸，并沿著相對(duì)于硅襯底11的上表面平行的方向且相對(duì)于字線(xiàn)方向交叉、例如正交的方向(以下，稱(chēng)為“位線(xiàn)方向”)排列。在各位線(xiàn)配線(xiàn)層15中，設(shè)有在位線(xiàn)方向延伸且沿著字線(xiàn)方向排列的多條位線(xiàn)bl。字線(xiàn)wl彼此、位線(xiàn)bl彼此、字線(xiàn)wl與位線(xiàn)bl相互不連接。此外，為了將各字線(xiàn)wl及各位線(xiàn)bl在其端部與下層配線(xiàn)層連接而形成有接點(diǎn)(未圖示)。利用設(shè)置在下層的控制電路40，進(jìn)行要施加給各位線(xiàn)bl及各字線(xiàn)wl的電壓的控制或在配線(xiàn)中流動(dòng)的電流量的傳感等動(dòng)作。

而且，在各字線(xiàn)wl與各位線(xiàn)bl的最近接點(diǎn)，設(shè)有在上下方向延伸的支柱16。支柱16為具備兩種電阻狀態(tài)的電阻變化部件，其形狀例如為圓柱狀、四角柱狀或圓角的大致四角柱狀。支柱16連接于字線(xiàn)wl與位線(xiàn)bl之間，由1根支柱16構(gòu)成1個(gè)存儲(chǔ)單元。即，裝置1是將存儲(chǔ)單元配置在字線(xiàn)wl與位線(xiàn)bl的每一個(gè)最近接點(diǎn)的交叉點(diǎn)型裝置。字線(xiàn)wl、位線(xiàn)bl及支柱16的相互之間由嵌入膜17(參照?qǐng)D2)嵌入。

以下，對(duì)支柱16的構(gòu)成進(jìn)行說(shuō)明。

如圖2所示，支柱16有支柱16a及支柱16b，該支柱16a是在下方即硅襯底11(參照?qǐng)D1)側(cè)配置有字線(xiàn)wl，在上方配置有位線(xiàn)bl，該支柱16b是在下方配置有位線(xiàn)bl，在上方配置有字線(xiàn)wl。

在支柱16a中，從下方即字線(xiàn)wl側(cè)朝向上方即位線(xiàn)bl側(cè)，設(shè)有電流限制層20、電極層21、電阻變化層22、離子化金屬層23，并在其上，設(shè)有在嵌入膜的平坦化工藝時(shí)成為終止層的終止金屬層24。在下層字線(xiàn)wl與電流限制層20之間、電流限制層20與電極層21之間、離子化金屬層23與終止金屬層24之間，以改善密接性以及抑制金屬元素?cái)U(kuò)散為目的，而設(shè)有包含鈦、氮化鈦、鉭、氮化鉭等的勢(shì)壘金屬層25。此外，也可不設(shè)置勢(shì)壘金屬層25。另外，下層字線(xiàn)wl上表面的由支柱16a覆蓋的區(qū)域位于比其以外的區(qū)域更上方。其原因在于，在加工支柱16a時(shí)，挖進(jìn)字線(xiàn)wl上層部的未被支柱16a覆蓋的部分。以覆蓋支柱16a的側(cè)面及下層字線(xiàn)wl的上表面的方式，設(shè)有襯膜26。以嵌入膜17填充支柱16a間。

在支柱16b中，從下方即位線(xiàn)bl側(cè)朝向上方即字線(xiàn)wl側(cè)，設(shè)有電流限制層20、離子化金屬層23、電阻變化層22、電極層21，并在其上，設(shè)有在嵌入膜的平坦化工藝時(shí)成為終止層的終止金屬層24。在下層位線(xiàn)bl與電流限制層20之間、電流限制層20與離子化金屬層23之間、電極層21與終止金屬層24之間，設(shè)有勢(shì)壘金屬層25。此外，也可不設(shè)置勢(shì)壘金屬層25。另外，因加工支柱16b，而使下層位線(xiàn)bl上表面的由支柱16b覆蓋的區(qū)域位于比其以外的區(qū)域更上方。以覆蓋支柱16b的側(cè)面及下層位線(xiàn)bl的上表面的方式，設(shè)有襯膜26。以嵌入膜17填充支柱16b間。

因此，關(guān)于屬于同一支柱16的電阻變化層22及離子化金屬層23，電阻變化層22始終配置在字線(xiàn)wl側(cè)，離子化金屬層23始終配置在位線(xiàn)bl側(cè)。換句話(huà)說(shuō)，電阻變化層22配置在字線(xiàn)wl與離子化金屬層23之間，離子化金屬層23配置在位線(xiàn)bl與電阻變化層22之間。

離子化金屬層23是包含容易離子化的金屬的單體金屬層、與1種以上的異種金屬的合金層或者包含氧化物或氮化物等化合物的化合物層，例如，由銀(ag)、銅(cu)或鎳(ni)等形成。電阻變化層22是離子化金屬層23所包含的金屬的離子、例如銀離子(ag⁺等)能夠可逆地通過(guò)的膜，例如由氧化硅(sio2)、氮化硅(si3n4)、氧化鋁(al2o3)或氧化鉿(hfo2)等金屬化合物形成。金屬離子未進(jìn)入的電阻變化層22的電阻率高于離子化金屬層23的電阻率。

如下所述，電阻變化層22能夠取得低電阻狀態(tài)與高電阻狀態(tài)的兩種狀態(tài)。通過(guò)控制電路寫(xiě)入、刪除及讀出該兩種狀態(tài)的電阻的差，由此，使其作為存儲(chǔ)裝置驅(qū)動(dòng)。電極層21作為防止電阻變化層22從高電阻狀態(tài)轉(zhuǎn)換為低電阻狀態(tài)時(shí)過(guò)度的電流流動(dòng)的層發(fā)揮作用，并由非晶硅、多晶硅等形成。電流限制層20與電極層21同樣，是為了抑制在使元件低電阻化時(shí)電流向元件及控制電路內(nèi)過(guò)度流動(dòng)引起短路不良而形成，例如由鈦(ti)或鉭(ta)的氧化物或氮化物、或者這些金屬與硅(si)的混合物等形成。電流限制層20可形成于包括離子化金屬層23、電阻變化層22、電極層21的元件的上部、或下部的任一個(gè)，例如如圖2所示，在形成相反構(gòu)造時(shí)未必形成于上下對(duì)稱(chēng)的位置。另外，由于電極層21與電流限制層20為具有相同功能的層，因此可根據(jù)元件的特性，而省略任一個(gè)。襯膜26是為了保護(hù)形成元件的各金屬層免受嵌入膜形成時(shí)的氧化環(huán)境影響而形成，由氮化硅等形成。嵌入膜17由氧化硅膜等形成。字線(xiàn)wl及位線(xiàn)bl由鎢等金屬材料形成。

接著，對(duì)本實(shí)施方式的電阻變化型存儲(chǔ)裝置的驅(qū)動(dòng)方法進(jìn)行說(shuō)明。

圖3a～圖3c是表示本實(shí)施方式的電阻變化型存儲(chǔ)裝置的各狀態(tài)的示意性剖視圖。

如圖3a及圖3b所示，構(gòu)成存儲(chǔ)單元的各支柱16可取得低電阻狀態(tài)與高電阻狀態(tài)的兩種電阻狀態(tài)。如圖3a所示，在低電阻狀態(tài)下，在包含例如氧化硅的電阻變化層22內(nèi)，包含例如銀的長(zhǎng)絲f以貫通電阻變化層22的方式形成，且該長(zhǎng)絲f成為電流路徑。如圖3b所示，在高電阻狀態(tài)下，在電阻變化層22內(nèi)，長(zhǎng)絲f被斷離或消失，不構(gòu)成電流路徑。

將從高電阻狀態(tài)轉(zhuǎn)變?yōu)榈碗娮锠顟B(tài)的動(dòng)作稱(chēng)為設(shè)置。在設(shè)置中，對(duì)圖3b所示的高電阻狀態(tài)的支柱16，施加將位線(xiàn)bl設(shè)為正極且將字線(xiàn)wl設(shè)為負(fù)極的設(shè)置電壓。此外，“正極”及“負(fù)極”為相對(duì)性關(guān)系，可兩者均為正電位，也可其中任一個(gè)為接地電位。由此，離子化金屬層23所包含的銀原子(ag)離子化而成為銀離子(ag⁺)，并在電阻變化層22內(nèi)朝向負(fù)極即字線(xiàn)wl移動(dòng)。然后，在電阻變化層22內(nèi)，從離子化金屬層23移動(dòng)而來(lái)的銀離子與從字線(xiàn)wl供給的電子鍵結(jié)而析出。由此，如圖3a所示，在電阻變化層22內(nèi)形成長(zhǎng)絲f，成為低電阻狀態(tài)。

另一方面，將從低電阻狀態(tài)轉(zhuǎn)變?yōu)楦唠娮锠顟B(tài)的動(dòng)作稱(chēng)為復(fù)位。在復(fù)位中，對(duì)圖3a所示的低電阻狀態(tài)的支柱16，施加將位線(xiàn)bl設(shè)為負(fù)極且將字線(xiàn)wl設(shè)為正極的復(fù)位電壓。由此，構(gòu)成長(zhǎng)絲f的銀原子離子化而成為銀離子(ag⁺)，并朝向負(fù)極即位線(xiàn)bl移動(dòng)。然后，在離子化金屬層23內(nèi)，從電阻變化層22移動(dòng)而來(lái)的銀離子與從位線(xiàn)bl供給的電子鍵結(jié)而析出。由此，如圖3b所示，長(zhǎng)絲f的至少一部分消失，電流路徑中斷，成為高電阻狀態(tài)。

此外，在復(fù)位時(shí)，在長(zhǎng)絲f剛中斷時(shí)向電阻變化層22施加高電壓。因此，如果使復(fù)位電壓過(guò)高，那么如圖3c所示，有電阻變化層22被絕緣破壞的情況。這個(gè)變化不可逆，且會(huì)導(dǎo)致存儲(chǔ)單元mc本身被破壞。

在本實(shí)施方式中，例如，將由低電阻狀態(tài)的支柱16構(gòu)成的存儲(chǔ)單元的值設(shè)為“1”，將由高電阻狀態(tài)的支柱16構(gòu)成的存儲(chǔ)單元的值設(shè)為“0”。而且，將對(duì)所有存儲(chǔ)單元的值為“0”的區(qū)塊選擇性寫(xiě)入值“1”的動(dòng)作稱(chēng)為寫(xiě)入動(dòng)作，將檢測(cè)屬于該區(qū)塊的各存儲(chǔ)單元的值為“0”還是“1”的動(dòng)作稱(chēng)為讀出動(dòng)作，將屬于區(qū)塊的所有存儲(chǔ)單元的值設(shè)為“0”的動(dòng)作稱(chēng)為刪除動(dòng)作。在刪除動(dòng)作中，將刪除動(dòng)作前的值為“0”的存儲(chǔ)單元的值仍設(shè)為“0”，關(guān)于刪除動(dòng)作前的值為“1”的存儲(chǔ)單元，使其復(fù)位，并將值設(shè)為“0”。

接著，對(duì)刪除動(dòng)作詳細(xì)地進(jìn)行說(shuō)明。

首先，對(duì)刪除動(dòng)作前的狀態(tài)進(jìn)行說(shuō)明。

圖4是表示在本實(shí)施方式的電阻變化型存儲(chǔ)裝置中刪除動(dòng)作前的各存儲(chǔ)單元的狀態(tài)的圖。

如圖4所示，在配置在1層字線(xiàn)配線(xiàn)層14與1層位線(xiàn)配線(xiàn)層15之間的包括多個(gè)存儲(chǔ)單元mc的存儲(chǔ)單元陣列mca中，將包括與1條字線(xiàn)wl連接的多個(gè)存儲(chǔ)單元的群稱(chēng)為“1頁(yè)”。在本實(shí)施方式中，對(duì)與1條字線(xiàn)wl連接的多個(gè)存儲(chǔ)單元，統(tǒng)一實(shí)施刪除動(dòng)作。即，在每一頁(yè)進(jìn)行刪除動(dòng)作。

在本說(shuō)明書(shū)中，將屬于字線(xiàn)配線(xiàn)層14的字線(xiàn)wl中的成為刪除對(duì)象的1條字線(xiàn)wl稱(chēng)為“選擇字線(xiàn)wls”，將除此以外的字線(xiàn)wl稱(chēng)為“非選擇字線(xiàn)wln”。將與選擇字線(xiàn)wls連接的存儲(chǔ)單元mc稱(chēng)為“屬于選擇頁(yè)的存儲(chǔ)單元”。

在刪除動(dòng)作前，值為“1”的存儲(chǔ)單元mc與值為“0”的存儲(chǔ)單元mc混合存在。在圖4中，在屬于選擇頁(yè)的存儲(chǔ)單元之中，黑色圓圈(●)表示值為“1”的存儲(chǔ)單元mc，白色圓圈(○)表示值為“0”的存儲(chǔ)單元mc。此外，關(guān)于與非選擇字線(xiàn)wln連接的存儲(chǔ)單元mc，不表示值。

從該狀態(tài)，開(kāi)始刪除動(dòng)作。

圖5是表示本實(shí)施方式的電阻變化型存儲(chǔ)裝置的刪除動(dòng)作的流程圖。

圖6是橫軸取時(shí)間且縱軸取各部的電位而表示本實(shí)施方式的電阻變化型存儲(chǔ)裝置的刪除動(dòng)作的波形圖。

圖7～圖9是表示在本實(shí)施方式的電阻變化型存儲(chǔ)裝置的刪除動(dòng)作中施加給各配線(xiàn)的電位與各存儲(chǔ)單元的狀態(tài)的圖。

在圖7～圖9中，以黑色矩形(■)表示被施加有電壓且值為“1”的存儲(chǔ)單元mc，以白色矩形(□)表示被施加有電壓且值為“0”的存儲(chǔ)單元mc，以白色圓圈(○)表示未施加電壓的存儲(chǔ)單元mc。

首先，如圖5的步驟s1、圖6及圖7所示，在將所有的位線(xiàn)bl設(shè)為基準(zhǔn)電位、例如0v(零伏)的狀態(tài)下，將選擇字線(xiàn)wls設(shè)為高于0v的第1刪除電位verase1，將非選擇字線(xiàn)wln設(shè)為0v。由此，向?qū)儆谶x擇頁(yè)的存儲(chǔ)單元mc同時(shí)施加第1刪除電壓verase1，且不向除此以外的存儲(chǔ)單元mc施加電壓。將第1刪除電壓verase1的施加時(shí)間設(shè)為t1。

其結(jié)果，在施加第1刪除電壓verase1前值為“1”的存儲(chǔ)單元mc之中，一部分存儲(chǔ)單元mc完成復(fù)位，值變?yōu)椤?”。但是，由于存儲(chǔ)單元mc的復(fù)位特性存在偏差，因此也存在復(fù)位未結(jié)束而值仍為“1”的存儲(chǔ)單元mc。另外，在施加第1刪除電壓verase1前值為“0”的存儲(chǔ)單元mc在施加第1刪除電壓verase1后的值仍為“0”。

其次，如圖5的步驟s2、圖6及圖8所示，進(jìn)行校驗(yàn)，檢測(cè)屬于選擇頁(yè)的存儲(chǔ)單元的值。在本實(shí)施方式中，以頁(yè)單位進(jìn)行檢測(cè)。

具體來(lái)說(shuō)，在將所有的位線(xiàn)bl設(shè)為高于0v的讀出電位vread的狀態(tài)下，將選擇字線(xiàn)wls設(shè)為例如0v，將非選擇字線(xiàn)wln設(shè)為讀出電位vread。由此，向?qū)儆谶x擇頁(yè)的存儲(chǔ)單元mc同時(shí)施加讀出電壓vread，且不向除此以外的存儲(chǔ)單元mc施加電壓。讀出電壓vread的極性與第1刪除電壓verase1的極性相反，與為了設(shè)置存儲(chǔ)單元mc而施加的設(shè)置電壓的極性相同。讀出電壓vread的大小例如在低于設(shè)置電壓且高于設(shè)置電壓的一半電壓的范圍內(nèi)決定。

其結(jié)果，在選擇字線(xiàn)wls、與經(jīng)由支柱16與選擇字線(xiàn)wls連接的多條位線(xiàn)bl之間同時(shí)流動(dòng)電流。通過(guò)評(píng)估該電流的大小來(lái)檢測(cè)支柱16的電阻狀態(tài)。在各支柱16流動(dòng)的電流因存儲(chǔ)單元mc的值而不同，在值為“1”的存儲(chǔ)單元mc，流動(dòng)與值為“0”的存儲(chǔ)單元mc相比更大的電流。在選擇字線(xiàn)wls，在屬于選擇頁(yè)的所有存儲(chǔ)單元mc流動(dòng)的電流合流，因此成為評(píng)估對(duì)象的是電流的合計(jì)值。因此，雖無(wú)法檢測(cè)各個(gè)存儲(chǔ)單元mc的值，但能夠檢測(cè)屬于選擇頁(yè)的存儲(chǔ)單元mc中存在幾個(gè)值為“1”的存儲(chǔ)單元。

如圖5的步驟s3所示，在屬于選擇頁(yè)的存儲(chǔ)單元mc之中，所有存儲(chǔ)單元的值均為“0”的情況，即，將所有存儲(chǔ)單元復(fù)位的情況下，進(jìn)行頁(yè)內(nèi)各個(gè)存儲(chǔ)單元mc的讀出，在確認(rèn)均為“0”后，結(jié)束刪除動(dòng)作。另一方面，在存在1個(gè)以上值為“1”的存儲(chǔ)單元mc的情況下，進(jìn)行至步驟s4。

在圖5的步驟s4中，如圖6及圖9所示，在將所有的位線(xiàn)bl設(shè)為例如0v的狀態(tài)下，將選擇字線(xiàn)wls設(shè)為高于0v且低于第1刪除電位verase1的第2刪除電位verase2，將非選擇字線(xiàn)wln設(shè)為0v。由此，向?qū)儆谶x擇頁(yè)的存儲(chǔ)單元mc同時(shí)施加第2刪除電壓verase2，且不向除此以外的存儲(chǔ)單元mc施加電壓。第2刪除電壓verase2為與第1刪除電壓verase1相同極性，且低于第1刪除電壓verase1。第2刪除電壓verase2的施加時(shí)間設(shè)為比時(shí)間t1更長(zhǎng)的時(shí)間t2。即，在步驟s4中，與步驟s1相比，施加更長(zhǎng)時(shí)間的更低電壓。在一例中，第2刪除電壓verase2相對(duì)于第1刪除電壓verase1低1v左右。另外，時(shí)間t2為時(shí)間t1的10～20倍左右。

由此，進(jìn)行在施加第1刪除電壓verase1后的階段未完成復(fù)位的存儲(chǔ)單元mc的復(fù)位，一部分或全部存儲(chǔ)單元mc的值變?yōu)椤?”。圖9表示屬于選擇頁(yè)的所有存儲(chǔ)單元mc的值變?yōu)椤?”的情況。

接著，返回至圖5的步驟s2，如圖6及圖8所示，再次檢測(cè)屬于選擇頁(yè)的存儲(chǔ)單元的值。然后，如果將所有的存儲(chǔ)單元mc復(fù)位，那么結(jié)束刪除動(dòng)作，如果還存在未復(fù)位的存儲(chǔ)單元mc，那么再次進(jìn)行至步驟s4，施加第2刪除電壓verase2。以這樣的方式，重復(fù)步驟s2～s4所示的動(dòng)作，直至屬于選擇頁(yè)的所有存儲(chǔ)單元復(fù)位而值成為“0”。在屬于選擇頁(yè)的所有存儲(chǔ)單元復(fù)位的時(shí)點(diǎn)，結(jié)束該選擇頁(yè)的刪除動(dòng)作。然后，選擇下一頁(yè)，同樣地實(shí)施刪除動(dòng)作。以這樣的方式，可重復(fù)每頁(yè)的刪除動(dòng)作，刪除區(qū)塊整體，也可在任意頁(yè)停止刪除動(dòng)作。

接著，對(duì)本實(shí)施方式的效果進(jìn)行說(shuō)明。

圖10a是橫軸取刪除電壓且縱軸取施加時(shí)間而表示將一半的存儲(chǔ)單元復(fù)位的刪除電壓與施加時(shí)間的關(guān)系的曲線(xiàn)圖。

圖10b是橫軸取刪除電壓且縱軸取存儲(chǔ)單元的破壞率而表示刪除電壓與破壞率的關(guān)系的曲線(xiàn)圖。

如圖10a所示，如果提高刪除電壓，那么能夠縮短直至完成復(fù)位為止的施加時(shí)間，因此能夠?qū)崿F(xiàn)裝置1的高速化。然而，如圖10b所示，如果將刪除電壓提高至固定程度以上，那么會(huì)導(dǎo)致存儲(chǔ)單元的破壞率變高。即，如圖3c所示，電阻變化層22被破壞而存儲(chǔ)單元mc被破壞的可能性變高。

尤其在施加特定的刪除電壓后，一部分存儲(chǔ)單元的復(fù)位仍未完成的情況下，如果想要使未被復(fù)位的存儲(chǔ)單元復(fù)位而施加相同的刪除電壓，那么在已復(fù)位的存儲(chǔ)單元中，由于長(zhǎng)絲f中斷，而向電阻變化層22施加高電壓。因此，在第2次之后施加刪除電壓時(shí)，容易破壞在此之前已復(fù)位的存儲(chǔ)單元。

另一方面，如圖10b所示，如果降低刪除電壓，那么即使反復(fù)施加刪除電壓，存儲(chǔ)單元mc被破壞的可能性也會(huì)變低。然而，如圖10a所示，如果降低刪除電壓，那么需要較長(zhǎng)的施加時(shí)間，會(huì)導(dǎo)致裝置1的動(dòng)作速度降低。

因此，在本實(shí)施方式中，最先施加的刪除電壓在不增加存儲(chǔ)單元破壞率的范圍內(nèi)設(shè)為盡可能高的刪除電壓verase1，并以較短的施加時(shí)間t1有效地進(jìn)行刪除動(dòng)作。由此，在大部分存儲(chǔ)單元中，復(fù)位完成而值變?yōu)椤?”，或成為接近復(fù)位完成的狀態(tài)。

而且，第2次之后施加的刪除電壓設(shè)為低于刪除電壓verase1的刪除電壓verase2，施加時(shí)間設(shè)為比t1更長(zhǎng)的時(shí)間t2。由此，使尚未完成復(fù)位的存儲(chǔ)單元的復(fù)位得以確實(shí)地進(jìn)行，并且抑制已復(fù)位的存儲(chǔ)單元被破壞。以這樣的方式，能夠兼顧刪除動(dòng)作的高速性與可靠性。

另外，在本實(shí)施方式中，在圖5的步驟s2所示的工序及步驟s4所示的工序中，通過(guò)向?qū)儆谶x擇頁(yè)的所有存儲(chǔ)單元mc施加讀出電壓vread并以頁(yè)單位檢測(cè)存儲(chǔ)單元的值，而進(jìn)行刪除動(dòng)作是否完成的判定。由此，與每當(dāng)施加刪除電壓時(shí)便個(gè)別地檢測(cè)存儲(chǔ)單元的值的情況相比，縮短了檢測(cè)所需的時(shí)間，從而能夠謀求刪除動(dòng)作的高速化。

(第2實(shí)施方式)

接著，對(duì)第2實(shí)施方式進(jìn)行說(shuō)明。

在本實(shí)施方式中，在圖5的步驟s2，對(duì)每個(gè)存儲(chǔ)單元檢測(cè)值。

圖11是橫軸取時(shí)間且縱軸取各部的電位而表示本實(shí)施方式的電阻變化型存儲(chǔ)裝置的刪除動(dòng)作的波形圖。

圖12是表示在本實(shí)施方式的電阻變化型存儲(chǔ)裝置的刪除動(dòng)作中施加給各配線(xiàn)的電位的圖。

如圖11及圖12所示，在本實(shí)施方式中，在圖5的步驟s2所示的存儲(chǔ)單元的值的檢測(cè)中，與成為檢測(cè)對(duì)象的存儲(chǔ)單元mc(以下，稱(chēng)為“選擇存儲(chǔ)單元mcs”)連接的位線(xiàn)bl(以下，稱(chēng)為“選擇位線(xiàn)bls”)設(shè)為讀出電位vread，除此以外的位線(xiàn)bl(以下，稱(chēng)為“非選擇位線(xiàn)bln”)設(shè)為半讀出電位vread/2，與選擇存儲(chǔ)單元mcs連接的選擇字線(xiàn)wls設(shè)為基準(zhǔn)電位、例如0v，除此以外的非選擇字線(xiàn)wln設(shè)為半讀出電位vread/2。半讀出電位vread/2與讀出電位vread極性相同，且大小為一半。

由此，向選擇存儲(chǔ)單元mcs施加讀出電壓vread。向連接于選擇位線(xiàn)bls與非選擇字線(xiàn)wln之間的存儲(chǔ)單元mc以及連接于非選擇位線(xiàn)bln與選擇字線(xiàn)wls之間的存儲(chǔ)單元mc，施加半讀出電壓vread/2。不向連接于非選擇位線(xiàn)bln與非選擇字線(xiàn)wln之間的存儲(chǔ)單元mc施加電壓。

然后，通過(guò)評(píng)估在選擇位線(xiàn)bls與選擇字線(xiàn)wls之間流動(dòng)的電流的大小，能夠檢測(cè)選擇存儲(chǔ)單元mcs的值。此外，由于支柱16的i-v特性為非線(xiàn)性，因此即使存儲(chǔ)單元mc的值相同，在施加半讀出電壓vread/2時(shí)所流動(dòng)的電流的大小也小于施加讀出電壓vread時(shí)所流動(dòng)的電流的一半大小。因此，在選擇字線(xiàn)wls流動(dòng)的電流中，在選擇存儲(chǔ)單元mcs流動(dòng)的電流占主導(dǎo)。

如圖11所示，在本實(shí)施方式中，步驟s1所示的施加刪除電壓verase1以及步驟s4所示的施加刪除電壓verase2與所述第1實(shí)施方式相同。

根據(jù)本實(shí)施方式，由于能夠分別檢測(cè)屬于選擇頁(yè)的存儲(chǔ)單元mc的值，因此能夠高精度地檢測(cè)存儲(chǔ)單元mc的值。

本實(shí)施方式的所述以外的構(gòu)成、驅(qū)動(dòng)方法及效果與所述第1實(shí)施方式相同。

根據(jù)以上說(shuō)明的實(shí)施方式，能夠?qū)崿F(xiàn)動(dòng)作高速且可靠性高的電阻變化型存儲(chǔ)裝置及其驅(qū)動(dòng)方法。

已對(duì)本發(fā)明的若干實(shí)施方式進(jìn)行了說(shuō)明，但這些實(shí)施方式是作為示例而提出，并非意圖限定發(fā)明的范圍。這些新穎的實(shí)施方式能夠以其他各種方式實(shí)施，能夠在不脫離發(fā)明主旨的范圍內(nèi)進(jìn)行各種省略、置換、變更。這些實(shí)施方式及其變化均包含在發(fā)明的范圍或主旨中，并且包含在權(quán)利要求書(shū)所記載的發(fā)明及其均等的范圍內(nèi)。